米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 発電 -> トヨタ自動車株式会社

発明の名称 DC−DCコンバータ
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−82377(P2007−82377A)
公開日 平成19年3月29日(2007.3.29)
出願番号 特願2005−270530(P2005−270530)
出願日 平成17年9月16日(2005.9.16)
代理人 【識別番号】100080621
【弁理士】
【氏名又は名称】矢野 寿一郎
発明者 杉浦 秀和
要約 課題
従来の、共振用キャパシタを備えた共振型のDC−DCコンバータでは、自然転流方式による制御を行う際に、負荷に応じた周波数可変制御を行うことが必要であったので、低負荷時に高周波駆動が必要なため、駆動用スイッチング素子の損失や、駆動用スイッチング素子を駆動するドライバ回路での損失が増大したり、DC−DCコンバータに用いるフィルタを広帯域化したりする必要があった。

解決手段
直流電源入力をオン・オフする駆動用スイッチング素子SW、または整流素子Dに対して、共振用キャパシタCrを並列に接続して構成したDC−DCコンバータであって、前記共振用キャパシタCrの容量を可変に構成し、該共振用キャパシタCrの容量を、出力負荷の大きさに応じて変化させる。
特許請求の範囲
【請求項1】
直流電源入力をオン・オフする駆動用スイッチング素子、または整流素子に対して、共振用キャパシタを並列に接続して構成したDC−DCコンバータであって、
前記共振用キャパシタの容量を可変に構成し、
該共振用キャパシタの容量を、出力負荷の大きさに応じて変化させる、
ことを特徴とするDC−DCコンバータ。
【請求項2】
前記共振用キャパシタの容量変更を、前記駆動用スイッチング素子のオン期間内に実行することを特徴とする請求項1に記載のDC−DCコンバータ。
【請求項3】
前記共振用キャパシタは、オン・オフ切換用スイッチング素子を備えた個別キャパシタを複数並列接続した、キャパシタ群にて構成されることを特徴とする請求項1または請求項2に記載のDC−DCコンバータ。



発明の詳細な説明
【技術分野】
【0001】
本発明は、スイッチング素子により直流電源入力をオン・オフして、所定電圧の直流電源出力を生成する、DC−DCコンバータの構成に関する。
【背景技術】
【0002】
従来から、スイッチング素子により直流電源入力をオン・オフして、所定電圧の直流電源出力を生成する、DC−DCコンバータが用いられている。
例えば、特許文献1に示すDC−DCコンバータでは、出力電圧を抵抗分割した電圧を三角波と比較して、その比較結果に基づいてスイッチング素子の駆動を行っている。
また、DC−DCコンバータとしては、図9に示すように、直流電源入力をオン・オフする駆動用スイッチング素子SWに対して、共振用キャパシタCrを並列に接続し、共振型のDC−DCコンバータに構成したものがある。
このように共振用キャパシタCrを接続したDC−DCコンバータでは、駆動用スイッチング素子SWのオフタイミングに、共振用キャパシタCrの影響により電圧の上昇を抑えた状態でスイッチングを行うゼロ電圧スイッチングを実現するとともに、その後の駆動用スイッチング素子SWのオンタイミングでも、インダクタLの電流を逆流させることにより駆動用スイッチング素子SW両端の電圧差がゼロになるタイミングを作って、ゼロ電圧スイッチングを実現する、所謂自然転流方式による制御を行うことが可能となっている。
【0003】
具体的には、図10に示すように、まず、期間t0において駆動用スイッチング素子SWをオンすることにより、インダクタLに電流ILを流してエネルギーを蓄える。
次に、期間t0からt1へ切り換わる際に駆動用スイッチング素子SWがオフされるが、このときには、該駆動用スイッチング素子SWに流れていた電流が共振用キャパシタCrにより吸収されるため、駆動用スイッチング素子SWの端子間の電圧Vxの上昇が抑えられ、ゼロ電圧スイッチングが実現される。
その後、期間t2では、インダクタLの電流ILは整流素子Dを通じて出力側へ流れ、該インダクタLの電流ILは徐徐に減少していく。インダクタLの電流ILが減少してゼロになるまでの期間がt2である。
さらに、期間t3においては、ゼロになったインダクタLの電流ILが逆流をし始め、共振用キャパシタCrの電荷が入力電圧Vinに回生する。この場合、前記電圧Vxの電圧波形は、インダクタLと共振用キャパシタCrとの共振により、入力電圧Vinレベルを中心としてCOS波形となる。
そして、期間t4において、電圧Vxがゼロになった時点で共振用キャパシタCrの電荷がゼロとなり、駆動用スイッチング素子SWの寄生整流素子を通じてインダクタLに電流が流れ始め、インダクタLの逆流電流は徐徐に減少する。この時点で駆動用スイッチング素子SWをオンすることにより、ゼロ電圧スイッチングを実現することができる。
【特許文献1】特開平7−227082号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
前述のように、自然転流方式による制御を行う場合は、出力の大小はインダクタLの最大電流ILmaxの大小で決定されるため、高負荷時には駆動用スイッチング素子SWのオン時間(すなわち期間t0)を増加させ、低負荷時には駆動用スイッチング素子SWのオン時間(すなわち期間t0)を減少させている。
また、インダクタLの電流ILが整流素子Dを通じて流れる前記期間t2は、前記t1に比例して増減する。
一方、インダクタLの電流ILが転流している期間t3および期間t4は、インダクタLの電流ILの大小にかかわらず、インダクタLおよび共振用キャパシタCrの容量によって一定となる。
【0005】
従って、図11に示すように、高負荷時には駆動用スイッチング素子SWがオンする期間t0かつ周期Cを長く制御し、図12に示すように、低負荷時には駆動用スイッチング素子SWがオンする期間t0かつ周期Cを短く制御する必要がある。
つまり、従来の自然転流方式による制御では、負荷に応じた周波数可変制御を行うことが必要であった。
これにより、低負荷時に高周波駆動が必要なため、駆動用スイッチング素子SWの損失や、駆動用スイッチング素子SWを駆動するドライバ回路での損失が増大したり、DC−DCコンバータに用いるフィルタを広帯域化したりする必要があった。
【課題を解決するための手段】
【0006】
上記課題を解決するDC−DCコンバータは、以下の特徴を有する。
即ち、請求項1記載の如く、直流電源入力をオン・オフする駆動用スイッチング素子、または整流素子に対して、共振用キャパシタを並列に接続して構成したDC−DCコンバータであって、前記共振用キャパシタの容量を可変に構成し、該共振用キャパシタの容量を、出力負荷の大きさに応じて変化させる。
これにより、DC−DCコンバータを、駆動周波数を固定して一定周波数にて駆動することができるため、低負荷時でも高周波駆動が不要になり、駆動用スイッチング素子SWの損失や、駆動用スイッチング素子SWを駆動するドライバ回路での損失を抑制することができる。また、DC−DCコンバータに用いる入出力フィルタを広帯域化する必要がないので、該入出力フィルタの設計を容易にすることができる。
【0007】
また、請求項2記載の如く、前記共振用キャパシタの容量変更を、前記駆動用スイッチング素子のオン期間内に実行する。
駆動用スイッチング素子のオン期間内は、共振用キャパシタに電流が流れないので、その期間内に共振用キャパシタの容量変更を実行することで、共振用キャパシタの容量変更により損失が発生することを防止できる。
【0008】
また、請求項3記載の如く、前記共振用キャパシタは、オン・オフ切換用スイッチング素子を備えた個別キャパシタを複数並列接続した、キャパシタ群にて構成される。
これにより、簡単な構成で容量が可変な共振用キャパシタを構成することができ、容量の制御も容易に行うことが可能となる。
【発明の効果】
【0009】
本発明によれば、DC−DCコンバータを、駆動周波数を固定して一定周波数にて駆動することができるため、低負荷時でも高周波駆動が不要になり、駆動用スイッチング素子SWの損失や、駆動用スイッチング素子SWを駆動するドライバ回路での損失を抑制することができる。また、DC−DCコンバータに用いる入出力フィルタを広帯域化する必要がないので、該入出力フィルタの設計を容易にすることができる。
【発明を実施するための最良の形態】
【0010】
次に、本発明を実施するための形態を、添付の図面を用いて説明する。
【0011】
図1に示すDC−DCコンバータは昇圧型の回路に構成されており、直流電源入力Vinが入力される入力端子1と、生成された直流電源出力Voutが出力される出力端子との間に、入力端子1側から順に、入力フィルタ3、インダクタンスL、直流電源入力をオン・オフする駆動用スイッチング素子SW、該駆動用スイッチング素子SWと並列に接続される共振用キャパシタCr、整流素子D、および出力フィルタ4を備えている。
共振用キャパシタCrは、その容量を可変に構成されている。また、共振用キャパシタCrは、整流素子Dと並列に接続することも可能である。
【0012】
また、本DC−DCコンバータは、駆動用スイッチング素子SWのオン・オフ、および共振用キャパシタCrの容量を制御する制御回路5を備えている。
該制御回路5は、駆動用スイッチング素子SWを駆動するドライバ11、直流電源出力Voutの電圧を検出する出力電圧検出手段12、出力電圧検出手段12からの検出電圧に基づいて駆動用スイッチング素子SWのオン時間を設定するオン時間設定回路13、オン時間設定回路13にて設定された駆動用スイッチング素子SWのオン時間に基づいて共振用キャパシタCrの容量を設定する容量設定回路14、駆動用スイッチング素子SWの端子間の電圧Vxを検出する電位差検出手段15、電位差検出手段15にて検出された電圧Vxに基づいて駆動用スイッチング素子SWのオンタイミングを設定するオンタイミング設定回路16を備えている。
【0013】
次に、このように構成されるDC−DCコンバータの動作について説明する。
図2に示すように、まず、期間t0において駆動用スイッチング素子SWをオンすることにより、インダクタ電流ILを流してエネルギーを蓄える。
次に、期間t0からt1へ切り換わる際に駆動用スイッチング素子SWをオフする。このときには、該駆動用スイッチング素子SWに流れていた電流が共振用キャパシタCrにより吸収されるため、駆動用スイッチング素子SWの端子間の電圧Vxの上昇が抑えられ、電圧Vxが0Vの状態で駆動用スイッチング素子SWのオン・オフが切り換えられる、ゼロ電圧スイッチングが行われる。
【0014】
その後、期間t2では、インダクタ電流ILは整流素子Dを通じて出力側へ流れ、該インダクタ電流ILは徐徐に減少していく。インダクタLの電流ILが減少してゼロになるまでの期間がt2である。
さらに、期間t3においては、ゼロになったインダクタ電流ILが逆流をし始め、共振用キャパシタCrの電荷が直流電源入力Vinに回生する。この場合、前記電圧Vxの電圧波形は、インダクタLと共振用キャパシタCrとの共振により、入力電圧Vinレベルを中心としてCOS波形となる。
そして、期間t4において、電圧Vxがゼロになった時点で共振用キャパシタCrの電荷がゼロとなり、駆動用スイッチング素子SWの寄生整流素子を通じてインダクタLに電流が流れ始め、インダクタLの逆流電流は徐徐に減少する。この時点で駆動用スイッチング素子SWをオンすることにより、前記ゼロ電圧スイッチングが行われる。
【0015】
そして、本DC−DCコンバータでは、出力端子2に接続される負荷7が大きくて駆動用スイッチング素子SWのオン時間が長くなるときは、共振用キャパシタCrの容量が小さくなるように制御して、インダクタLの電流(以降「インダクタ電流IL」と記載する)の転流時間を短くし、前記負荷7が小さくて駆動用スイッチング素子SWのオン時間が短くなるときは、共振用キャパシタCrの容量が大きくなるように制御して、インダクタ電流ILの転流時間を長くして、負荷の大きさが変化した場合でもDC−DCコンバータの駆動周期が一定となるような制御を行っている。
【0016】
この、DC−DCコンバータにおける、駆動用スイッチング素子SWのオン・オフ制御および共振用キャパシタCrの容量設定に関する制御について、図3に示すフローおよび図4に示すタイミングチャートを用いて説明する。
まず、前記出力電圧検出手段12により、直流電源出力Voutの値を検出(サンプリング)して(S01)、検出結果をオン時間設定回路13に入力する。
オン時間設定回路13では、今回検出した直流電源出力Voutの値(図4におけるa’)と前回検出したサンプリング値(図4におけるa)との比較を行い(S02)、比較の結果、両者が同じ値で変化がなかった場合は、前回設定した駆動用スイッチング素子SWのオン時間(図4におけるb)と同じ値を、オン時間の設定値(図4におけるb’)として設定する(S03)。
また、前回の設定値と同じオン時間の値が入力された容量設定回路14は、共振用キャパシタCrの容量を、前回の設定値(図4におけるc)と同じ値を共振用キャパシタCrの容量値(図4におけるc’)として設定する(S04)。
【0017】
一方、前記ステップS02での比較の結果、今回検出した直流電源出力Voutの値(図4におけるa’)が前回検出したサンプリング値(図4におけるa)よりも増加していた場合は、オン時間設定回路13では、検出した直流電源出力Voutの値の増加度合いに応じて、駆動用スイッチング素子SWのオン時間設定値を、前回の設定値(図4におけるb)から減少させたうえで、今回の設定値(図4におけるb’)として設定する(S13)。
さらに、減少したオン時間の設定値が入力された容量設定回路14は、共振用キャパシタCrの容量を、前回の設定値(図4におけるc)から増加させたうえで、今回の容量値(図4におけるc’)として設定する(S14)。この場合の容量の増加度合いは、駆動用スイッチング素子SWのオン時間設定値の減少度合いに対応させている。
【0018】
また、前記ステップS02での比較の結果、今回検出した直流電源出力Voutの値(図4におけるa’)が前回検出したサンプリング値(図4におけるa)よりも減少していた場合は、オン時間設定回路13では、検出した直流電源出力Voutの値の減少度合いに応じて、駆動用スイッチング素子SWのオン時間設定値を、前回の設定値(図4におけるb)から増加させたうえで、今回の設定値(図4におけるb’)として設定する(S23)。
さらに、増加したオン時間の設定値が入力された容量設定回路14は、共振用キャパシタCrの容量を、前回の設定値(図4におけるc)から減少させたうえで、今回の容量値(図4におけるc’)として設定する(S24)。この場合の容量の減少度合いは、駆動用スイッチング素子SWのオン時間設定値の増加度合いに対応させている。
【0019】
その後、駆動用スイッチング素子SWの端子間の電圧Vxを検出する前記電位差検出手段15にて、Vx=0[V]が検出されると(S05)、オンタイミング設定回路16からドライバ11にオン信号が出力され、該ドライバ11により駆動用スイッチング素子SWがオン駆動される(S06)。
オンタイミング設定回路16からのオン信号は、前記オン時間設定回路13にも入力され、該オン時間設定回路13に備えられるオン時間カウンタによりオン時間のカウントが開始される(S07)。
【0020】
オン時間カウンタにて今回設定されたオン時間設定値(図4におけるb’)が経過すると(S08)、オン時間設定回路13回路からドライバ11に対してオフ信号が出力され、該ドライバ11により駆動用スイッチング素子SWがオフ駆動される(S09)。
また、駆動用スイッチング素子SWのオン駆動が開始されてからオン時間設定値が経過するまでの間(すなわち駆動用スイッチング素子SWのオン期間内)に、共振用キャパシタCrの容量が、容量設定回路14にて、今回設定された容量値に変更される(S17)。
このように、共振用キャパシタCrに電流が流れていない駆動用スイッチング素子SWのオン期間内に、共振用キャパシタCrの容量変更を実行することで、共振用キャパシタCrの容量変更により損失が発生することを防止できる。
以降、制御回路5においては、ステップS01から同様の処理が繰り返し実行される。
【0021】
つまり、制御回路5においては、出力電圧検出手段12にて検出された直流電源出力Voutの値が、前回検出したサンプリング値よりも増加した場合は、電力消費量が少なくなった(負荷が減少した)ということなので、駆動用スイッチング素子SWのオン時間を減少させて、負荷7への電力供給量を減らすように制御する。また、共振用キャパシタCrの容量を増加させて、インダクタ電流ILの転流期間である期間t3および期間t4を長くするように制御する。
例えば、前回の制御における駆動用スイッチング素子SWのオン時間が図2に示すようにt0であった場合、今回の制御では、図5に示すように、オン時間t0’に(t0>t0’)に変更する。また、図2に示す、前回の制御における期間t3および期間t4を、今回の制御では、図5に示すように、期間t3’および期間t4’に((t3+t4)<(t3’+t4’))に変更する。
【0022】
逆に、出力電圧検出手段12にて検出された直流電源出力Voutの値が、前回検出したサンプリング値よりも減少した場合は、電力消費量が多くなった(負荷が増大した)ということなので、駆動用スイッチング素子SWのオン時間を増加させて、負荷7への電力供給量を増やすように制御する。また、共振用キャパシタCrの容量を減少させて、インダクタ電流ILの転流期間である期間t3および期間t4を短くするように制御する。
例えば、前回の制御における駆動用スイッチング素子SWのオン時間が図5に示すようにt0’であった場合、今回の制御では、図2に示すように、オン時間t0に(t0>t0’)に変更する。また、図5に示す、前回の制御における期間t3’および期間t4’を、今回の制御では、図2に示すように、期間t3および期間t4に((t3+t4)<(t3’+t4’))に変更する。
【0023】
前述のように、共振用キャパシタCrの容量を増減させて期間t3および期間t4変更する際には、期間t0・t2の増減度合いを求めて、この期間t0・t2の増減を打ち消すような値に変更する。
これにより、周期Cを一定にすることができ、周波数一定制御を行うことが可能となる。
なお、期間t1は、他の期間t0・t2・t3・t4に比べて非常に短いため、本制御を行う上では考慮しなくても影響はない。
また、本例では、出力負荷の大きさに応じて変化させる共振用キャパシタCrの容量を、駆動用スイッチング素子SWのオン時間を用いて増減させているが、検出した直流電源出力Voutの値を直接用いたり、インダクタ電流ILの最大値ILmaxを用いたりして増減させることもできる。
【0024】
このように、本DC−DCコンバータにおける、駆動用スイッチング素子SWのオン・オフ制御および共振用キャパシタCrの容量設定に関する制御を行うことにより、駆動周波数を固定して一定周波数にて駆動することができるため、低負荷時でも高周波駆動が不要になり、駆動用スイッチング素子SWの損失や、駆動用スイッチング素子SWを駆動するドライバ回路での損失を抑制することができる。また、DC−DCコンバータに用いる入出力フィルタ3・4を広帯域化する必要がないので、該入出力フィルタ3・4の設計を容易にすることができる。
【0025】
次に、前記共振用キャパシタCrの具体的構成について説明する。
図6に示すように、共振用キャパシタCrは、オン・オフ切換用スイッチング素子SWr1・SWr2・・・を、それぞれ備えた複数の個別キャパシタCr1・Cr2・・・を、並列接続したキャパシタ群にて構成されている。
【0026】
各オン・オフ切換用スイッチング素子SWr1・SWr2・・・は、容量設定回路14により個別にオン・オフの切り換えが可能であり、オン・オフ切換用スイッチング素子SWr1・SWr2・・・がオンに切り換えられた個別キャパシタCr1・Cr2・・・には電流が流れ、オン・オフ切換用スイッチング素子SWr1・SWr2・・・がオフに切り換えられた個別キャパシタCr1・Cr2・・・には電流が流れないように構成されている。
【0027】
従って、オン・オフ切換用スイッチング素子SWr1・SWr2・・・がオンに切り換えられた個別キャパシタCr1・Cr2・・・の数が多いと、共振用キャパシタCrの総容量が大きくなり、オン・オフ切換用スイッチング素子SWr1・SWr2・・・がオンに切り換えられた個別キャパシタCr1・Cr2・・・の数が少ないと、共振用キャパシタCrの総容量が小さくなる。
【0028】
そして、前記駆動用スイッチング素子SWのオン時間が増加した場合には、オン・オフ切換用スイッチング素子SWr1・SWr2・・・がオンに切り換えられた個別キャパシタCr1・Cr2・・・の数を減らして、共振用キャパシタCrの総容量が小さくなるように制御し、前記駆動用スイッチング素子SWのオン時間が減少した場合には、オン・オフ切換用スイッチング素子SWr1・SWr2・・・がオンに切り換えられた個別キャパシタCr1・Cr2・・・の数を増やして、共振用キャパシタCrの総容量が大きくなるように制御する。
このように、共振用キャパシタCrを、オン・オフ切換用スイッチング素子SWr1・SWr2・・・を備えた個別キャパシタCr1・Cr2・・・を、複数並列接続して構成することで、簡単な構成で容量が可変な共振用キャパシタCrを構成することができ、容量の制御も容易に行うことが可能となっている。
【0029】
また、本例では、昇圧型の回路に構成されたDC−DCコンバータを用いて説明を行ったが、本発明にかかる制御および構成は、図7に示すような、降圧回路に構成されたDC−DCコンバータに適用することや、図8に示すような、反転回路に構成されたDC−DCコンバータに適用することもできる。
なお、図7に示す降圧回路の場合、共振用キャパシタCrは整流素子Dと並列に接続され、図8に示す反転回路の場合、共振用キャパシタCrは駆動用スイッチング素子SWと並列に接続されているが、降圧回路の場合や反転回路の場合も、前述の昇圧回路の場合と同様に、共振用キャパシタCrを駆動用スイッチング素子SWおよび整流素子Dの何れにも接続することができる。
【図面の簡単な説明】
【0030】
【図1】昇圧回路に適用された、本発明にかかる共振型のDC−DCコンバータを示す回路図である。
【図2】DC−DCコンバータの高負荷時における電圧および電流の波形を示す図である。
【図3】DC−DCコンバータにおける共振用キャパシタの容量変更制御のフローを示す図である。
【図4】DC−DCコンバータにおける共振用キャパシタの容量変更制御のタイミングチャートを示す図である。
【図5】DC−DCコンバータの低負荷時における電圧および電流の波形を示す図である。
【図6】DC−DCコンバータにおける共振用キャパシタの具体例を示す回路図である。
【図7】降圧回路に適用されたDC−DCコンバータを示す(制御回路は省略している)回路図である。
【図8】反転回路に適用されたDC−DCコンバータを示す(制御回路は省略している)回路図である。
【図9】従来の共振型のDC−DCコンバータを示す回路図である。
【図10】従来の共振型のDC−DCコンバータにおける電圧および電流の波形を示す図である。
【図11】従来の共振型のDC−DCコンバータの高負荷時における電圧および電流の波形を示す図である。
【図12】従来の共振型のDC−DCコンバータの低負荷時における電圧および電流の波形を示す図である。
【符号の説明】
【0031】
D 整流素子
L インダクタ
Cr 共振用キャパシタ
SW 駆動用スイッチング素子
11 ドライバ
12 出力電圧検出手段
13 オン時間設定回路
14 容量設定回路
15 電位差検出手段
16 オンタイミング設定回路




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013