米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 発電 -> トヨタ自動車株式会社

発明の名称 DC−DCコンバータ回路
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−37235(P2007−37235A)
公開日 平成19年2月8日(2007.2.8)
出願番号 特願2005−214278(P2005−214278)
出願日 平成17年7月25日(2005.7.25)
代理人 【識別番号】110000291
【氏名又は名称】特許業務法人コスモス特許事務所
発明者 杉浦 秀和
要約 課題
ゼロ電圧スイッチングを逸脱することなく,低負荷時の高周波駆動を抑制することで,低負荷時の損失を低減したDC−DCコンバータ回路を提供すること。

解決手段
オフタイミングtoff の後,駆動スイッチの両端電圧Vxが低下してきて最初にゼロになったときにはスイッチオンしない。電圧Vxはその後,メインインダクタおよび共振用キャパシタの共振作用により振動する。そこで,振動により電圧Vxが一旦上昇し,再びゼロとなったときをオンタイミングtonとする。これにより,オフ時間が共振周期の分だけ延長される。このため,低負荷時においても,スイッチング操作の高周波化が防止され,スイッチング損失が低減されている。
特許請求の範囲
【請求項1】
スイッチング素子と,前記スイッチング素子がオフであるときにその両端電圧を振動させる共振部と,前記スイッチング素子をオンさせる期間であるオン時間を設定するオン時間設定部と,前記スイッチング素子がオンされてからオン時間が経過すると前記スイッチング素子をオフさせるスイッチオフ操作部とを有するDC−DCコンバータ回路において, 前記スイッチング素子の両端電圧を検出する電圧検出部と,
前記電圧検出部の検出電圧値を基準電圧値と比較することで,前記スイッチング素子の両端電圧がゼロ近傍の所定の範囲内となった回数をカウントし,そのカウント値が所定の整数値になったときに前記スイッチング素子をオンさせるスイッチオン操作部と,
前記スイッチオン操作部における所定の整数値を負荷に基づいて設定するオンタイミング設定部とを有し,
前記オンタイミング設定部は,負荷が所定の閾値より小さい場合には,所定の整数値を2以上の値とするものであることを特徴とするDC−DCコンバータ回路。
【請求項2】
請求項1に記載のDC−DCコンバータ回路において,前記オンタイミング設定部は,
検出された負荷が小さい場合ほど所定の整数値を大きくするものであることを特徴とするDC−DCコンバータ回路。
【請求項3】
請求項1または請求項2に記載のDC−DCコンバータ回路において,前記カウンタは, 前記スイッチング素子の両端電圧の絶対値または微分値の絶対値が所定値より小さくなった場合にカウントアップするものであることを特徴とするDC−DCコンバータ回路。
発明の詳細な説明
【技術分野】
【0001】
本発明は,DC入力を受けてこれと異なるDC出力を負荷に供給するDC−DCコンバータ回路に関するものである。さらに詳細には,低負荷時の効率を改善したDC−DCコンバータ回路に関するものである。
【背景技術】
【0002】
従来から,DC−DCコンバータ回路において半導体スイッチング素子のオンオフを利用したものが知られている(特許文献1,2等)。この種のDC−DCコンバータ回路のうちゼロ電圧スイッチングを実現する回路の典型例として,図11に示すものがある。このDC−DCコンバータ回路は,メインインダクタLおよび整流素子Dを介して,入力電圧Vinを昇圧した出力電圧Vout を出力する回路である。この回路では,メインインダクタLと整流素子Dとの間に駆動スイッチSwの一端を接続している。これにより,駆動スイッチSwの制御電圧Vgによりチョッピング動作を行うようにしている。そして,駆動スイッチSwと並列に共振用キャパシタCrを配置している。
【0003】
この回路構成では,共振用キャパシタCrの作用により,駆動スイッチSwの両端電圧の上昇が抑制されている。これにより,オフタイミングのゼロ電圧スイッチングを実現している。また,オフ後には,メインインダクタLおよび共振用キャパシタCrの共振により,メインインダクタLの電流が逆流する期間がある。これにより駆動スイッチSwの両端電圧がゼロとなるタイミングが存在する。このタイミングで駆動スイッチSwをオンさせることで,オンタイミングのゼロ電圧スイッチングも可能である。
【特許文献1】特開2002−209377号公報
【特許文献2】特開2003−111394号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
しかしながら,前記した従来のDC−DCコンバータ回路には,次のような問題点があった。すなわち,低負荷時のスイッチング損失が大きいのである。その理由を図12のグラフを用いて説明する。低負荷時には,高負荷時と比較してインダクタ電流ILの平均値IL(avr) が小さくなければならない。このため,駆動スイッチSwのオンによる電流ILの上昇を抑えなければならない。よってオン時間(図12中矢印A)を短くしなければならない。しかしこのことは,オフタイミングtoffでのインダクタ電流ILの値ILpが,高負荷時と比較して小さいことを意味する。このため,オフタイミングtoff からインダクタ電流ILの逆流までの所要時間が短いことを意味する。すなわち,オフタイミングtoff 後に駆動スイッチSwの両端電圧が再びゼロとなるタイミングまでの所要時間が短いのである。そしてこの駆動スイッチSwの両端電圧がゼロとなるタイミングをオンタイミングtonとすることになる。さもないとゼロ電圧スイッチングにならないからである。
【0005】
このことは,低負荷時にはオン時間,オフ時間(図12中矢印B)ともに短いことを意味する。すなわち駆動の周波数が高いのである。図13のグラフに示す高負荷時と比較すれば明らかである。一方,駆動スイッチSwのオンオフ操作には一定のエネルギーが消費される。高周波駆動により単位時間あたりのスイッチ操作回数が多いと,駆動スイッチSwのドライバの損失が大きいことになる。このため,低負荷時のスイッチング損失が大きいのである。特許文献2のように共振周波数を可変にして対処することも考えられるが,チョッパ型のDC−DCコンバータ回路であるためゼロ電圧スイッチングができない。このためかえって損失の増大につながる。
【0006】
本発明は,前記した従来のDC−DCコンバータ回路が有する問題点を解決するためになされたものである。すなわちその課題とするところは,ゼロ電圧スイッチングを逸脱することなく,低負荷時の高周波駆動を抑制して駆動損失をも低減したDC−DCコンバータ回路を提供することにある。
【課題を解決するための手段】
【0007】
この課題の解決を目的としてなされた本発明のDC−DCコンバータ回路は,スイッチング素子と,スイッチング素子がオフであるときにその両端電圧を振動させる共振部と,スイッチング素子をオンさせる期間であるオン時間を設定するオン時間設定部と,スイッチング素子がオンされてからオン時間が経過するとスイッチング素子をオフさせるスイッチオフ操作部とを有するDC−DCコンバータ回路であって,スイッチング素子の両端電圧を検出する電圧検出部と,電圧検出部の検出電圧値を基準電圧値と比較することで,スイッチング素子の両端電圧がゼロ近傍の所定の範囲内となった回数をカウントし,その計数値が所定の整数値になったときにスイッチング素子をオンさせるスイッチオン操作部と,スイッチオン操作部における所定の整数値を負荷に基づいて設定するオンタイミング設定部とを有している。ここでオンタイミング設定部は,負荷が所定の閾値より小さい場合には,所定の整数値を2以上の値とするものである。
【0008】
このDC−DCコンバータ回路では,オン時間の経過によりスイッチング素子がオフされると,スイッチング素子の両端電圧が上昇する。そして共振部の作用により両端電圧は振動する。振動により両端電圧が所定のゼロ電圧スイッチング状況を示した回数がカウントされる。この計数値が所定値に達すると,スイッチオン操作部によりスイッチング素子がオンされる。この時点では,スイッチング素子の両端電圧はゼロ電圧スイッチング状況にある。このため,オフ動作ばかりでなくオン動作も,ゼロ電圧スイッチングとして行われる。
【0009】
ここで所定値は,オンタイミング設定部により,低負荷である場合には2以上の値に設定されている。このため低負荷時のオン動作は,オフ動作後の最初のゼロ電圧スイッチング状況のときでなく2度目またはそれ以後のゼロ電圧スイッチング状況のときに行われる。したがって,スイッチオン時間が短く設定される低負荷時でも,スイッチオフ時間はあまり短くならない。これにより,低負荷時のスイッチ操作に高周波駆動を要しないようになっている。
【0010】
本発明のDC−DCコンバータ回路においては,検出された負荷が小さい場合ほど所定の整数値を大きくすることが望ましい。このようにすれば,負荷の程度に応じてスイッチオフ時間の長さを確保できる。これにより,微小負荷の場合でも駆動周波数の高周波化が防止される。
【0011】
本発明のDC−DCコンバータ回路においてはまた,カウンタがカウントするゼロ電圧スイッチング状況は,スイッチング素子の両端電圧の絶対値または微分値の絶対値が所定値より小さくなった場合であることが望ましい。このような状況では,スイッチング素子の両端電圧がゼロまたはそれに近いからである。
【発明の効果】
【0012】
本発明によれば,ゼロ電圧スイッチングを逸脱することなく,低負荷時の高周波駆動を抑制することで,低負荷時の損失を低減したDC−DCコンバータ回路が提供されている。
【発明を実施するための最良の形態】
【0013】
以下,本発明を具体化した最良の形態について,添付図面を参照しつつ詳細に説明する。図1に示す本形態は,DCの入力電圧Vinを昇圧した出力電圧Vout を負荷Pに印加する昇圧DC−DCコンバータ回路に本発明を適用したものである。
【0014】
このDC−DCコンバータ回路は基本的に,メインインダクタLと,駆動スイッチSwと,共振用キャパシタCrと,整流素子Dと,平滑用キャパシタCとにより構成されている。すなわち,メインインダクタLの一端と整流素子Dのアノード側とが接続されている。そして,メインインダクタLの他端が入力端子Vinとされ,整流素子Dのカソード側が出力端子Voutとされている。
【0015】
さらに,整流素子Dのアノード側には駆動スイッチSwの一端が接続されている。駆動スイッチSwとしてはMOSトランジスタを用いており,その他端は接地されている。駆動スイッチSwには逆転防止用ダイオードDが付設されている。また,駆動スイッチSwと並列に共振用キャパシタCrが配置されている。メインインダクタLおよび共振用キャパシタCrが共振部として機能する。また,整流素子Dのカソード側には,平滑用キャパシタCの一端が接続されている。平滑用キャパシタCの他端は接地されている。そして,入力端子VinにはバッテリーEが接続され,出力端子Voutに負荷Pが接続される。
【0016】
このDC−DCコンバータ回路にはさらに,制御システムとして,ドライバ10,電圧検出部11,オン信号出力部12,負荷検出部13,オフ信号出力部14が備えられている。ドライバ10は,駆動スイッチSwのゲート電圧Vgを操作するブロックである。これにより,駆動スイッチSwのオンオフ切り替えがなされる。ドライバ10による駆動スイッチSwの操作は,オン信号出力部12からのオン信号,および,オフ信号出力部14からのオフ信号に従うようになっている。電圧検出部11は,駆動スイッチSwの両端間の電圧Vxを検出するブロックである。
【0017】
オン信号出力部12は,駆動スイッチSwをオフからオンに切り替えるオン信号を出力するブロックである。オン信号出力部12によるオン信号の出力の基礎は,電圧検出部11が検出した電圧Vxと,負荷検出部13から供給される「待ち回数」と,オフ信号出力部14から出力されるオフ信号である。その詳細は後述する。
【0018】
負荷検出部13は,出力端子Vout からの供給負荷の高低の程度を検出するブロックである。このために負荷検出部13は,出力電圧Vout の値と,負荷Pの電流値とを取得するようになっている。これにより,負荷Pの電流値を供給負荷の高低の指標である負荷値とする。あるいは,出力電圧Vout と負荷Pの電流値との積,すなわち負荷Pの消費電力を算出し,これを負荷値として用いることもできる。そして負荷検出部13は,オフ信号出力部14へ供給する「オン時間」と,オン信号出力部12へ出力する「待ち回数」との設定をも行う。オン時間,すなわち駆動スイッチSwがオンされてからオフされるまでの時間は,出力電圧Vout が所望の値になるように設定される。待ち回数の設定については後述する。
【0019】
オフ信号出力部14は,駆動スイッチSwをオンからオフに切り替えるオフ信号を出力するブロックである。オフ信号出力部14によるオフ信号の出力の基礎は,オン信号出力部12から出力されるオン信号と,負荷検出部13から供給されるオン時間である。
【0020】
このDC−DCコンバータ回路の高負荷時における動作は,図13のグラフに示した従来のDC−DCコンバータ回路における動作と変わりはない。すなわち,ドライバ10が駆動スイッチSwを反復的にオンオフ操作する。ここで,駆動スイッチSwがオンである間(矢印Aのオン時間)は,電圧Vxは基本的にゼロである。また,この間,メインインダクタLの電流ILは上昇し続ける。オフタイミングtoff で駆動スイッチSwがオフされると,電圧Vxは共振用キャパシタCrの影響で緩やかに立ち上がり定電圧となる。この定電圧は出力電圧Vout に等しい。また電流ILは減少に転ずる。よって,オフタイミングtoff で電流ILがピーク(ILp )となる。電流ILは,減少してやがて逆流する。図13中,電流ILのカーブがゼロレベルを下回っている期間が,電流ILが逆流している期間である。電流ILが逆流し始めると,電圧Vxは下降する。
【0021】
そして,電圧Vxがゼロとなったときにオン信号出力部12からオン信号が出力される。これがオンタイミングtonである。これにより駆動スイッチSwはオンとなる。オン時間Aの長さは前述のように負荷検出部13で設定されオフ信号出力部14に供給される。オン信号出力部12がオン信号を出力してからその設定時間が経過すると,オフ信号出力部14からオフ信号が出力される。これがオフタイミングtoff である。オフ時は共振用キャパシタCrの影響で電圧Vxが緩やかに立ち上がることで,ゼロ電圧スイッチングが実現されている。
【0022】
これに対し低負荷時には,従来のものと異なり,図2のグラフに示す動作をする。図2の動作の,図12や図13の動作との違いは,オンタイミングtonにある。図12および図13では,オフタイミングtoff の後で初めて電圧Vxがゼロとなった時をオンタイミングtonとしていた。
【0023】
これに対し図2の動作では,電圧Vxがゼロから一端上昇し,再びゼロとなった時をオンタイミングtonとしている。駆動スイッチSwがオフであるときにおける電圧Vxは,メインインダクタLと共振用キャパシタCrとの共振作用により振動しているのである。このため電圧Vxは,ゼロとなった後に上昇していき,そして再び下降するのである。そこで,電圧Vxが2度目にゼロになった時をオンタイミングtonとするのである。なお,この共振による電圧Vxの最大値は,入力電圧Vinの2倍に等しい。また,共振による電圧Vxの上昇は,出力電圧Voutには影響せず,損失ともならない。
【0024】
これにより,ゼロ電圧スイッチングを実現しつつ,かつ,低負荷時でも駆動スイッチSwの操作信号が高周波化しないようにしている。すなわち図2においては,オンタイミングtonを電圧Vxの振動周期分遅らせている。これにより,オフ時間Bがその分長くなっている。このため,駆動スイッチSwの操作周波数はさほど高くならないのである。したがって,単位時間あたりのスイッチ操作回数はさほど多くならない。これにより,ドライバ10での損失が過大にならないようにされている。
【0025】
この動作は,次のようにして行われる。このDC−DCコンバータ回路では前述のように,負荷検出部13が負荷Pの電流をモニタしている。そして負荷検出部13は,図3に示すようにして,負荷Pの電流値に基づいて「待ち回数」を決定する。すなわち,負荷Pの電流が閾値Ithより小さい場合には待ち回数を「2」とし,負荷Pの電流が閾値Ithより大きい場合には待ち回数を「1」とするのである。待ち回数とは,電圧Vxがゼロになった回数を計数すべき数である。
【0026】
この待ち回数がオン信号出力部12へ送られる。オン信号出力部12では,オフタイミングtoff 後に電圧Vxがゼロになった回数をカウントし,待ち回数と一致したときにオン信号を出力するのである。したがって,オフタイミングtoff 後に電圧Vxが最初にゼロになったとき(従来のオンタイミング)にはオン信号が出力されず,2回目に電圧Vxが最初にゼロになったときがオンタイミングtonとなるのである。このときにカウント値はゼロにリセットされる。これにより,低負荷時には図2の動作が実現される。なお,高負荷時には図3より待ち回数が「1」となる。これにより,図13に示した動作が行われる。
【0027】
また,負荷と「待ち回数」との関係を,図3に示した2段階に限らず,図4に示す3段階としてもよい。このようにすると,負荷Pの電流が閾値Ith1 より小さい微小負荷の場合には,待ち回数が「3」とされる。このため,図5に示す動作が行われる。この動作では,オフタイミングtoff の後,電圧Vxが3回目に度目にゼロになった時をオンタイミングtonとしている。これによりオフ時間Bが,図12の動作の場合と比較して,電圧Vxの振動の2周期分延長されている。このため,駆動スイッチSwの操作周波数がさらに低下させられている。
【0028】
図4のような3段階の場合には,負荷Pの電流が閾値Ith2(>Ith1)より大きい高負荷の場合に図13の動作が行われ,負荷Pの電流が閾値Ith1とIth2との間である場合に図2の動作が行われる。むろん,負荷と「待ち回数」との関係を4段階またはそれ以上としてもよい。また,図3や図4に示した負荷と「待ち回数」との関係において,高負荷時の待ち回数を「2」(またはそれ以上)とし,低負荷時の待ち回数がそれよりもさらに大きくなるようにしてもよい。また,図3や図4に示した閾値が,出力電圧Vout に応じて調節されるようになっていてもよい。
【0029】
続いて,本形態のような動作を行うことによる損失低減の程度を数字を挙げて説明する。ここで,
メインインダクタLのインダクタンスを500nH,
共振用キャパシタCrのキャパシティを4nF,
入力電圧Vinを12V,
負荷Pの抵抗を42Ω,
とする。この設定で,42Vの出力電圧Voutと42Wの出力電力を得る場合を考える。
【0030】
これを従来技術により図13の動作で実現させた場合,駆動周波数は1.25MHzであり,デューティ比は0.61であった。このときのドライバ10の損失は1Wであった。このときのオン時間A,オフ時間Bはそれぞれ,約0.49μsec,約0.31μsecであった。
【0031】
一方,図2の動作でこれを実現させた場合には,駆動周波数は830kHzであり,デューティ比は0.45であった。すなわち周波数にして約34%低下した。これによりドライバ10の損失も0.66Wに減少した。この動作例でのオフ時間Bは,従来動作の場合より,メインインダクタLと共振用キャパシタCrとの共振の1周期分延長されているはずである。その共振周期は,「2π√(L*C)」より,約0.28μsecと計算される。また,この動作例において,駆動スイッチSwのオフタイミングから電圧Vxが最初にゼロとなるタイミングまでの所要時間は,約0.38μsecであった。この時間に共振の1周期分を足した時間は,実際の駆動周波数およびデューティ比から算出したオフ時間とほぼ等しく,辻褄が合う。これより,本形態の動作による損失低減の効果が説明されている。
【0032】
以上詳細に説明したように本形態に係るDC−DCコンバータ回路では,低負荷の場合には,オフタイミングtoff 後に最初に電圧Vxがゼロとなったときでなく,2回目(またはそれ以後)に電圧Vxがゼロとなったときをオンタイミングtonとすることにしている。これにより,オン時間Aが短い低負荷時でも駆動周波数が高くならないようにしている。したがって,低負荷時のドライバ10の損失を低減したDC−DCコンバータ回路が実現されている。
【0033】
なお本形態は,単なる例示に過ぎず,本発明を何ら拘束するものではない。したがって本発明は,実施の形態中に記載した以外にも,その趣旨を逸脱することなく種々の変形,改良が可能である。
【0034】
まず本発明の適用対象たるDC−DCコンバータ回路は,図1に示した以外にも種々あり得る。図6は,図1の回路における共振用キャパシタCrの位置を変更したものである。すなわち,図1の回路では共振用キャパシタCrは駆動スイッチSwに並列に配置されているが,図6の回路では整流素子Dに並列に共振用キャパシタCrが配置されている。図6ではドライバ10〜オフ信号出力部14の図示を省略しているが,これらについてはむ図1の回路に示されているものと変わりはない。図6の回路も昇圧DC−DCコンバータ回路である。機能的には図1のものと違いはない。
【0035】
図7,図8に示すのは,降圧DC−DCコンバータ回路の例である。図9,図10に示すのは,反転DC−DCコンバータ回路の例である。これらのうちの図7,図9は,共振用キャパシタCrが駆動スイッチSwに並列に配置されている点で,図1のものと共通する例である。図8,図10は,共振用キャパシタCrが整流素子Dに並列に配置されている点で,図6のものと共通する例である。図7〜図10のDC−DCコンバータ回路も,図1と同様のドライバ10〜オフ信号出力部14を用いることにより,同様の効果を奏することができる。
【0036】
また,オン信号出力部12でカウントする電圧Vxの状況についても変形が考えられる。上の説明では,電圧Vxがゼロになったときにカウントアップすることとしたが,ゼロより少し大きいしきい値を設定しておき,電圧Vxがそのしきい値を下回ったときにカウントアップすることとしてもよい。こうすると,電圧Vxのサンプリング間隔が長い場合にカウント漏れを防止することができる。
【0037】
あるいは,電圧Vxそのものでなく,その微分値に着目してカウントアップを行ってもよい。電圧Vxがゼロになるときにはその微分値もゼロになるからである。具体的には,電圧Vxの直前サンプリング値と今回サンプリング値との差の絶対値がゼロまたはしきい値以下となったときにカウントアップすればよい。この場合,負荷検出部13で指定する「待ち回数」を奇数にすればよい。つまり,図3,図4中の「待ち回数=1」のところは「1」のままとし,「待ち回数=2」のところは「3」とし,「待ち回数=3」のところは「5」とするのである。
【図面の簡単な説明】
【0038】
【図1】本形態に係るDC−DCコンバータ回路(昇圧型)の構成を示す回路図である。
【図2】本形態に係るDC−DCコンバータ回路の低負荷時の動作を示すグラフである。
【図3】本形態における負荷と待ち回数の関係の例を示すグラフである。
【図4】本形態における負荷と待ち回数の関係の別の例を示すグラフである。
【図5】本形態に係るDC−DCコンバータ回路の微小負荷時の動作を示すグラフ図である。
【図6】本形態の変形例に係るDC−DCコンバータ回路(昇圧型)の構成を示す回路図である。
【図7】本形態の変形例に係るDC−DCコンバータ回路(降圧型)の構成を示す回路図である。
【図8】本形態の変形例に係るDC−DCコンバータ回路(降圧型)の構成を示す回路図である。
【図9】本形態の変形例に係るDC−DCコンバータ回路(反転型)の構成を示す回路図である。
【図10】本形態の変形例に係るDC−DCコンバータ回路(反転型)の構成を示す回路図である。
【図11】従来のDC−DCコンバータ回路の典型例を示す回路図である。
【図12】従来のDC−DCコンバータ回路の低負荷時の動作を示すグラフである。
【図13】DC−DCコンバータ回路の高負荷時の動作を示すグラフである。
【符号の説明】
【0039】
11 電圧検出部
12 オン信号出力部
13 負荷検出部(オンタイミング設定部)
14 オフ信号出力部
Cr 共振用キャパシタ(共振部)
L メインインダクタ(共振部)
SW 駆動スイッチ




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013