米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 発電 -> 松下電器産業株式会社

発明の名称 半導体装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−89353(P2007−89353A)
公開日 平成19年4月5日(2007.4.5)
出願番号 特願2005−277714(P2005−277714)
出願日 平成17年9月26日(2005.9.26)
代理人 【識別番号】100077931
【弁理士】
【氏名又は名称】前田 弘
発明者 仲林 久貴
要約 課題
プロセッサを有する半導体装置において、内部回路の安定動作を保証した上で半導体素子の低消費電力化を図る。さらに、チップサイズの増大の抑制と製造コストの抑制とを図る。

解決手段
電圧検出手段が内部回路へ供給される内部電源電圧の電圧値を検出し、電圧監視手段が電圧検出手段が検出した内部電源電圧の電圧値を監視する。そして、電圧監視手段は、内部電源電圧の電圧値が所定値と異なる場合に、内部電源電圧を所定値にするための制御信号を電圧調整手段に入力する。
特許請求の範囲
【請求項1】
半導体チップに形成されて、所定範囲の内部電源電圧に対して動作が保証されている内部回路を備える半導体装置であって、
上記内部回路へ供給する内部電源電圧を上記所定範囲の下限値である所定値に調整する電圧調整手段と、
上記内部電源電圧の電圧値を検出する電圧検出手段と、
上記電圧検出手段が検出した内部電源電圧の電圧値が上記所定値と異なる場合に、該内部電源電圧を該所定値にするための制御信号を上記電圧調整手段へ出力する電圧監視手段とを備えていることを特徴とする半導体装置。
【請求項2】
請求項1において、
上記内部回路の活性状態を検出するための活性状態検出手段を備え、
上記電圧監視手段は、上記活性状態検出手段で検出された内部回路の活性状態が非活性モードである場合に、上記所定値を活性モードである場合の上記所定範囲の下限値よりも低い値に設定することを特徴とする半導体装置。
【請求項3】
請求項2において、
上記活性状態検出手段は、上記内部回路の動作モードに応じた制御信号をデコードして、上記内部回路の活性状態を制御するための制御信号を生成するデコーダ回路を備えていることを特徴とする半導体装置。
【請求項4】
請求項1乃至3の何れか1つにおいて、
上記内部回路は、デジタル信号処理回路を備え、
上記電圧調整手段は、上記デジタル信号処理回路へ供給する内部電源電圧を上記所定値に調整するレギュレータ回路を備え、
上記電圧検出手段は、上記内部電源電圧の電圧値をデジタル信号に変換するADコンバータ回路を備え、
上記電圧監視手段は、上記ADコンバータ回路でデジタル信号に変換された内部電源電圧の電圧値を上記所定値と比較するプロセッサと、上記内部電源電圧の電圧値が上記所定値と異なる場合に該内部電源電圧を該所定値にするための制御信号を上記レギュレータ回路へ出力するチャージポンプ回路及びローパスフィルタとを備えていることを特徴とする半導体装置。
【請求項5】
請求項4において、
上記ADコンバータ回路は、上記内部電源電圧が入力される状態と上記プロセッサで処理される入力信号が入力される状態とが切換可能に構成され、上記内部電源電圧と上記入力信号とを選択的にデジタル信号に変換して上記プロセッサへ出力することを特徴とする半導体装置。
発明の詳細な説明
【技術分野】
【0001】
本発明は、電源電圧の制御を行う半導体装置に関するものである。
【背景技術】
【0002】
近年、システムLSIである半導体装置においてプロセッサを有するものが主流となっており、その半導体装置の大規模回路化や動作速度の高速化に伴いその消費電力が増大しつつある。また、半導体装置は、各素子等の微細化に伴い、その電源電圧がデジタル回路供給用の電源とアナログ回路供給用の電源とに分けられ、さらに消費電力を低減するためにデジタル回路供給用の電源についても低電圧化が図られてきている。
【0003】
一般的に、CMOS回路の消費電力モデルは、下式で表される。
【0004】
Pavg=Pswitching+Pshort-curcut+Pleakage
Pswitching:容量の充放電により消費される電力(CL×Vdd2×fclk)
Pshort-curcut:貫通電流により消費される電力
Pleakage:リーク電流
消費電力は、回路動作時においてはPswitchingが支配的となる。Pswitchingは、電源電圧(Vdd)の2乗に比例するため、消費電力を低減させるには電源を遮断することや電源電圧を低減することが効果的である。
【0005】
従って、従来より半導体装置には、デジタル回路における消費電力を低減させるために、大規模なデジタル回路に対して、動作周波数やプロセスバラツキや温度変動を考慮し、半導体装置が正常に動作するように電源電圧を制御したり、また動作モードにおいても動作周波数を可変にしたり、電源電圧を制御したりする様な機構が設けられている。
【0006】
例えば、特許文献1には、この種の半導体装置が開示されている。この半導体装置には、可変電源電圧制御方式の機構が設けられている。この半導体装置は、図5に示すように、電源電圧の供給により動作するプロセッサを含む半導体回路と、その半導体回路の遅延時間をモニターするためのレプリカ回路と、そのレプリカ回路からの遅延信号の位相を検出して位相差情報をプロセッサに出力する位相検出回路と、プロセッサで処理された位相差情報に応じたデジタル信号をアナログ電圧に変換するDAコンバータとを備えている。
【0007】
この半導体装置では、半導体回路と同等のクリティカルパスを有するようにレプリカ回路が構成されている。従って、レプリカ回路からの遅延信号の位相に基づいて半導体回路の遅延時間をモニターすることができ、そのモニター結果から半導体回路への供給電圧を調整することができる。
【特許文献1】特開2000−216337号公報
【発明の開示】
【発明が解決しようとする課題】
【0008】
しかしながら、特許文献1の半導体装置では、半導体回路と同等のクリテイィカルパスになるようにレプリカ回路を精度よく構成することが難しく、またレプリカ回路自体のプロセスバラツキや温度変動、及びそのプロセスバラツキに対するマージンを考慮する必要があるので、半導体回路の最適電圧値を精度よく検知することが困難である。
【0009】
さらに、半導体回路の最適電圧値を検知するための機構であるレプリカ回路、位相検出回路、及びDAコンバータを半導体チップに配置しようとすると、半導体装置のチップサイズにおいては可変電源電圧制御方式の専用回路としてオーバーヘッドが発生するという問題もある。また、DAコンバータの検査コストにより半導体素子の製造コストの増大を招くという問題もある。
【0010】
本発明は、かかる点に鑑みてなされたものであり、その目的は、プロセッサを有する半導体装置において、内部回路の安定動作を保証した上で半導体素子の低消費電力化を図ることにある。さらに、チップサイズの増大の抑制と製造コストの抑制とを図ることも目的とする。
【課題を解決するための手段】
【0011】
第1の発明は、半導体チップに形成されて、所定範囲の内部電源電圧に対して動作が保証されている内部回路を備える半導体装置を対象とする。そして、この半導体装置は、上記内部回路へ供給する内部電源電圧を上記所定範囲の下限値である所定値に調整する電圧調整手段と、上記内部電源電圧の電圧値を検出する電圧検出手段と、上記電圧検出手段が検出した内部電源電圧の電圧値が上記所定値と異なる場合に、該内部電源電圧を該所定値にするための制御信号を上記電圧調整手段へ出力する電圧監視手段とを備えている。
【0012】
第1の発明では、電圧検出手段が内部回路へ供給される内部電源電圧の電圧値を検出し、電圧監視手段が電圧検出手段が検出した内部電源電圧の電圧値を監視する。そして、電圧監視手段は、内部電源電圧の電圧値が上記所定値と異なる場合に、内部電源電圧をその所定値にするための制御信号を電圧調整手段に入力する。すなわち、電圧調整手段は内部電源電圧を所定値に調整しようとするが、電圧調整手段にはプロセスバラツキや温度変動に起因する精度バラツキがあるので必ずしも内部電源電圧は所定値にはならない。従って、従来のように、内部電源電圧が内部回路の動作保証電圧の下限値を下回ることがないようにその動作保証電圧のセンター値又は上限側の値に調整されるのに比べて、この第1の発明では、電圧調整手段が内部電源電圧を上記所定範囲の下限値に調整するようにしても、電圧検出手段及び電圧監視手段が設けられているため内部電源電圧が所定値で概ね維持されるので、内部電源電圧が内部回路の動作保証電圧の下限値を下回って半導体装置の誤動作にまで及ぶことがない。従って、内部回路の安定動作を保証した上で半導体装置の低消費電力化を図ることができる。
【0013】
第2の発明は、上記第1の発明において、上記内部回路の活性状態を検出するための活性状態検出手段を備え、上記電圧監視手段は、上記活性状態検出手段で検出された内部回路の活性状態が非活性モードである場合に、上記所定値を活性モードである場合の上記所定範囲の下限値よりも低い値に設定する。
【0014】
第2の発明では、活性状態検出手段によって内部回路の活性状態を検出可能として、内部回路が非活性モードである場合には、電圧監視手段が上記所定値を活性モードである場合の上記所定範囲の下限値よりも低い値に設定するようにしている。つまり、内部回路が非活性モードである場合には、内部電源電圧が上記所定範囲内にある必要はないので、その所定範囲の下限値よりも低い非活性モードに応じた値に内部電源電圧を調節して、その内部回路における電力消費量が抑制されるようにしている。従って、半導体装置の低消費電力化をさらに図ることができる。
【0015】
第3の発明は、上記第2の発明において、上記活性状態検出手段が、上記内部回路の動作モードに応じた制御信号をデコードして、上記内部回路の活性状態を制御するための制御信号を生成するデコーダ回路を備えている。
【0016】
第3の発明では、デコード回路が内部回路の動作モードに応じた制御信号をデコードして内部回路の活性状態を制御するための制御信号を生成することで、内部回路の活性状態が検出される。つまり、内部回路の動作モードに応じた制御信号からその活性状態を検出するために、デコード回路を設けている。
【0017】
第4の発明は、上記第1乃至第3の何れか1つの発明において、上記内部回路が、デジタル信号処理回路を備え、上記電圧調整手段が、上記デジタル信号処理回路へ供給する内部電源電圧を上記所定値に調整するレギュレータ回路を備え、上記電圧検出手段が、上記内部電源電圧の電圧値をデジタル信号に変換するADコンバータ回路を備え、上記電圧監視手段が、上記ADコンバータ回路でデジタル信号に変換された内部電源電圧の電圧値を上記所定値と比較するプロセッサと、上記内部電源電圧の電圧値が上記所定値と異なる場合に該内部電源電圧を該所定値にするための制御信号を上記レギュレータ回路へ出力するチャージポンプ回路及びローパスフィルタとを備えている。
【0018】
第4の発明では、ADコンバータ回路が、デジタル信号処理回路へ供給される内部電源電圧の電圧値をデジタル信号に変換し、電圧監視手段のプロセッサが、ADコンバータ回路でデジタル信号に変換された内部電源電圧の電圧値を上記所定値と比較する。そして、その内部電源電圧の電圧値が上記所定値と異なる場合には、電圧監視手段のチャージポンプ回路及びローパスフィルタが、内部電源電圧を上記所定値にするための制御信号をレギュレータ回路へ出力する。これにより、レギュレータ回路からデジタル信号処理回路へ供給される内部電源電圧は、その電圧値が所定値になるように調整される。この第4の発明では、特許文献1の半導体装置で用いられているレプリカ回路や位相検出回路やDAコンバータを適用することなく、内部電源電圧を所定値に概ね維持することができる半導体装置が構成されている。従って、チップサイズの増大を抑制することができると共に、DAコンバータの検査コストが必要ないので半導体装置の製造コストを抑制することができる。
【0019】
第5の発明は、上記第4の発明において、上記ADコンバータ回路が、上記内部電源電圧が入力される状態と上記プロセッサで処理される入力信号が入力される状態とが切換可能に構成され、上記内部電源電圧と上記入力信号とを選択的にデジタル信号に変換して上記プロセッサへ出力する。
【0020】
第5の発明では、ADコンバータ回路とプロセッサとに、プロセッサで処理される入力信号か内部電源電圧の電圧値の何れかが入力される。つまり、プロセッサとADコンバータ回路とは、上記入力信号に係る制御と内部電源電圧の電圧値の監視とに兼用されている。従って、入力信号の制御用と内部電源電圧の電圧値の監視用とのそれぞれにADコンバータ回路とプロセッサとを設ける必要がないので、半導体装置のコンパクト化を図ることができる。
【発明の効果】
【0021】
本発明によれば、プロセッサを有する半導体装置において、内部回路の安定動作を保証した上で半導体素子の低消費電力化を図ることができる。さらに、チップサイズの増大の抑制と製造コストの抑制とを図ることもできる。
【発明を実施するための最良の形態】
【0022】
以下、本発明の実施形態を図面に基づいて詳細に説明する。この実施形態に係る半導体装置10の概略構成図を図1に示す。
【0023】
−半導体装置の構成−
図1に示すように、半導体装置10は、デジタル回路構成の第1機能ブロック20、デジタル回路構成の第2機能ブロック30、デジタル回路構成のプロセッサ40、アナログ回路構成のNbitのADコンバータ回路50、電圧制御回路部15、及び電圧調整回路25を備え、それぞれが半導体チップに形成されている。
【0024】
上記第1機能ブロック20と第2機能ブロック30とは、それぞれ本発明に係る内部回路を構成している。各機能ブロック20,30は、動作周波数が互いに異なる別機能のセル化されたデジタル信号処理回路であって、プロセッサ40の制御、監視のもとにシステム動作を行う。各機能ブロック20,30は、プロセスバラツキやマージンを含む温度変動が考慮されており、所定範囲(1.2V−10%〜1.2V+10%)の内部電源電圧(動作保証電圧)に対して活性モードにおける正常な動作が保証されている。
【0025】
上記電圧調整回路25は、内部電源電圧を調整するためのものであり、レギュレータ回路24を備えている。レギュレータ回路24は、本発明に係る電圧調整手段を構成している。このレギュレータ回路24には、所定の幅をもつ外部電源からの外部電源電圧(Vo)が供給される。外部電源電圧(Vo)の電圧値は1.2V±10%である。なお、この±10%は外部電源電圧(Vo)のバラツキマージンである。レギュレータ回路24は、外部電源電圧(Vo)を調整して内部電源電圧として各機能ブロック20,30へ供給するように構成されている。
【0026】
ADコンバータ回路50は、本発明に係る電圧検出手段を構成しており、プロセッサ40の動作モードに応じて切り換えられるアナログスイッチ14を有している。ADコンバータ回路50は、アナログスイッチ14の切り換えによって、レギュレータ回路24からの内部電源電圧が入力される状態と外部からのプロセッサ40で処理される入力信号(アナログ信号)が入力される状態とが切り換え可能に構成され、プロセッサ40が入力信号処理モードの時は上記入力信号が入力される一方、プロセッサ40が入力信号非処理モードの時は内部電源電圧が入力される。
【0027】
ADコンバータ回路50は、プロセッサ40が入力信号処理モードの時に、上記入力信号を受け取るとその入力信号をデジタル信号に変換し、プロセッサ40に出力する。また、ADコンバータ回路50は、プロセッサ40が入力信号非処理モードの時に、内部電源電圧を受け取るとその内部電源電圧の電圧値をデジタル信号に変換してプロセッサ40に出力する。
【0028】
電圧制御回路部15は、ローパスフィルタ+アンプ16とチャージポンプ回路17とを備えている。チャージポンプ回路17は、プロセッサ40からの制御信号から内部電源電圧を所定値にするための制御信号(アナログ信号)を生成し、ローパスフィルタ+アンプ16へ出力する。ローパスフィルタ+アンプ16は、チャージポンプ回路17からの制御信号の周波数の低い成分をレギュレータ回路24に出力する。プロセッサ40、ローパスフィルタ+アンプ16、及びチャージポンプ回路17は、本発明に係る電圧監視手段を構成している。
【0029】
−半導体装置の動作−
この半導体装置10では、レギュレータ回路24の精度バラツキによって内部電源電圧が第1機能ブロック20及び第2機能ブロック30の動作保証電圧の下限値を下回ることで各機能ブロック20,30での誤動作やシステム破綻が生じないように、レギュレータ回路24からの内部電源電圧をプロセッサ40が監視している。この半導体装置10における内部電源電圧の制御に係る動作フロー図を図2に示す。
【0030】
この半導体装置10は、起動時(例えばアプリ動作時)に「内部電源電圧(Vdd1)の初期設定」を行う。「内部電源電圧(Vdd1)の初期設定」では、レギュレータ回路24が、第1機能ブロック20及び第2機能ブロック30の動作保証電圧の下限値である所定値(Vdd1=1.08V)の内部電源電圧を出力するように制御目標値を設定する。
【0031】
そして、半導体装置10の起動後において、この半導体装置10は、プロセッサ40が入力信号非処理モードである時にアナログスイッチ14が切り換えられると、「内部電源電圧(Vdd1)の監視」を行う。「内部電源電圧(Vdd1)の監視」は、プロセッサ40の非実動作時間を利用している。「内部電源電圧(Vdd1)の監視」では、ADコンバータ回路50がレギュレータ回路24から入力された内部電源電圧をデジタル信号に変換してプロセッサ40に出力し、プロセッサ40がそのデジタル信号に基づいて内部電源電圧を所定値と比較する。そして、内部電源電圧が所定値と異なる場合には、「内部電源電圧(Vdd1)の調整」に移行する。内部電源電圧が所定値である場合には、「内部電源電圧(Vdd1)の監視」に移行する。
【0032】
「内部電源電圧(Vdd1)の調整」では、プロセッサ40が2bitの制御信号を電圧制御回路部15のチャージポンプ回路17に出力する。チャージポンプ回路17では、プロセッサ40からの2bitの制御信号から内部電源電圧を所定値にするための制御信号(アナログ信号)が生成される。この内部電源電圧を所定値にするための制御信号は、ローパスフィルタ+アンプ16に入力され、周波数の低い成分が制御信号としてレギュレータ回路24へ入力される。レギュレータ回路24は、この入力された制御信号に基づいて、内部電源電圧が所定値になるように制御目標値を調整する。「内部電源電圧(Vdd1)の調整」が終了すると、「内部電源電圧(Vdd1)の監視」に移行する。
【0033】
−実施形態の効果−
上記実施形態では、レギュレータ回路24が内部電源電圧を各機能ブロック20,30の活性モードにおける動作保証電圧の下限値である所定値(Vdd1=1.08V)に調整するようにしても、ADコンバータ回路50、プロセッサ40、及び電圧制御回路部15が設けられているため内部電源電圧が所定値で概ね維持されるので、内部電源電圧が各機能ブロック20,30の動作保証電圧の下限値を下回って半導体装置10の誤動作にまで及ぶことがない。従って、各機能ブロック20,30の安定動作を保証した上で半導体装置10の低消費電力化を図ることができる。なお、特許文献1のレプリカ回路を設けない従来の半導体装置は、図6に示すように半導体装置が構成されており、各機能ブロック20,30へ供給される内部電源電圧が、各機能ブロック20,30の動作保証電圧の下限値を下回ることがないように、その動作保証電圧のセンター値又は上限側の値に調整されていた。本実施形態の半導体装置10の消費電力は、この場合に比べて小さくなっている。
【0034】
また、上記実施形態では、特許文献1の半導体装置で用いられているレプリカ回路や位相検出回路やDAコンバータを適用することなく、内部電源電圧を所定値に概ね維持することができる半導体装置10が構成されている。従って、チップサイズの増大を抑制することができると共に、DAコンバータの検査コストが必要ないので半導体装置10の製造コストを抑制することができる。
【0035】
また、上記実施形態では、各機能ブロック20,30の制御、監視を行うプロセッサ40を、内部電源電圧の電圧値の監視に兼用している。また、ADコンバータ回路50も、上記外部からの入力信号と内部電源電圧とのデジタル変換用に兼用している。従って、内部電源電圧の電圧値を監視するためのプロセッサ40とADコンバータ回路50とを別途に設ける必要がないので、半導体装置10のコンパクト化を図ることができる。
【0036】
−実施形態の変形例−
実施形態の変形例について説明する。この変形例の半導体装置10の概略構成図を図3に示す。この半導体装置10には、各機能ブロック20,30の活性状態を検出するための活性状態検出手段であるデコーダ回路35が設けられている。
【0037】
具体的に、デコーダ回路35には、各機能ブロック20,30の動作モードに応じた制御信号が入力される。デコーダ回路35は、その制御信号をデコードして、各機能ブロック20,30に出力する一方、各機能ブロック20,30の活性状態を検出するための制御信号をプロセッサ40に出力するように構成されている。各機能ブロック20,30に出力された制御信号は、各機能ブロック20,30の動作モードを制御する。プロセッサ40は、デコーダ回路35からの制御信号に基づいて各機能ブロック20,30の活性状態を検出可能に構成されている。
【0038】
この半導体装置10における内部電源電圧の制御に係る動作フロー図を図4に示す。この半導体装置10では、各機能ブロック20,30の活性状態に応じて内部電源電圧を変化させる。
【0039】
具体的に、この半導体装置10では、起動時に「機能ブロック20,30の活性状態の検出」を行う。「機能ブロック20,30の活性状態の検出」では、デコーダ回路35が、各機能ブロック20,30の動作モードに応じた制御信号をデコードして各機能ブロック20,30の活性状態を制御するための制御信号をプロセッサ40に出力する。プロセッサ40は、各機能ブロック20,30が活性モードであれば、内部電源電圧を所定値(Vdd1=1.08V)にするための制御信号をチャージポンプ回路17へ出力する。一方、プロセッサ40は、各機能ブロック20,30が非活性モードであれば、内部電源電圧を上記活性モード時の動作保証電圧の下限値よりも低い所定値(Vdd2<1.08V)にするための制御信号をチャージポンプ回路17へ出力する。
【0040】
チャージポンプ回路17では、プロセッサ40からの制御信号から内部電源電圧を所定値(Vdd1又はVdd2)にするための制御信号(アナログ信号)が作成される。この制御信号(アナログ信号)は、ローパスフィルタ+アンプ16に入力され、周波数の低い成分が制御信号としてレギュレータ回路24へ入力される。レギュレータ回路24は、この入力された制御信号に基づいて、所定値(Vdd1又はVdd2)になるように内部電源電圧を調整する。
【0041】
この半導体装置10では、上記実施形態と同様に起動後において、プロセッサ40が内部電源電圧の監視を行い、レギュレータ回路24からの内部電源電圧が所定値(Vdd1又はVdd2)に概ね維持される。
【0042】
この変形例では、デコーダ回路35によって各機能ブロック20,30の活性状態を検出可能として、各機能ブロック20,30が非活性モードである場合には、レギュレータ回路24から各機能ブロック20,30へ供給される内部電源電圧が上記活性モード時の動作保証電圧の下限値よりも低い値に調整されるようにしている。つまり、各機能ブロック20,30が非活性モードである場合には、内部電源電圧が動作保証電圧の範囲内にある必要はないので、内部電源電圧をその非活性モードに応じた値に調節して、その各機能ブロック20,30における電力消費量が抑制されるようにしている。従って、半導体装置10の低消費電力化をさらに図ることができる。
【0043】
なお、以上の実施形態は、本質的に好ましい例示であって、本発明、その適用物、あるいはその用途の範囲を制限することを意図するものではない。
【産業上の利用可能性】
【0044】
以上説明したように、本発明は、内部回路の安定動作を保証した上で半導体素子の低消費電力化を図ることができる効果と、チップサイズの増大の抑制と製造コストの抑制とを図ることができる効果を有し、電源電圧の制御を行う半導体装置として有用である。
【図面の簡単な説明】
【0045】
【図1】実施形態に係る半導体装置の概略構成図である。
【図2】実施形態の半導体装置における内部電源電圧の制御に係る動作フロー図である。
【図3】実施形態の変形例に係る半導体装置の概略構成図である。
【図4】実施形態の変形例の半導体装置における内部電源電圧の制御に係る動作フロー図である。
【図5】特許文献1の半導体装置の概略構成図である。
【図6】特許文献1のレプリカ回路を設けない場合の従来の半導体装置の概略構成図である。
【符号の説明】
【0046】
10 半導体装置
16 ローパスフィルタ+アンプ(電圧監視手段)
17 チャージポンプ回路(電圧監視手段)
24 レギュレータ回路(電圧調整手段)
20 機能ブロック1(内部回路)
30 機能ブロック2(内部回路)
35 デコーダ回路(活性状態検出手段)
40 プロセッサ(電圧監視手段)
50 ADコンバータ回路(電圧検出手段)




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013