米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 発電 -> 松下電器産業株式会社

発明の名称 DC−DCコンバータ
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−89278(P2007−89278A)
公開日 平成19年4月5日(2007.4.5)
出願番号 特願2005−273513(P2005−273513)
出願日 平成17年9月21日(2005.9.21)
代理人 【識別番号】100112128
【弁理士】
【氏名又は名称】村山 光威
発明者 石井 卓也 / 龍 隆 / 田辺 裕久 / 古東 正章
要約 課題
誤差増幅器を使用することなく、比較回路の動作を基本とした構成によって高速応答性を実現するとともに、出力リップル電圧も増大させず、高精度な出力安定度を達成する。

解決手段
駆動信号Drでオン/オフするスイッチ素子1を有するDC−DCコンバータの制御回路5にて、駆動信号DrがHレベル時に第1の基準電圧(Er+Ed)、Lレベル時に第2の基準電圧Erを出力する基準電圧源50と、これに接続されたコンデンサ51と、駆動信号Drの立上り時および立下り時にコンデンサ51を短絡するスイッチ回路52と、コンデンサ51を駆動信号DrのHレベル時に放電し、Lレベル時に充電する充放電回路53と、出力直流電圧Voとコンデンサ51の電圧Vrを比較して駆動信号Drを生成する比較回路54を有することで、高速応答性を実現するとともに、小さな出力リップル電圧で高精度な出力安定度を得る。
特許請求の範囲
【請求項1】
入力直流電圧を出力直流電圧に変換するDC−DCコンバータにおいて、
駆動信号によってオン/オフするスイッチ素子と、前記スイッチ素子のオン時に第1の基準電圧を出力し、前記スイッチ素子のオフ時に第2の基準電圧を出力する基準電圧源と、一端を前記基準電圧源に接続された容量性素子と、前記スイッチ素子のオン時に前記容量性素子を放電し、前記スイッチ素子のオフ時に前記容量性素子を充電する充放電回路と、前記スイッチ素子のターンオン時およびターンオフ時に前記容量性素子を短絡するスイッチ回路と、前記出力直流電圧もしくは前記出力直流電圧を検出した電圧と、前記容量性素子の他端の電圧を比較して前記駆動信号を生成する比較回路と備えたことを特徴とするDC−DCコンバータ。
【請求項2】
前記基準電圧源、前記充放電回路、または前記スイッチ回路が、スイッチ素子のオン時、オフ時、ターンオン時およびターンオフ時の駆動信号に基づいて動作することを特徴とする請求項1記載のDC−DCコンバータ。
【請求項3】
前記スイッチ素子のオン時に前記入力直流電圧と前記出力直流電圧との差電圧が印加され、前記スイッチ素子のオフ時に前記出力直流電圧が印加されるインダクタを備え、
前記充放電回路が、スイッチ素子のオン時に入力直流電圧と出力直流電圧との差電圧に基づく電流で容量性素子を放電し、前記スイッチ素子のオフ時に前記出力直流電圧に基づく電流で前記容量性素子を充電することを特徴とする請求項1または2記載のDC−DCコンバータ。
【請求項4】
前記基準電圧源が、入力直流電圧が高くなると第1の基準電圧を高くすることを特徴とする請求項1または2記載のDC−DCコンバータ。
発明の詳細な説明
【技術分野】
【0001】
本発明は、入出力条件の変化に高速に応答して安定な出力直流電圧を供給するDC−DCコンバータに関するものである。
【背景技術】
【0002】
近年、携帯機器のような電子機器はバッテリーの長時間使用のために、高機能化に伴う消費電力の増加を抑制する必要がある。このため、電子機器内の動作中の回路にのみ電力を供給し、動作が必要でない回路を停止させる、パワーマネジメントと呼ばれる技術が用いられるようになってきた。このような電子機器に直流電圧を供給するDC−DCコンバータには、出力条件の変化に対して高速に応答することが要求される。
【0003】
過渡応答特性に優れたDC−DCコンバータには、従来、ヒステリシス制御と呼ばれる技術が知られている。ヒステリシス制御は、ヒステリシス比較回路によって設定されるヒステリシス幅の中に出力直流電圧を保持する自励制御方式である。一般的な誤差増幅器を用いた帰還系を持たないので、過渡応答時間はヒステリシス比較回路とスイッチ素子の駆動回路の遅延時間に依存するだけである。一方、出力コンデンサの等価直列抵抗(以下、ESRという)に依存する出力リップル電圧がヒステリシス幅に相当するため、スイッチング周波数はESRに比例する。このため、ESRの低い出力コンデンサを使用するとスイッチング周波数が低下するという問題がある。
【0004】
前記のようなヒステリシス制御に対し、例えば特許文献1のように、出力直流電圧の検出部にスイッチング波形を重畳することにより、検出部のみリップル電圧の振幅を増大させ、スイッチング周波数の低下を防ぎ、かつ出力リップル電圧は小さくする技術が考案されている。図6は、特許文献1における従来のDC−DCコンバータの回路構成を示す図である。
【0005】
図6に示した従来のDC−DCコンバータは、入力直流電圧Viを供給する入力直流電圧源10と、入力直流電圧源10に並列に直列接続されたスイッチ素子11とダイオード12と、スイッチ素子11とダイオード12との接続点とDC−DCコンバータの出力との間に接続されたインダクタ13と、出力直流電圧Voを負荷20に供給する出力コンデンサ14と、インダクタ13と並列に直列接続された抵抗15とコンデンサ16と、抵抗15とコンデンサ16との接続点電圧Vxと基準電圧源17からの基準電圧Vrfを比較するヒステリシス比較回路18とを備え、ヒステリシス比較回路18の出力でスイッチ素子11をオン/オフするように構成される。ヒステリシス比較回路18はヒステリシス電圧Vhを有し、抵抗15とコンデンサ16との接続点電圧Vxが基準電圧Vrf以下になるとスイッチ素子11をターンオンし、接続点電圧Vxが電圧(基準電圧Vrf+ヒステリシス電圧Vh)以上になるとスイッチ素子11をターンオフする。
【0006】
以下、図6のDC−DCコンバータの動作を説明する。
【0007】
まず、スイッチ素子11がオン状態の時、インダクタ13には入力直流電圧Viと出力直流電圧Voとの電圧差(Vi−Vo)が印加され、直線的に増加する電流が流れる。コンデンサ16は充電され、抵抗15とコンデンサ16との接続点電圧Vxは上昇する。やがて接続点電圧Vxが電圧(基準電圧Vrf+ヒステリシス電圧Vh)に達すると、ヒステリシス比較回路18はスイッチ素子11をターンオフする。次にスイッチ素子11がオフ状態の時、インダクタ13には出力直流電圧Voが印加され、直線的に減少する電流が流れる。コンデンサ16は放電され、抵抗15とコンデンサ16との接続点電圧Vxは下降する。やがて接続点電圧Vxが基準電圧Vrfに達すると、ヒステリシス比較回路18はスイッチ素子11をターンオンする。以上の動作を繰り返すことによって、抵抗15とコンデンサ16との接続点電圧Vxは、基準電圧Vrfと電圧(基準電圧Vrf+ヒステリシス電圧Vh)の間を上下するように制御される。
【0008】
出力直流電圧Voがコンデンサ16を介してヒステリシス比較回路18に直ちに伝達されるので過渡応答特性はよく、出力リップル電圧も小さなレベルに設定できる。
【特許文献1】特開2004−64994号公報
【発明の開示】
【発明が解決しようとする課題】
【0009】
しかしながら、このような構成のDC−DCコンバータでは、出力直流電圧Voを直接安定化しているのではなく、コンデンサ16に重畳される直流電圧が存在することによる安定度の劣化という問題があった。
【0010】
本発明は、前記従来技術の問題を解決することに指向するものであり、誤差増幅器を使用することなく、比較回路の動作を基本とした構成によって高速応答性を実現するとともに、出力リップル電圧も増大させず、高精度な出力安定度を達成することのできるDC−DCコンバータを提供することを目的とする。
【課題を解決するための手段】
【0011】
前記の目的を達成するために、本発明に係るDC−DCコンバータは、入力直流電圧を出力直流電圧に変換するDC−DCコンバータにおいて、駆動信号によってオン/オフするスイッチ素子と、スイッチ素子のオン時に第1の基準電圧を出力し、スイッチ素子のオフ時に第2の基準電圧を出力する基準電圧源と、一端を基準電圧源に接続された容量性素子と、スイッチ素子のオン時に容量性素子を放電し、スイッチ素子のオフ時に容量性素子を充電する充放電回路と、スイッチ素子のターンオン時およびターンオフ時に容量性素子を短絡するスイッチ回路と、出力直流電圧もしくは出力直流電圧を検出した電圧と、容量性素子の他端の電圧を比較して駆動信号を生成する比較回路と備えたことを特徴とする。
【0012】
また、基準電圧源、充放電回路、またはスイッチ回路が、スイッチ素子のオン時、オフ時、ターンオン時およびターンオフ時の駆動信号に基づいて動作すること、さらに、スイッチ素子のオン時に入力直流電圧と出力直流電圧との差電圧が印加され、スイッチ素子のオフ時に出力直流電圧が印加されるインダクタを備え、充放電回路が、スイッチ素子のオン時に入力直流電圧と出力直流電圧との差電圧に基づく電流で容量性素子を放電し、スイッチ素子のオフ時に出力直流電圧に基づく電流で容量性素子を充電すること、さらに、基準電圧源が、入力直流電圧が高くなると第1の基準電圧を高くすることを特徴とする。
【0013】
前記構成によれば、出力直流電圧もしくは出力直流電圧を検出した電圧を、第1の基準電圧と第2の基準電圧との中間値に制御でき、スイッチング周波数の変動抑制として入力直流電圧が高くなると第1の基準電圧を高く制御して抑制し、誤差増幅器を使用することなく、比較回路の動作を基本構成とし高速に応答するとともに、出力リップル電圧の増大もなく出力安定度を得ることができる。
【発明の効果】
【0014】
本発明によれば、誤差増幅器を使用することなく、比較回路の動作を基本とした構成によって高速応答性を実現するとともに、出力リップル電圧も増大させずに、高精度な出力安定度を達成することができるという効果を奏する。
【発明を実施するための最良の形態】
【0015】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
【0016】
図1は本発明の実施の形態1におけるDC−DCコンバータの回路構成を示す図である。図1において、10はバッテリーなどの入力直流電圧源であり、入力直流電圧Viを供給する。1はスイッチ素子であり、入力直流電圧源10に接続され、駆動信号Drでオン/オフされる。2は整流手段であるダイオードであり、カソードがスイッチ素子1に接続され、アノードは接地される。3はインダクタであり、スイッチ素子1とダイオード2の接続点に一端が接続され、このインダクタ3のインダクタンスをLとする。4は平滑手段である出力コンデンサであり、インダクタ3の他端に接続され負荷20に出力直流電圧Voを供給する。5は制御回路であり、出力直流電圧Voを検出して安定化するようにスイッチ素子1へ駆動信号Drを出力する。
【0017】
また、図1に示す制御回路5において、50は基準電圧源であり、駆動信号DrによってスイッチSrが切り替わり、駆動信号DrがHレベルの時には第1の基準電圧(Er+Ed)を出力し、Lレベルの時には第2の基準電圧Erを出力する。51はコンデンサであり、一端を基準電圧源50の出力に接続される。52はスイッチ回路であり、スイッチScが駆動信号Drの立上りおよび立下り時にコンデンサ51を短絡する。53は充放電回路であり、駆動信号DrによってスイッチSiが切り替わり、駆動信号DrがLレベルの時には第2の電流I2でコンデンサ51を充電し、Hレベルの時には第1の電流I1と第2の電流I2の差電流(I1−I2)でコンデンサ51を放電する。54は比較回路であり、出力直流電圧Voとコンデンサ51の他端の電圧Vrが入力され、駆動信号Drを出力する。
【0018】
図2は本実施の形態1におけるDC−DCコンバータの制御回路の要部波形を示す図であり、駆動信号Dr、スイッチ回路52のスイッチScを駆動する信号Dx、第1の基準電圧(Er+Ed)と第2の基準電圧Erと出力直流電圧Voと電圧Vrを表す。
【0019】
以上のように構成された本実施の形態1のDC−DCコンバータの制御回路5が、出力直流電圧Voを安定化するためにスイッチ素子1のオン時間とオフ時間を調整する動作を、図1および図2を参照しながら以下に説明する。
【0020】
まず、時刻t0において、スイッチ素子1がターンオンすると、インダクタ3には入力直流電圧Viと出力直流電圧Voとの電圧差(Vi−Vo)が印加され、(Vi−Vo)×t/Lに従って増加する電流が流れる。駆動信号DrはHレベルとなり、基準電圧源50は第1の基準電圧(Er+Ed)を出力する。コンデンサ51はスイッチ素子1のターンオン時にスイッチ回路52のスイッチScによって短絡された後、充放電回路53によって定電流(I1−I2)でさらに放電される。したがって、コンデンサ51の他端の電圧Vrは第1の基準電圧(Er+Ed)から単調減少する。
【0021】
一方、スイッチ素子1のオン状態において出力直流電圧Voは、平滑手段である出力コンデンサ4が直線的に増加するインダクタ電流によって放電から充電に移行するとともに、出力コンデンサ4のESR(等価直列抵抗)による電圧降下が加わり、減少から上昇に移行するリップル電圧波形が重畳される。やがて時刻t1において、出力直流電圧Voと電圧Vrが交差すると、比較回路54は駆動信号DrをLレベルに反転させて、スイッチ素子1をターンオフする。同時に、基準電圧源50の出力は第2の基準電圧Erに下がり、スイッチ回路52はコンデンサ51を短絡し、充放電回路53は第2の電流I2でコンデンサ51を充電し始める。
【0022】
スイッチ素子1がオフ状態の時、インダクタ3には出力直流電圧Voが印加され、−Vo×t/Lに従って減少する電流が流れる。コンデンサ51は第2の基準電圧Erから直線的に上昇する。一方、出力直流電圧Voは、平滑手段である出力コンデンサ4が直線的に減少するインダクタ電流によって充電から放電に移行するとともに、出力コンデンサ4のESRによる電圧降下が加わり、上昇から減少に移行するリップル電圧波形が重畳される。
【0023】
やがて時刻t2において、出力直流電圧Voと電圧Vrが交差すると、比較回路54は駆動信号DrをHレベルに反転させて、スイッチ素子1をターンオンする。同時に、基準電圧源50の出力は第1の基準電圧(Er+Ed)に上がり、スイッチ回路52はコンデンサ51を短絡し、充放電回路53は定電流(I1−I2)でコンデンサ51を放電し始める。以上の動作を繰り返すことによって、出力直流電圧Voは、第1の基準電圧(Er+Ed)と第2の基準電圧Erの間で保持されるように制御される。
【0024】
ここで、各構成要素は抵抗成分を無視できる理想素子であるとし、スイッチ素子1のオン時間をTon、オフ時間をToff、スイッチング周波数をfとすると、出力直流電圧Voは(数1)
【0025】
【数1】


のように表される。
【0026】
(数1)から逆にTonとToffを以下の(数2)
【0027】
【数2】


のように表す。
【0028】
また、コンデンサ51の静電容量をCとすると、時刻t1における電圧Vrは(数3)
【0029】
【数3】


で表され、時刻t2における電圧Vrは(数4)
【0030】
【数4】


で表される。ここで、出力直流電圧Voのリップル電圧成分を無視できるものとすれば、Vo=Vr1=Vr2となる。簡単化のため、I1=2×I2とすると(数5)
【0031】
【数5】


となる。入力直流電圧Viが第2の基準電圧Erに等しい(Vi=Er)場合、Vo=Erとなり、入力直流電圧Viが無限大の場合に、Vo=Er+Edとなる。したがって、通常動作において出力直流電圧Voは(数6)
【0032】
【数6】


の範囲に保持される。例えば、Vi=2〜5V,Er=0.98V,Ed=0.04V,I2=4μA,C=100pFとすると、Vo=1〜1.012V,f=1MHzとなる。
【0033】
また、図3は本実施の形態1における過渡応答特性の動作波形を示す図であり、基準電圧Erを増加して出力直流電圧Voを増加させる場合を示している。図3に示すように、比較回路54によって出力直流電圧Voは第1の基準電圧(Er+Ed)〜第2の基準電圧Erと直接比較によってオン/オフされるので、高速に応答する。
【0034】
以上のように本実施の形態1のDC−DCコンバータは、出力直流電圧Voを低出力リップル電圧で、良好に安定化するとともに高速応答も可能である。
【0035】
図4は本発明の実施の形態2におけるDC−DCコンバータの制御回路の構成を示す図である。図4において、図1に示した入力直流電圧源10,スイッチ素子1,ダイオード2,インダクタ3,出力コンデンサ4,負荷20は省略し、制御回路5のみ表した。図4に示す本実施の形態2のDC−DCコンバータの制御回路5において、実施の形態1に係るDC−DCコンバータと同じ構成要素のものについては同じ番号を付し、その説明は省略する。
【0036】
本実施の形態2におけるDC−DCコンバータと、図1に示す実施の形態1のDC−DCコンバータの構成が異なる点は、基準電圧源50とスイッチ回路52をさらに具体的に示し、充放電回路53の充放電電流に入力直流電圧Viと出力直流電圧Voの依存性を持たせたことである。
【0037】
図4に示す基準電圧源50において、500は基準電圧源であり、第2の基準電圧Erを生成する。501は抵抗値Rrを有する抵抗であり、基準電圧源500に接続される。502は電流源であり、抵抗501に電流Irを供給する。503はPMOSトランジスタであり、駆動信号Drがゲートに印加される。504はバッファ回路であり、第2の基準電圧Erに抵抗501の電圧降下を加算した電圧を出力する。このような構成により、駆動信号DrがHレベルの場合には、PMOSトランジスタ503がオフし、バッファ回路504は第2の基準電圧Erに抵抗501の電圧降下Ir×Rr=Edを加算した第1の基準電圧(Er+Ed)を出力し、駆動信号DrがLレベルの場合には、PMOSトランジスタ503がオンし、抵抗501は短絡されるのでバッファ回路504は第2の基準電圧Erを出力する。
【0038】
図4に示すスイッチ回路52において、520はPMOSトランジスタであり、コンデンサ51を短絡するように接続される。521はインバータであり、駆動信号Drを遅延した反転信号を出力する。522はANDゲートであり、インバータ521の出力と駆動信号Drが入力される。523はNORゲートであり、インバータ521の出力と駆動信号Drが入力される。524はNORゲートであり、ANDゲート522の出力とNORゲート523の出力を入力し、PMOSトランジスタ520のゲートに出力する。このような構成によってNORゲート524は、駆動信号Drの立上りおよび立下り時に短時間だけLレベルとなる信号をPMOSトランジスタ520のゲートに印加し、PMOSトランジスタ520をオンさせてコンデンサ51を短絡する。
【0039】
図4に示す充放電回路53において、530はバッファ回路であり、コンデンサ51の電圧Vrを入力して出力する。531と532は抵抗であり、電圧Vrを分圧する。533は演算増幅器であり、反転入力端子に抵抗531と抵抗532の接続点電圧、すなわち電圧Vrを分圧した電圧が印加される。534と535は抵抗であり、駆動信号Drを分圧する。536はバッファ回路であり、抵抗534と抵抗535の接続点電圧を入力して出力する。537と538と539は抵抗であり、抵抗537はバッファ回路536の出力を一端に印加され、他端を演算増幅器533の非反転入力端子に接続される。抵抗538は演算増幅器533の非反転入力端子と出力の間に接続される。抵抗539は電圧Vrを一端に印加され、他端を演算増幅器533の出力に接続される。
【0040】
また、抵抗534と抵抗535による分圧比をαとすると、バッファ回路536から出力される信号は(α×Dr)となる。抵抗531と抵抗532、抵抗537と抵抗538の各抵抗値は等しいものとすると、演算増幅器533の出力は(Vr−α×Dr)となり、抵抗539の両端には(α×Dr)が発生する。比較回路54は入力直流電圧Viでバイアスされており、駆動信号DrのHレベルが入力直流電圧Vi、Lレベルがゼロ電圧である。抵抗539の抵抗値をRとすると、電圧Vrから抵抗539を介して流出する電流I1は、駆動信号DrがHレベルの時は(I1=α×Vi/R)となり、Lレベルの時は(I1=0)となる。
【0041】
また、図4の充放電回路53において、540と541は抵抗であり、出力直流電圧Voを分圧する。542はバッファ回路であり、抵抗540と抵抗541の接続点電圧を入力して出力する。543は抵抗であり、一端をバッファ回路542に接続される。544は抵抗であり、抵抗543の他端とバッファ回路530の出力との間に接続される。545は演算増幅器であり、非反転入力端子に抵抗543と抵抗544の接続点電圧が印加される。546と547と548は抵抗であり、抵抗546は一端を接地され、他端を演算増幅器539の反転入力端子に接続される。抵抗547は演算増幅器545の反転入力端子と出力の間に接続される。抵抗548は電圧Vrを一端に印加され、他端を演算増幅器539の出力に接続される。
【0042】
ここで、抵抗540と抵抗541による分圧比をαとすると、バッファ回路542から出力される信号は(α×Vo)となる。抵抗543と抵抗544、抵抗546と抵抗547の各抵抗値は等しいものとすると、演算増幅器545の出力は(Vr+α×Vo)となり、抵抗548の両端には(α×Vo)が発生する。抵抗548の抵抗値をRとすると、電圧Vrから抵抗548を介して流入する電流I2は(I2=α×Vo/R)となる。
【0043】
以上のような充放電回路53の構成によって、コンデンサ51は、駆動信号DrがHレベル、すなわちスイッチ素子1がオンの時は(数7)
【0044】
【数7】


で放電され、駆動信号DrがLレベル、すなわちスイッチ素子1がオフの時は(数8)
【0045】
【数8】


で充電される。コンデンサ51の静電容量をCとすると、時刻t1における電圧Vrは(数9)
【0046】
【数9】


で表され、時刻t2における電圧Vrは(数10)
【0047】
【数10】


で表される。ここで、出力直流電圧Voのリップル電圧成分を無視できるものとすれば、Vo=Vr1=Vr2となり(数11)
【0048】
【数11】


の関係が得られる。
【0049】
したがって、スイッチング周波数fは入出力条件によって変動するが、出力直流電圧Voは通常動作においては一定値に安定化される。例えば、Vi=2〜5V,Er=0.98V,Ed=0.04V,α=0.2,R=50kΩ,C=100pFとすると、Vo=1V,f=1〜1.6MHzとなる。
【0050】
以上のように本実施の形態2におけるDC−DCコンバータは、出力直流電圧Voを低出力リップル電圧で、高精度に安定化するとともに高速応答も可能である。
【0051】
図5は本発明の実施の形態3にけるDC−DCコンバータの制御回路の構成を示す図である。図5において、図1に示した入力直流電圧源10,スイッチ素子1,ダイオード2,インダクタ3、出力コンデンサ4,負荷20は省略し、さらに、図4に示したスイッチ回路52と充放電回路53も同様の構成なので略記し、基準電圧源50とコンデンサ51と比較回路54を表した。
【0052】
図5に示す本実施の形態3に係るDC−DCコンバータの制御回路の基準電圧源50において、実施の形態2に係るDC−DCコンバータと同じ構成要素のものについては同じ番号を付し、その説明は省略する。
【0053】
本実施の形態3におけるDC−DCコンバータと、図4に示す実施の形態2のDC−DCコンバータの構成と異なる点は、基準電圧源50の入力直流電圧Viから抵抗501へ電流を流すようにPNPトランジスタ505とPNPトランジスタ506からなるカレントミラー回路と抵抗507を付加したことである。
【0054】
ここで、PNPトランジスタのエミッタ−ベース間電圧をVbe、抵抗507の抵抗値をR7とすると、抵抗501(抵抗値Rr)には電流源502からの電流IrとPNPトランジスタ506から(Vi−Vbe)/R7の電流が流れる。したがって、第1の基準電圧は(数12)
【0055】
【数12】


となる。すなわち、入力直流電圧Viが高くなるほど基準電圧の変動幅Edが大きくなるような補正がかかる構成である。
【0056】
例えば、Vi=2〜5V,Er=0.98V,α=0.2,R=50kΩ,C=100pF,Ir=8μA,Rr=3.7kΩ,Vbe=0.7V,R7=925kΩとすると、Vo=1〜1.006V,f=1〜1.231MHzとなる。
【0057】
以上のように本実施の形態3のDC−DCコンバータは、出力直流電圧Voを低出力リップル電圧で、高精度に安定化するとともに高速応答も可能であるといった実施の形態2のDC−DCコンバータの有利な点に加えて、基準電圧の変動幅Edに補正を加えることによりスイッチング周波数の変動も抑制することができる。
【0058】
なお、実施の形態1から実施の形態3において、降圧コンバータを用いた例で説明してきたが、本発明のDC−DCコンバータはこれに限定されるものではない。スイッチ素子を有し、スイッチ素子のオン期間に出力電圧が上昇するような全てのスイッチング式のDC−DCコンバータに適用可能である。
【0059】
また、整流手段としてダイオードを用いて説明してきたが、本発明のDC−DCコンバータはこれに限定されるものではなく、整流手段は同期整流回路であっても構わない。
【産業上の利用可能性】
【0060】
本発明に係るDC−DCコンバータは、誤差増幅器を使用することなく、比較回路の動作を基本とした構成によって高速応答性を実現するとともに、出力リップル電圧も増大させずに、高精度な出力安定度を達成することができ、入出力条件の変化に高速に応答して安定な出力直流電圧を供給する各種電子機器の電源回路等に有用である。
【図面の簡単な説明】
【0061】
【図1】本発明の実施の形態1におけるDC−DCコンバータの回路構成を示す図
【図2】本実施の形態1におけるDC−DCコンバータの制御回路の要部波形を示す図
【図3】本実施の形態1における過渡応答特性の動作波形を示す図
【図4】本発明の実施の形態2におけるDC−DCコンバータの制御回路の構成を示す図
【図5】本発明の実施の形態3にけるDC−DCコンバータの制御回路の構成を示す図
【図6】従来のDC−DCコンバータの回路構成を示す図
【符号の説明】
【0062】
1,11 スイッチ素子
2,12 ダイオード
3,13 インダクタ
4,14 出力コンデンサ
5 制御回路
10 入力直流電圧源
17,50 基準電圧源
18 ヒステリシス比較回路
20 負荷
51 コンデンサ
52 スイッチ回路
53 充放電回路
54 比較回路




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013