米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 発電 -> 松下電器産業株式会社

発明の名称 スイッチング電源装置、および半導体装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−43767(P2007−43767A)
公開日 平成19年2月15日(2007.2.15)
出願番号 特願2005−222309(P2005−222309)
出願日 平成17年8月1日(2005.8.1)
代理人 【識別番号】100113859
【弁理士】
【氏名又は名称】板垣 孝夫
発明者 村田 一大 / 森 吉弘
要約 課題
定電流制御回路や、フォトカプラ、出力電流検出抵抗を不要にでき、低コストかつ最小の部品点数によって、十分な精度の定電流垂下特性を実現することができるスイッチング電源装置を提供する。

解決手段
2次デューティ制限回路12は、スイッチング素子1のターンオフのタイミングからトランス110の2次巻線110Bに流れ始める2次電流のオンデューティが一定値で維持されるようにクロック信号set_2を出力し、ドレイン電流制御回路5は、スイッチング素子1のターンオフを決める信号を、素子電流検出信号VCRの電圧が過電流保護基準電圧VLIMITに達すると出力する。また、最大電流ピーク値制御回路16は、入力電圧VINが高くなるほど過電流保護基準電圧VLIMITを低くする。
特許請求の範囲
【請求項1】
1次巻線と2次巻線と補助巻線とを有するトランスと、
前記1次巻線に入力される第1の直流電圧をスイッチング動作によってスイッチング制御するスイッチング素子と、
前記スイッチング素子のスイッチング動作によって前記2次巻線に発生する2次側交流電圧を整流し且つ平滑化して、出力電圧として第2の直流電圧を生成する出力電圧生成部と、
前記スイッチング素子のスイッチング動作によって前記補助巻線に発生する補助側交流電圧を整流し且つ平滑化して、前記出力電圧に比例する補助電源電圧を生成する補助電源部と、
前記第1の直流電圧を検出する入力電圧検出回路と、
前記スイッチング素子のスイッチング動作を制御する制御信号を生成する制御回路と、
を備え、前記スイッチング素子のスイッチング動作を制御することにより、前記出力電圧生成部に接続される負荷へ一定の出力電流を供給するスイッチング電源装置であって、
前記制御回路は、
前記スイッチング素子を流れる素子電流を検出する素子電流検出機能と、
前記入力電圧検出回路により検出された前記第1の直流電圧に応じて、前記素子電流の最大値を規定する電流リミットを調整する電流リミット調整機能と、
前記素子電流検出機能により検出された前記素子電流が前記電流リミットに達すると前記スイッチング素子をターンオフさせる信号を出力する機能と、
前記補助側交流電圧を基に前記2次巻線を流れる2次電流のオンデューティを検出して、該2次電流のオンデューティが一定値となるように前記スイッチング素子をターンオンさせる信号を出力する機能と、
前記スイッチング素子をターンオンさせる信号とターンオフさせる信号とを基に前記制御信号を生成する機能と、を有する
ことを特徴とするスイッチング電源装置。
【請求項2】
前記制御回路が有する前記電流リミット調整機能は、前記第1の直流電圧が高くなるのに伴って前記電流リミットを低下させる、ことを特徴とする請求項1記載のスイッチング電源装置。
【請求項3】
前記制御回路が有する前記電流リミット調整機能は、前記第1の直流電圧が高くなるのに伴って一次関数的に前記電流リミットを低下させる、ことを特徴とする請求項2記載のスイッチング電源装置。
【請求項4】
前記制御回路は、前記補助電源電圧が設定値以下になると前記電流リミットを所定値まで低下させる機能をさらに有する、ことを特徴とする請求項1ないし3のいずれかに記載のスイッチング電源装置。
【請求項5】
前記制御回路は、同一半導体基板上に形成されていることを特徴とする請求項1ないし4のいずれかに記載のスイッチング電源装置。
【請求項6】
前記スイッチング素子と前記制御回路は、同一半導体基板上に形成されていることを特徴とする請求項1ないし4のいずれかに記載のスイッチング電源装置。
【請求項7】
請求項1ないし4のいずれかに記載の前記制御回路が同一半導体基板上に形成された半導体装置。
【請求項8】
請求項1ないし4のいずれかに記載の前記スイッチング素子と前記制御回路が同一半導体基板上に形成された半導体装置。
【請求項9】
1次巻線と2次巻線と補助巻線とを有するトランスと、
前記1次巻線に入力される第1の直流電圧をスイッチング動作によってスイッチング制御するスイッチング素子と、
前記スイッチング素子のスイッチング動作によって前記2次巻線に発生する2次側交流電圧を整流し且つ平滑化して、出力電圧として第2の直流電圧を生成する出力電圧生成部と、
前記スイッチング素子のスイッチング動作によって前記補助巻線に発生する補助側交流電圧を整流し且つ平滑化して、前記出力電圧に比例する補助電源電圧を生成する補助電源部と、
前記第1の直流電圧を検出する入力電圧検出回路と、
前記スイッチング素子のスイッチング動作を制御する制御信号を生成する制御回路と、
を備えたスイッチング電源装置であって、
前記制御回路は、
前記第1の直流電圧に基づく電流と前記補助電源電圧に基づく電流の一方を内部回路用電源へ供給して前記内部回路用電源の電圧を一定値にするレギュレータと、
前記補助電源電圧と安定化用基準電圧との差から誤差電圧信号を生成する誤差増幅器と、
前記スイッチング素子に流れる電流を検出してその電流値に応じた電圧信号である素子電流検出信号を出力する素子電流検出回路と、
前記スイッチング素子のターンオンを決める一定周期の第1のクロック信号を出力する発振器と、
前記素子電流検出信号の電圧が前記誤差電圧信号の電圧と過電流保護基準電圧のうちの低い方の電圧に達すると、前記スイッチング素子のターンオフを決める信号を出力する素子電流制御回路と、
前記誤差電圧信号の電圧が前記過電流保護基準電圧を越えた差分に応じて前記第1のクロック信号の周期を短くする発振周波数調整回路と、
前記補助側交流電圧を基に前記2次電流が流れ終わるタイミングを検出する2次電流オフ検出回路と、
前記スイッチング素子のターンオフのタイミングから前記2次電流が流れ終わるタイミングまでの期間を検出して、前記2次電流のオンデューティが一定値になるように前記スイッチング素子のターンオンを決める第2のクロック信号を出力する2次デューティ制限回路と、
前記第1のクロック信号と前記第2のクロック信号を入力とし、前記2次電流のオンデューティが一定値に達していない場合は前記第1のクロック信号を出力し、前記2次電流のオンデューティが一定値に達している場合は前記第2のクロック信号を出力するクロック信号選択回路と、
前記クロック信号選択回路から前記第1もしくは第2のクロック信号が入力されるとセット状態となり、前記素子電流制御回路から前記スイッチング素子のターンオフを決める信号が入力されるとリセット状態となるフリップフロップ回路を含み、前記フリップフロップ回路の状態に応じた前記制御信号を生成するスイッチング制御回路と、
前記入力電圧検出回路の出力信号を入力し、前記第1の直流電圧が高くなるのに伴って前記過電流保護基準電圧を低下させる最大電流ピーク値制御回路と、を具備する
ことを特徴とするスイッチング電源装置。
【請求項10】
請求項9記載のスイッチング電源装置であって、前記最大電流ピーク値制御回路は、前記補助電源電圧を入力し、前記補助電源電圧が設定値以下になると前記過電流保護基準電圧を所定値まで低下させる機能をさらに有する、ことを特徴とするスイッチング電源装置。
【請求項11】
前記制御回路は同一半導体基板上に形成され、前記第1の直流電圧の入力端子と、接地端子と、前記スイッチング素子が有する第1の端子と第2の端子と制御端子に接続する3つの接続端子と、前記補助電源電圧の入力端子と、前記2次電流オフ検出回路の入力端子と、前記最大電流ピーク値制御回路の入力端子と、を有する半導体装置として構成されることを特徴とする請求項9もしくは10のいずれかに記載のスイッチング電源装置。
【請求項12】
前記スイッチング素子と前記制御回路は、同一半導体基板上に形成され、前記第1の直流電圧と前記スイッチング素子間の2つの接続端子と、前記制御回路と前記補助電源電圧間の接続端子と、前記2次電流オフ検出回路の入力端子と、前記最大電流ピーク値制御回路の入力端子と、を有する半導体装置として構成されることを特徴とする請求項9もしくは10のいずれかに記載のスイッチング電源装置。
【請求項13】
請求項9もしくは10のいずれかに記載の前記制御回路が同一半導体基板上に形成された半導体装置。
【請求項14】
請求項9もしくは10のいずれかに記載の前記スイッチング素子と前記制御回路が同一半導体基板上に形成された半導体装置。


発明の詳細な説明
【技術分野】
【0001】
本発明は、出力特性として定電流垂下特性を持つスイッチング電源装置、および、そのスイッチング電源装置のスイッチング素子と制御回路もしくは制御回路のみを1パッケージ化した半導体装置に関する。
【背景技術】
【0002】
従来より、例えば充電器用の電源装置として、定電流垂下特性を有するスイッチング電源装置が利用されている。つまり、バッテリー等を定電流で充電するために、スイッチング電源装置の定電流垂下特性を利用していた。
【0003】
定電流垂下特性を実現する従来の手法としては、例えばスイッチング電源装置の2次側に、出力電流を検出するための抵抗である出力電流検出抵抗と、この出力電流検出抵抗に流れる電流を一定に制御するための定電流制御回路と、この定電流制御回路の信号を1次側へ伝達するためのフォトカプラとを設け、出力電流が一定値以上になったときに定電流制御回路が働くように構成する手法がある。
【0004】
しかしながら、このように出力電流検出抵抗や、定電流制御回路、フォトカプラを備えることで定電流垂下特性を実現する従来の手法は、高精度な定電流垂下特性を実現できるものの、定電流制御回路やフォトカプラは高価であり、また部品点数も多くなることから、スイッチング電源装置の小型化や低コスト化の妨げとなっていた。また、出力電流検出抵抗や、定電流制御回路、フォトカプラによる電力ロスも発生することから、省エネ化、高効率化の妨げともなっていた。
【0005】
一方、過負荷時にスイッチング素子を流れる電流が1次側の過電流保護検出レベルに達した後、発振周波数を低下させることにより、定電流垂下特性を実現する手法が従来より提案されている(例えば、特許文献1参照)。
【0006】
しかしながら、この従来の手法は、出力電圧垂下時の出力電流に、過電流保護検出レベルのばらつき、発振周波数のばらつき、トランスのインダクタンスのばらつきが影響してくるため、トータルで非常に大きなばらつきが生じ、精度の良い定電流垂下特性を実現することは非常に困難であった。
【0007】
また、一方、スイッチング電源装置の2次側の出力電圧が単数あるいは複数の決められた出力電圧まで低下したときに1次側の過電流保護検出レベルを低下させることにより、短絡等の過負荷時に出力電流が過大とならないようにして垂下特性を改善する手法が従来より提案されている(例えば、特許文献2参照。)。
【0008】
しかし、この従来の垂下特性を改善する手法は、出力電圧の低下に合わせて1次側の過電流保護検出レベルを低下させることで、過負荷時にピーク出力電流を制限して、スイッチング電源装置を短絡等の重度の過負荷から安全に保護することを目的としており、出力電圧垂下時の出力電流を、定電流垂下特性を実現するほどには制御できないので、このように垂下特性を改善したスイッチング電源装置は、充電器としては使用できなかった。
【0009】
また、出力電圧垂下時に、1次側の過電流保護検出レベルでピーク出力電流に制限をかけて定電流垂下特性を実現する場合には、スイッチング素子に流れる電流のピーク値を、入力電圧、出力電圧によらず一定にする必要があるが、一般的に電子回路では、スイッチング素子を流れる電流のピーク値が過電流保護検出レベルに達したことを検出してからスイッチング素子をオフするため、スイッチング素子に電流が流れなくなるまでに一定の時間(以下、過電流保護遅れ時間Tdと称す。)が存在する。よって、実際には、スイッチング素子を流れる電流は過電流保護検出レベルよりも大きくなり、そのピーク値は入力電圧に依存する。
【0010】
図14に、スイッチング素子を流れる電流の過電流保護遅れ時間Tdによる入力電圧依存性を示す。図14において、横軸はスイッチング素子がオンしてからの時間を示し、縦軸はスイッチング素子に流れる電流値を示す。
【0011】
図14に示すように、スイッチング素子を流れる電流の時間変化の傾きは入力電圧が高くなるほど大きくなるため、スイッチング素子を流れる電流のピーク値Ipは、過電流保護遅れ時間Tdにより、入力電圧が高くなるほど大きくなる。そのため、図15に示すように、出力電圧垂下時の出力電流は、入力電圧により変化してしまい、出力電流が入力電圧に依存しない定電流垂下特性を実現することは困難であった。
【0012】
さらに、出力電圧垂下時に、1次側の過電流保護検出レベルでピーク出力電流に制限をかけて定電流垂下特性を実現する場合には、出力電圧垂下時の出力電流に、過電流保護検出レベルのばらつきだけでなく、発振周波数のばらつき、トランスのインダクタンスのばらつきも影響してくるため、トータルで非常に大きなばらつきが生じ、精度の良い定電流垂下特性を実現することは非常に困難であった。
【特許文献1】特開2002−300777号公報
【特許文献2】特開平6−149396号公報
【発明の開示】
【発明が解決しようとする課題】
【0013】
本発明は、上記問題点に鑑み、スイッチング素子のターンオフのタイミングから2次巻線に流れ始める2次電流のオンデューティを検出し、該2次電流オンデューティが一定値で維持されるようにスイッチング素子のスイッチング動作(オン・オフの繰り返し動作)を制御するとともに、入力電圧(第1の直流電圧)に応じて、スイッチング素子を流れる素子電流の最大値(ピーク値)を規定する過電流保護検出レベル(電流リミット)を調整することにより、定電流制御回路や、フォトカプラ、出力電流検出抵抗を不要にでき、低コストかつ最小の部品点数によって、十分な精度の定電流垂下特性を実現することができるスイッチング電源装置を提供することを目的とする。
【0014】
また、本発明は、上記のスイッチング電源装置を構成するスイッチング素子と制御回路もしくは制御回路のみを1つの半導体基板上に形成した半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0015】
本発明の請求項1記載のスイッチング電源装置は、1次巻線と2次巻線と補助巻線とを有するトランスと、前記1次巻線に入力される第1の直流電圧をスイッチング動作によってスイッチング制御するスイッチング素子と、前記スイッチング素子のスイッチング動作によって前記2次巻線に発生する2次側交流電圧を整流し且つ平滑化して、出力電圧として第2の直流電圧を生成する出力電圧生成部と、前記スイッチング素子のスイッチング動作によって前記補助巻線に発生する補助側交流電圧を整流し且つ平滑化して、前記出力電圧に比例する補助電源電圧を生成する補助電源部と、前記第1の直流電圧を検出する入力電圧検出回路と、前記スイッチング素子のスイッチング動作を制御する制御信号を生成する制御回路と、を備え、前記スイッチング素子のスイッチング動作を制御することにより、前記出力電圧生成部に接続される負荷へ一定の出力電流を供給するスイッチング電源装置であって、前記制御回路は、前記スイッチング素子を流れる素子電流を検出する素子電流検出機能と、前記入力電圧検出回路により検出された前記第1の直流電圧に応じて、前記素子電流の最大値を規定する電流リミットを調整する電流リミット調整機能と、前記素子電流検出機能により検出された前記素子電流が前記電流リミットに達すると前記スイッチング素子をターンオフさせる信号を出力する機能と、前記補助側交流電圧を基に前記2次巻線を流れる2次電流のオンデューティを検出して、該2次電流のオンデューティが一定値となるように前記スイッチング素子をターンオンさせる信号を出力する機能と、前記スイッチング素子をターンオンさせる信号とターンオフさせる信号とを基に前記制御信号を生成する機能と、を有することを特徴とする。
【0016】
また、本発明の請求項2記載のスイッチング電源装置は、請求項1記載のスイッチング電源装置であって、前記制御回路が有する前記電流リミット調整機能は、前記第1の直流電圧が高くなるのに伴って前記電流リミットを低下させる、ことを特徴とする。
【0017】
また、本発明の請求項3記載のスイッチング電源装置は、請求項2記載のスイッチング電源装置であって、前記制御回路が有する前記電流リミット調整機能は、前記第1の直流電圧が高くなるのに伴って一次関数的に前記電流リミットを低下させる、ことを特徴とする。
【0018】
また、本発明の請求項4記載のスイッチング電源装置は、請求項1ないし3のいずれかに記載のスイッチング電源装置であって、前記制御回路は、前記補助電源電圧が設定値以下になると前記電流リミットを所定値まで低下させる機能をさらに有する、ことを特徴とする。
【0019】
また、本発明の請求項5記載のスイッチング電源装置は、請求項1ないし4のいずれかに記載のスイッチング電源装置であって、前記制御回路は、同一半導体基板上に形成されていることを特徴とする。
【0020】
また、本発明の請求項6記載のスイッチング電源装置は、請求項1ないし4のいずれかに記載のスイッチング電源装置であって、前記スイッチング素子と前記制御回路は、同一半導体基板上に形成されていることを特徴とする。
【0021】
また、本発明の請求項7記載の半導体装置は、請求項1ないし4のいずれかに記載の前記制御回路が同一半導体基板上に形成されたことを特徴とする。
【0022】
また、本発明の請求項8記載の半導体装置は、請求項1ないし4のいずれかに記載の前記スイッチング素子と前記制御回路が同一半導体基板上に形成されたことを特徴とする。
【0023】
また、本発明の請求項9記載のスイッチング電源装置は、1次巻線と2次巻線と補助巻線とを有するトランスと、前記1次巻線に入力される第1の直流電圧をスイッチング動作によってスイッチング制御するスイッチング素子と、前記スイッチング素子のスイッチング動作によって前記2次巻線に発生する2次側交流電圧を整流し且つ平滑化して、出力電圧として第2の直流電圧を生成する出力電圧生成部と、前記スイッチング素子のスイッチング動作によって前記補助巻線に発生する補助側交流電圧を整流し且つ平滑化して、前記出力電圧に比例する補助電源電圧を生成する補助電源部と、前記第1の直流電圧を検出する入力電圧検出回路と、前記スイッチング素子のスイッチング動作を制御する制御信号を生成する制御回路と、を備えたスイッチング電源装置であって、前記制御回路は、前記第1の直流電圧に基づく電流と前記補助電源電圧に基づく電流の一方を内部回路用電源へ供給して前記内部回路用電源の電圧を一定値にするレギュレータと、前記補助電源電圧と安定化用基準電圧との差から誤差電圧信号を生成する誤差増幅器と、前記スイッチング素子に流れる電流を検出してその電流値に応じた電圧信号である素子電流検出信号を出力する素子電流検出回路と、前記スイッチング素子のターンオンを決める一定周期の第1のクロック信号を出力する発振器と、前記素子電流検出信号の電圧が前記誤差電圧信号の電圧と過電流保護基準電圧のうちの低い方の電圧に達すると、前記スイッチング素子のターンオフを決める信号を出力する素子電流制御回路と、前記誤差電圧信号の電圧が前記過電流保護基準電圧を越えた差分に応じて前記第1のクロック信号の周期を短くする発振周波数調整回路と、前記補助側交流電圧を基に前記2次電流が流れ終わるタイミングを検出する2次電流オフ検出回路と、前記スイッチング素子のターンオフのタイミングから前記2次電流が流れ終わるタイミングまでの期間を検出して、前記2次電流のオンデューティが一定値になるように前記スイッチング素子のターンオンを決める第2のクロック信号を出力する2次デューティ制限回路と、前記第1のクロック信号と前記第2のクロック信号を入力とし、前記2次電流のオンデューティが一定値に達していない場合は前記第1のクロック信号を出力し、前記2次電流のオンデューティが一定値に達している場合は前記第2のクロック信号を出力するクロック信号選択回路と、前記クロック信号選択回路から前記第1もしくは第2のクロック信号が入力されるとセット状態となり、前記素子電流制御回路から前記スイッチング素子のターンオフを決める信号が入力されるとリセット状態となるフリップフロップ回路を含み、前記フリップフロップ回路の状態に応じた前記制御信号を生成するスイッチング制御回路と、前記入力電圧検出回路の出力信号を入力し、前記第1の直流電圧が高くなるのに伴って前記過電流保護基準電圧を低下させる最大電流ピーク値制御回路と、を具備することを特徴とする。
【0024】
また、本発明の請求項10記載のスイッチング電源装置は、請求項9記載のスイッチング電源装置であって、前記最大電流ピーク値制御回路は、前記補助電源電圧を入力し、前記補助電源電圧が設定値以下になると前記過電流保護基準電圧を所定値まで低下させる機能をさらに有する、ことを特徴とする。
【0025】
また、本発明の請求項11記載のスイッチング電源装置は、請求項9もしくは10のいずれかに記載のスイッチング電源装置であって、前記制御回路は同一半導体基板上に形成され、前記第1の直流電圧の入力端子と、接地端子と、前記スイッチング素子が有する第1の端子と第2の端子と制御端子に接続する3つの接続端子と、前記補助電源電圧の入力端子と、前記2次電流オフ検出回路の入力端子と、前記最大電流ピーク値制御回路の入力端子と、を有する半導体装置として構成されることを特徴とする。
【0026】
また、本発明の請求項12記載のスイッチング電源装置は、請求項9もしくは10のいずれかに記載のスイッチング電源装置であって、前記スイッチング素子と前記制御回路は、同一半導体基板上に形成され、前記第1の直流電圧と前記スイッチング素子間の2つの接続端子と、前記制御回路と前記補助電源電圧間の接続端子と、前記2次電流オフ検出回路の入力端子と、前記最大電流ピーク値制御回路の入力端子と、を有する半導体装置として構成されることを特徴とする。
【0027】
また、本発明の請求項13記載の半導体装置は、請求項9もしくは10のいずれかに記載の前記制御回路が同一半導体基板上に形成されたことを特徴とする。
【0028】
また、本発明の請求項14記載の半導体装置は、請求項9もしくは10のいずれかに記載の前記スイッチング素子と前記制御回路が同一半導体基板上に形成されたことを特徴とする。
【発明の効果】
【0029】
本発明によれば、2次側の定電流制御回路や、出力電流検出抵抗、フォトカプラを不要にでき、低コスト、最小部品点数、かつ、最小電力ロスで十分な精度の定電流垂下特性を実現できる。したがって、少ない部品点数で十分な精度の充電器用スイッチング電源を構成でき、充電器用スイッチング電源の低コスト化、小型化、省エネ化を実現できる。
【0030】
また、1次巻線に入力される電圧に応じて、スイッチング素子を流れる素子電流の最大値を規定する電流リミット(過電流保護基準電圧)を調整するので、1次巻線に入力される電圧によって、スイッチング素子を流れる素子電流の最大値が変化するのを防ぐことができる。したがって、定電流領域において、スイッチング素子を流れる電流のピーク値を一定にし、かつ2次電流のオンデューティを一定に制御することにより、出力電流が一定となり、出力電流が入力電圧に依存しない良好な定電流垂下特性を実現できる。さらに、発振周波数やトランスのインダクタンスのばらつきが出力電流の定電流値に影響しないため、トータルのばらつきも非常に小さくなり、高精度の定電流垂下特性を実現できる。
【0031】
また、出力電圧が設定値よりも低下した時に、2次電流のオンデューティを一定に制御したまま、電流リミット(過電流保護基準電圧)を低下させることにより、スイッチング素子を流れる電流のピーク値を低下させることができる。よって、過負荷時に、出力電流が小さくなるフの字保護機能を実現でき、安全性の高い電源装置を構成できる。
【0032】
また、スイッチング素子と制御回路もしくは制御回路のみを同一半導体内に設けて容易に単一化することができる。したがって、主要な回路部品を単一半導体内に設けることで、回路を構成するための部品点数を削減することができ、容易に小型化および軽量化さらにコスト低減を実現することができる。
【発明を実施するための最良の形態】
【0033】
以下、本発明の実施の形態におけるスイッチング電源装置について、図面を参照しながら具体的に説明する。図1は本実施の形態におけるスイッチング電源装置の一構成例を示すブロック図である。
【0034】
図1において、スイッチング素子1はパワーMOSFETであり、入力端子(第1の端子)であるDRAIN端子と出力端子(第2の端子)であるSOURCE端子と制御端子であるGATE端子の3端子を含み、制御端子において受信した制御信号に応答して入力端子と出力端子を電気的に結合あるいは分離するように発振する。そして、この発振動作によりトランス110の1次巻線110Aに流れる電流のオン・オフ制御(スイッチング制御)を行う。
【0035】
また、スイッチング電源装置制御用の半導体装置100は、スイッチング素子1と制御回路から構成されており、制御回路は、制御信号を生成してスイッチング素子1のスイッチング動作(発振動作)を制御する。
【0036】
また、半導体装置100は、外部入力端子として、スイッチング素子1の入力端子(DRAIN端子)、補助電源電圧入力端子(VCC端子)、2次電流オフタイミング検出端子(TR端子)、過電流保護検出レベル調整端子(CL端子)、スイッチング素子1の出力端子でもある制御回路のGND端子(SOURCE端子)の5端子を備えている。
【0037】
トランス110は、入力電圧(第1の直流電圧)VINを入力する1次巻線(第1の巻線)110Aと、出力電圧VOを出力するための2次巻線(第2の巻線)110Bと、2次巻線110Bに発生する電圧を検出するための補助巻線(第3の巻線)110Cとを有している。1次巻線110Aと2次巻線110Bの極性は逆になっており、当該スイッチング電源装置はフライバック型となっている。
【0038】
抵抗器111、112は入力電圧検出用の抵抗器であり、入力電圧VINを分圧して半導体装置100のCL端子に入力する。なお、本実施の形態では、入力電圧検出回路を2個の抵抗器により実現するが、入力電圧を検出できる回路であれば、他の回路構成であっても構わない。
【0039】
補助巻線110Cには、ダイオード120とコンデンサ121とで構成される整流平滑化回路が接続されており、この整流平滑化回路が半導体装置100の補助電源部として活用される。つまり、補助巻線110Cは2次巻線110Bと同じ極性になっており、補助電源部は、スイッチング素子1のスイッチング動作によって補助巻線110Cに発生する交流電圧(補助側交流電圧)を整流し且つ平滑化して、出力電圧VOに比例する補助電源電圧VCCを生成し、VCC端子へ印加する。
【0040】
また、補助巻線110Cにはダイオード122を介して抵抗器123、124が接続されており、この抵抗器123、124の接続点がTR端子に接続される。補助巻線110Cに発生する交流電圧は、ダイオード122により整流され、抵抗器123、124により分圧されてTR端子に印加される。このTR端子に印加される電圧(以下、TR端子電圧VTRと称す。)は、スイッチング素子1のスイッチング動作によって2次巻線110Bに流れる2次電流が流れ終わったタイミング(以下、オフタイミングと称す。)を検出するために用いられる。
【0041】
2次巻線110Bには、ダイオード130とコンデンサ131とで構成される整流平滑化回路が接続されており、この整流平滑化回路が当該スイッチング電源装置の出力電圧生成部として活用される。つまり、出力電圧生成部は、スイッチング素子1のスイッチング動作によって2次巻線110Bに発生する交流電圧(2次側交流電圧)を整流し且つ平滑化して、出力電圧VO(第2の直流電圧)を生成し、負荷132へ印加する。
【0042】
図2は本実施の形態におけるスイッチング電源装置を構成するスイッチング電源装置制御用の半導体装置100の一構成例を示すブロック図である。半導体装置100はスイッチング素子1と制御回路を含み、制御回路は、スイッチング素子1の発振を制御することにより、定電圧領域での負荷132への出力電圧VOをほほ一定にし、かつ、定電流領域での負荷132への出力電流VOをほぼ一定にする。
【0043】
図2において、レギュレータ2は、DRAIN端子もしくはVCC端子のいずれか一方の端子から、入力電圧VINに基づく電流もしくは補助電源電圧VCCに基づく電流の一方を半導体装置100の内部回路用電源VDDへ供給し、内部回路用電源VDDの電圧を一定値に安定化する。
【0044】
すなわち、レギュレータ2は、スイッチング素子1のスイッチング動作開始前には、DRAIN端子から内部回路用電源VDDへ電流を供給するとともにVCC端子を介して補助電源部のコンデンサ121へも電流を供給して、補助電源電圧VCCおよび内部回路用電源VDDの電圧を上昇させる。そして、内部回路用電源VDDの電圧が一定値に達した時に、NAND回路20への出力信号を信号レベルがローレベルの信号(以下、信号レベルがローレベルの信号をローレベル信号と称す。)から信号レベルがハイレベルの信号(以下、信号レベルがハイレベルの信号をハイレベル信号と称す。)へ切り替え、スイッチング素子1のスイッチング動作を開始させる。
【0045】
スイッチング素子1のスイッチング動作開始後は、DRAIN端子からVCC端子への電流供給が停止し、補助電源電圧VCCの値によって内部回路用電源VDDへの電流供給端子が決まる。つまり、補助電源電圧VCCが一定値以上になると、レギュレータ2はVCC端子から内部回路用電源VDDへ電流を供給して、半導体装置100の消費電力を削減する。一方、定電流領域で出力電圧VOが低下している時など、補助電源電圧VCCが一定値を下回ると、レギュレータ2はDRAIN端子から内部回路用電源VDDへ電流を供給する。このようにして、レギュレータ2は、内部回路用電源VDDを一定値に安定化する。
【0046】
誤差増幅器3は、安定化用基準電圧と補助電源電圧VCCを比較して、その差から誤差電圧信号VEAOを生成する。スイッチング素子1を流れる素子電流(ドレイン電流ID)を検出する素子電流検出機能を有するドレイン電流検出回路(素子電流検出回路)4は、ドレイン電流IDを検出してその電流値に応じた電圧信号である素子電流検出信号VCRをドレイン電流制御回路(素子電流制御回路)5へ出力する。
【0047】
ドレイン電流制御回路5には、過電流保護基準電圧VLIMITと誤差増幅器3から出力される誤差電圧信号VEAOが基準電圧として入力される。ドレイン電流制御回路5は、素子電流検出信号VCRの電圧が過電流保護基準電圧VLIMITと誤差電圧信号VEAOの電圧のうちの低い方の電圧に達すると、AND回路18に、スイッチング素子1のターンオフを決める信号(ここではハイレベル信号)を出力する。ここでは、ドレイン電流制御回路5により、スイッチング素子1を流れる電流が過電流保護検出レベルILIMIT(電流リミット)に達するとスイッチング素子1をターンオフさせる信号を出力する機能を実現する。
【0048】
発振器6は、スイッチング素子1のターンオンを決める一定周期のクロック信号set_1(第1のクロック信号)をクロック信号選択回路13へ出力する。このクロック信号set_1が軽負荷時、定電圧領域におけるスイッチング素子1の発振周波数を決める。
【0049】
発振周波数調整回路7は、誤差増幅器3から出力される誤差電圧信号VEAOの電圧が過電流保護基準電圧VLIMITを越えた差分に応じてクロック信号set_1の周波数を高くする(周期を短くする)。つまり、発振周波数調整回路7は、誤差増幅器3から出力される誤差電圧信号VEAOの電圧が過電流保護基準電圧VLIMITより高い場合にのみその電圧差に応じた電流値となる信号を発振器6へ出力して、その電圧差が大きくなるのに応じて発振器6より出力されるクロック信号set_1の周波数が高くなるようにする。これにより、負荷132が重くなっても出力電圧VOを一定値に安定化できる。
【0050】
軽負荷間欠発振制御回路8は、コンパレータ9、基準電圧源10、およびAND回路14により構成され、誤差増幅器3から出力される誤差電圧信号VEAOの電圧に応じて、スイッチング素子1のターンオンを決める一定周期のクロック信号のフリップフロップ回路15のセット端子への入力を停止、再開させることで、スイッチング素子1のスイッチング動作を停止、再開させ、スイッチング素子1を間欠発振動作させる。
【0051】
コンパレータ(軽負荷検出用コンパレータ)9は、誤差増幅器3から出力される誤差電圧信号VEAOの電圧と基準電圧源10から出力される出力電圧VRを比較し、出力信号(Enable信号)を基準電圧源10およびAND回路14に出力する。
【0052】
基準電圧源(軽負荷用基準電圧源)10には、基準電圧VR1(第1の基準電圧)と、この基準電圧VR1よりも高電位の基準電圧VR2(第2の基準電圧)が設定されており、コンパレータ9の出力信号に応じて一方の電圧をコンパレータ9の反転入力端子へ与える。つまり、基準電圧源10は、誤差電圧信号VEAOの電圧が基準電圧VR1より低くなり、コンパレータ9の出力信号がハイレベル信号からローレベル信号に反転した時に、基準電圧VR1から基準電圧VR2へ切り替え、誤差電圧信号VEAOの電圧が基準電圧VR2より高くなり、コンパレータ9の出力信号がローレベル信号からハイレベル信号に反転した時に、基準電圧VR2から基準電圧VR1へ切り替える。
【0053】
上記のように構成された軽負荷間欠発振制御回路8は、誤差増幅器3から出力される誤差電圧信号VEAOの電圧と基準電圧源10から出力される基準電圧VR1を比較し、誤差電圧信号VEAOの電圧が基準電圧VR1より低くなると、AND回路14にローレベル信号を出力して、スイッチング素子1のターンオンを決める一定周期のクロック信号のフリップフロップ回路15のセット端子への入力を停止させることで、スイッチング素子1のスイッチング動作を停止させる。
【0054】
また、軽負荷間欠発振制御回路8は、誤差増幅器3から出力される誤差電圧信号VEAOの電圧と基準電圧源10から出力される基準電圧VR2を比較し、誤差電圧信号VEAOの電圧が基準電圧VR2より高くなると、AND回路14にハイレベル信号を出力して、スイッチング素子1のターンオンを決める一定周期のクロック信号のフリップフロップ回路15のセット端子への入力を再開させることで、スイッチング素子1のスイッチング動作を再開させる。
【0055】
2次電流オフ検出回路11はTR端子に接続され、TR端子電圧VTR、すなわち補助側交流電圧に基づいて、2次電流のオフタイミングを検出し、出力信号D2_onを発振器6と2次デューティ制限回路12へ出力する。出力信号D2_onは、スイッチング素子1がターンオフした後、2次電流オフタイミングを検出するまでの間、すなわち、2次電流が流れている期間においてハイレベル信号となる。
【0056】
フライバック型のスイッチング電源装置では、スイッチング素子1のオン期間にトランス110の1次巻線110Aに電流が流れてトランス110にエネルギが蓄えられ、スイッチング素子1のオフ期間にトランス110に蓄えられたエネルギが放出されてトランス110の2次巻線110Bに電流が流れる。その後、2次巻線110Bに流れる電流がゼロになると、トランス110のインダクタンスとスイッチング素子1の寄生容量による共振現象が起こる。この共振現象がトランス110の各巻線に現れるので、当該スイッチング電源装置では、スイッチング素子1がターンオフした後の補助巻線110Cの電圧波形に現れる立ち下がりを検出することで、2次電流のオフタイミングを検出する。
【0057】
2次デューティ制限回路12は、2次電流オフ検出回路11の出力信号D2_onを入力とし、スイッチング素子1のターンオフのタイミングから2次電流が流れ終わるタイミングまでの期間(2次電流が流れる期間)を検出して、2次電流のオンデューティが一定値になるタイミングでスイッチング素子1をターンオンするための、クロック信号set_2(第2のクロック信号)をクロック信号選択回路13へ出力する。
【0058】
つまり、負荷132に流れる電流が大きくなり(負荷が重くなり)2次電流のオン期間(2次電流が流れる期間)が長くなるにつれて、クロック信号set_2の周波数は低くなる。このクロック信号set_2が定電流領域、フの字保護領域におけるスイッチング素子1の発振周波数を決める。なお、一定値としては、例えば、2次電流オンデューティが50%程度(より好ましくは50%。)で維持されるようにする。
【0059】
クロック信号選択回路13は、発振器6からの出力信号set_1と2次デューティ制限回路12からの出力信号set_2を入力とし、いずれか一方の周波数の低いほうのクロック信号をAND回路14へ出力する。
【0060】
つまり、クロック信号選択回路13は、負荷が軽く第1のクロック信号set_1の周波数が第2のクロック信号set_2の周波数より低いときには、第1のクロック信号set_1を出力し、負荷が重くなり第1のクロック信号set_1の周波数が第2のクロック信号set_2の周波数以上になると、第2のクロック信号set_2をAND回路14へ出力する。よって、2次電流オンデューティが一定値に達していない場合は第1のクロック信号set_1が出力され、2次電流オンデューティが一定値に達している場合は第2のクロック信号set_2が出力される。
【0061】
AND回路14は、クロック信号選択回路13からの出力信号と軽負荷間欠発振制御回路8内のコンパレータ9の出力信号を入力とし、その出力信号(セット信号set)は、フリップフロップ回路15のセット端子に入力される。
【0062】
ここでは、クロック信号選択回路13とAND回路14により、最終的なスイッチング素子のターンオンを決定するクロック信号を出力するための、クロック信号制御回路が構成される。つまり、クロック信号制御回路は、2次電流オンデューティが一定値よりも小さいときには、発振器6からのクロック信号set_1を出力し、2次電流オンデューティが一定値に達しているときには、2次デューティ制限回路12からのクロック信号set_2を出力して2次電流オンデューティをその一定値で維持する。また、クロック信号制御回路は、軽負荷時には、軽負荷間欠発振制御回路8内のコンパレータ9の出力信号に応じて、スイッチング素子1のスイッチング動作を停止、再開させ、スイッチング素子1を間欠発振動作させる。
【0063】
フリップフロップ回路15は、そのセット端子にAND回路14を介してクロック信号set_1もしくはクロック信号set_2が入力されるとセット状態になり、そのリセット端子にAND回路18を介してドレイン電流制御回路5からのスイッチング素子1のターンオフを決める信号が入力されるとリセット状態になり、それぞれの状態に応じた出力信号をNAND回路20へ出力する。
【0064】
ここでは、フリップフロップ回路15、NAND回路20、ゲートドライバ21によってスイッチング制御回路が構成され、このスイッチング制御回路により、スイッチング素子1をターンオンさせる信号とターンオフさせる信号とを基に制御信号を生成する機能を実現する。具体的には、スイッチング制御回路は、フリップフロップ回路15のセット/リセット状態に応じてスイッチング素子1のスイッチング動作(オン・オフ動作の繰り返し)を制御する制御信号を生成する。
【0065】
最大電流ピーク値制御回路16は、CL端子に入力される電圧VCL(CL端子電圧VCL)に応じて、すなわち入力電圧VINに応じて過電流保護基準電圧VLIMITを調整する。具体的には、CL端子電圧VCLが設定値以上の場合に、CL端子電圧VCLが高くなるほど過電流保護基準電圧VLIMITを低くする。過電流保護基準電圧VLIMITは、スイッチング素子1を流れるドレイン電流IDのピーク値(最大値)を規定する過電流保護検出レベルILIMIT(電流リミット)を決定するので、CL端子電圧VCLが高くなるほど過電流保護検出レベルILIMITは低くなる。なお、本実施の形態では、入力電圧VINに応じてCL端子電圧VCLを変化させ、そのCL端子電圧VCLにより過電流保護基準電圧VLIMITおよび過電流保護検出レベルILIMITを制御することで、過電流保護検出レベルILIMITの入力電圧補正を実現しているが、入力電圧VINに応じて過電流保護検出レベルILIMITを変化させることができれば、例えば、CL端子に注入される電流ICLの変化により過電流保護検出レベルILIMITを変化させる構成など、その他の構成であっても構わない。
【0066】
さらに、最大電流ピーク値制御回路16は、補助電源電圧VCCが設定値よりも低くなると、過電流保護基準電圧VLIMITを所定値まで低くする。これにより、負荷短絡時などの過負荷時に補助電源電圧VCCおよび出力電圧VOが低下すると、スイッチング素子1に流れるドレイン電流IDのピーク値が所定値まで低下し、また、2次電流オンデューティを一定値にする制御は保たれるので、出力電流IOを小さく抑えることができ、安全性の高いフの字保護を実現できるようになる。
【0067】
オン時ブランキングパルス発生回路17は、スイッチング素子1をターンオンするターンオンパルス信号がゲートドライバ21から出力されてから設定時間の間、AND回路18へローレベル信号を出力する。これにより、ターンオン時のスパイク電流による誤検出動作を防止する。
【0068】
AND回路18は、ドレイン電流制御回路5からの出力信号とオン時ブランキングパルス発生回路17からの出力信号を入力とし、フリップフロップ回路15のリセット端子へ出力信号を出力する。
【0069】
過熱保護回路19は、半導体装置100の温度が設定温度以上に達した時にNAND回路20へローレベル信号を出力して、スイッチング素子1のスイッチング動作を停止させる。
【0070】
NAND回路20には、レギュレータ2からの出力信号と、フリップフロップ回路15からの出力信号と、過熱保護回路19からの出力信号が入力され、ゲートドライバ21へ出力信号を出力する。
【0071】
ゲートドライバ21は、NAND回路20からの出力信号を入力とし、スイッチング素子1のスイッチング動作(発振動作)を制御する制御信号(ターンオンパルス信号)をスイッチング素子1の制御端子(GATE端子)へ出力する。
【0072】
スイッチング素子1は、ゲートドライバ21からのターンオンパルス信号に応じてオン・オフ動作を繰り返すことで(スイッチング動作)、トランス110の1次巻線110Aへ入力される入力電圧VINをスイッチング制御して、2次巻線110Bに2次側交流電圧を発生させるとともに補助巻線110Cに補助側交流電圧を発生させる。
【0073】
このように、制御回路は、スイッチング素子1に流れるドレイン電流IDのピーク値Ipを過電流保護基準電圧VLIMITで決まる過電流保護検出レベルILIMITで一定値にし、スイッチング素子1がターンオフしてからトランス110の2次巻線110Bに流れ始める2次電流のオンデューティが一定値に達すると、その一定値で2次電流オンデューティが維持されるようにスイッチング素子1のスイッチング動作を制御するので、2次側の定電流制御回路や、出力電流検出抵抗、フォトカプラを不要にでき、低コスト、最小部品点数、かつ、最小電力ロスで十分な精度の定電流垂下特性を実現できる。したがって、少ない部品点数で十分な精度の充電器用スイッチング電源を構成でき、充電器用スイッチング電源の低コスト化、小型化、省エネ化を実現できる。
【0074】
さらに、制御回路は、入力電圧VINに応じて過電流保護基準電圧VLIMITおよび過電流保護検出レベルILIMITを調整することができ、過電流保護遅れ時間Tdによるドレイン電流IDのピーク値Ipの変化を小さくすることができる。これにより、出力電圧垂下時(定電流領域)の出力電流の入力電圧依存性を小さくすることが可能となる。
【0075】
また、スイッチング素子1とその制御回路を、同一半導体基板上に形成し、入力電圧VINとスイッチング素子1間の2つの接続端子(DRAIN端子とGND端子)と、制御回路と補助電源電圧VCC間の接続端子(VCC端子)と、2次電流オフ検出回路11の入力端子(TR端子)と、過電流保護検出レベル調整端子(CL端子)とを有する半導体装置100として構成することで、回路を構成するための部品点数を削減することができ、容易に小型化および軽量化さらにコスト低減を実現することができる。なお、本実施の形態では、スイッチング素子1とその制御回路を同一半導体基板上に形成した半導体装置を例に説明するが、制御回路のみを同一半導体基板上に形成し、スイッチング素子1を外付けとする半導体装置であっても同様の効果を得る。
【0076】
また、半導体装置100が最大電流ピーク値制御回路16とCL端子を有するので、入力電圧VINに応じた過電流保護基準電圧VLIMITおよび過電流保護検出レベルILIMITの調整は、2個の抵抗器111、112をCL端子に接続するだけで可能となる。
【0077】
図3は本実施の形態におけるスイッチング電源装置のスイッチング電源装置制御用の半導体装置100の一部を構成する2次電流オフ検出回路11と2次デューティ制限回路12の一構成例を示すブロック図である。ここでは、この2次電流オフ検出回路11と2次デューティ制限回路12により、補助電源電圧VCCを基に2次電流オンデューティを検出して、該2次電流オンデューティが一定値となるようにスイッチング素子1をターンオフさせる信号を出力する機能を実現する。
【0078】
2次電流オフ検出回路11は、コンパレータ22、ワンパルス信号発生回路23、24およびフリップフロップ回路25より構成されており、図3に示すように各素子が接続されている。
【0079】
ワンパルス信号発生回路24はゲートドライバ21の出力信号を入力とし、ゲートドライバ21の出力信号であるターンオンパルス信号の立ち下がり、すなわちスイッチング素子1のターンオフのタイミングにおいてワンパルス信号を発生し、フリップフロップ回路25のセット端子へ入力する。
【0080】
コンパレータ22はTR端子電圧VTRと基準電圧を比較して、TR端子電圧VTRの立ち下がり、すなわちスイッチング素子1がターンオフした後の補助巻線110Cの電圧波形に現れる立ち下がりを検出し、出力信号をワンパルス信号発生回路23へ出力する。このように、2次電流オフ検出回路11は補助巻線110Cの電圧を基に2次電流のオフタイミングを検出する。
【0081】
ワンパルス信号発生回路23は、TR端子電圧VTRが基準電圧よりも低くなったタイミング、すなわち2次電流のオフタイミングにおいてワンパルス信号を発生し、フリップフロップ回路25のリセット端子へ入力する。これにより、スイッチング素子1がターンオフした後のTR端子電圧VTRの最初の立ち下がりのタイミング(2次電流オフタイミング)において、フリップフロップ回路25の出力信号と反転出力信号が反転する。
【0082】
このように、ワンパルス信号発生回路23、24により、スイッチング素子1がターンオフしてから2次電流が流れ終わるまでの間、すなわち2次電流が流れている期間(2次電流のオン期間)において、フリップフロップ回路25の出力信号D2_onはハイレベル信号となり、反転出力信号はローレベル信号となる。そして、2次電流のオフタイミングにおいて出力信号と反転出力信号が反転し、スイッチング素子1に次のターンオンパルス信号が入力されスイッチング素子1がターンオフするまでの間、すなわち2次電流が流れていない期間において、フリップフロップ回路25の出力信号はローレベル信号となり、反転出力信号はハイレベル信号となる。
【0083】
2次デューティ制限回路12は、インバータ回路26、AND回路27、36、定電流源28、スイッチ29、30、31、NchMOSFET32、33、コンデンサ34、コンパレータ35、ワンパルス信号発生回路37より構成されており、図3に示すように各素子が接続されている。
【0084】
スイッチ29、30は、2次電流オフ検出回路11内のフリップフロップ回路25の出力信号と反転出力信号によりオンオフする。そして、このスイッチ29、30の動作によりコンデンサ34の充放電が行われる。
【0085】
つまり、スイッチング素子1がターンオフしてから2次電流が流れ終わるまでの間、すなわち2次電流が流れている期間は、フリップフロップ回路25の出力信号D2_onがハイレベル信号となり、反転出力信号がローレベル信号となるため、スイッチ29がオンとなり、スイッチ30がオフとなる。これにより、定電流源28の定電流I2によりコンデンサ34が充電され、コンデンサ34の電圧VC2が上昇する。また、2次電流が流れ終わってから次のターンオンパルス信号が入力されてスイッチング素子1がターンオフするまでの間、すなわち2次電流が流れていない期間は、スイッチ29がオフとなり、スイッチ30がオンとなるため、コンデンサ34は放電される。この時の放電電流は、定電流源28の定電流I2とNchMOSFET32、33からなるカレントミラー回路により決定される。
【0086】
ここで、スイッチ30がオンの間であって、スイッチング素子1がオフの条件において、インバータ回路26とAND回路27により、スイッチ31はオンとなる。このように、スイッチ29がオフ、スイッチ30がオン、スイッチ31がオンの間、すなわち2次電流が流れていない期間であって且つスイッチング素子1がオフの間、コンデンサ34の電圧VC2は基準電圧VAで保持されるため、コンデンサ34の放電期間においてその電圧VC2が一定値(基準電圧VA)に保持される期間ができる。これにより、スイッチング素子1のターンオン時のコンデンサ34の放電開始電圧を固定できる。
【0087】
コンパレータ35は、コンデンサ34の電圧VC2と基準電圧VAを比較し、AND回路36へ信号(比較結果)を出力する。コンデンサ34の電圧VC2が基準電圧VA以下になると、コンパレータ35の出力はハイレベル信号となり、コンデンサ34の電圧VC2が基準電圧VA以上になると、コンパレータ35の出力はローレベル信号となる。
【0088】
AND回路36は、2次電流オフ検出回路11内のフリップフロップ回路25の反転出力信号とコンパレータ35の出力信号を入力とし、ワンパルス信号発生回路37へ出力信号を出力する。ワンパルス信号発生回路37は、AND回路36の出力信号がローレベル信号からハイレベル信号へ反転したタイミングにおいて、すなわち2次電流が流れていない期間にコンデンサ34の電圧VC2が基準電圧VAに達すると、ワンパルス信号(set_2)をクロック信号選択回路13に出力する。
【0089】
以上の構成により、スイッチング素子1のターンオン時に基準電圧VAで固定されていたコンデンサ34の電圧VC2は、スイッチング素子1のターンオンと同時に放電を開始する。そして、スイッチング素子1のターンオフのタイミングで放電から充電に切り替わり、2次電流が流れている期間に充電され、2次電流のオフタイミングを検出すると再び充電から放電に切り替わる。そして、再び基準電圧VAまで低下したときに、ワンパルス信号(set_2)が出力されるため、クロック信号set_2は、2次電流の大きさや傾きに関係なく、2次電流オンデューティが一定になるタイミングでスイッチング素子1をターンオンするように出力される。このように、2次デューティ制限回路12は、2次電流オンデューティを一定値にする一定周期のクロック信号set_2をクロック信号選択回路13へ出力する。
【0090】
また、補助巻線110Cの電圧変化を基に2次電流のオフタイミングを検出して、2次電流オンデューティを検出するので、少ない電力ロスと追加部品で、しかもトランス110の1次側と2次側の絶縁を維持したまま、2次電流オンデューティを一定にする制御を実現できる。
【0091】
図4は本実施の形態におけるスイッチング電源装置のスイッチング電源装置制御用の半導体装置100の一部を構成するクロック信号選択回路13の一構成例を示すブロック図である。
【0092】
クロック信号選択回路13は、ワンパルス信号発生回路38、39、44、OR回路40、フリップフロップ回路41、42、AND回路43より構成されており、図4に示すように各素子が接続されている。
【0093】
ワンパルス信号発生回路38はゲートドライバ21の出力信号を入力とし、ゲートドライバ21の出力信号であるターンオンパルス信号の立ち下がり、すなわちスイッチング素子1のターンオフのタイミングにおいてワンパルス信号を発生し、OR回路40へ入力する。また、ワンパルス信号発生回路39は軽負荷間欠発振制御回路8内のコンパレータ9の出力信号を入力とし、コンパレータ9の出力信号の立ち上がり、すなわち軽負荷間欠発振期間におけるスイッチング素子1のスイッチング動作再開のタイミングでワンパルス信号を発生し、OR回路40へ入力する。
【0094】
OR回路40は、フリップフロップ回路41、42のリセット端子に信号を入力する。すなわち、スイッチング素子1のターンオフのタイミング、もしくは、軽負荷間欠発振期間におけるスイッチング素子1のスイッチング動作再開のタイミングで、フリップフロップ回路41、42のリセット端子に信号を入力する。
【0095】
フリップフロップ回路41は、セット端子に発振器6の出力信号(クロック信号set_1)を入力し、リセット端子にOR回路40の出力信号を入力し、AND回路43に出力信号を出力する。
【0096】
フリップフロップ回路42は、セット端子に2次デューティ制限回路12の出力信号(クロック信号set_2)を入力し、リセット端子にOR回路40の出力信号を入力し、AND回路43に出力信号を出力する。
【0097】
AND回路43は、フリップフロップ回路41、42の出力信号を入力とし、ワンパルス信号発生回路44へ出力信号を出力する。ワンパルス信号発生回路44は、AND回路43の出力信号の信号レベルがローレベルからハイレベルへ反転するタイミング、すなわち、クロック信号set_1とクロック信号set_2の両方のクロック信号が入力されたタイミングにおいて、ワンパルス信号setをAND回路14へ出力する。
【0098】
以上のように、クロック信号選択回路13は、発振器6からの出力信号set_1と2次デューティ制限回路12からの出力信号set_2を入力とし、両方の出力信号が入力されたときにセット信号setをAND回路14へ出力する。つまり、いずれか一方の周波数の低いほうのクロック信号をAND回路14へ出力する。したがって、2次電流オンデューティが一定値よりも小さいときには、第1のクロック信号set_1をAND回路14へ出力し、2次電流オンデューティが一定値に達すると、第2のクロック信号set_2をAND回路14へ出力して、その一定値で2次電流オンデューティが維持されるようにする。
【0099】
図5は本実施の形態におけるスイッチング電源装置のスイッチング電源装置制御用の半導体装置100の一部を構成する発振器6と発振周波数調整回路7の一構成例を示すブロック図である。
【0100】
発振器6は、ヒステリシスコンパレータ45、基準電圧源46、コンデンサ47、ワンパルス信号発生回路48、インバータ回路49、AND回路50、定電流源51、スイッチ52、53、54、NchMOSFET55、56より構成されており、図5に示すように各素子が接続されている。
【0101】
ヒステリシスコンパレータ45は、コンデンサ47の電圧VC1と基準電圧源46の基準電圧を比較して、コンデンサ47の電圧VC1が基準電圧より所定値低くなるとローレベル信号を出力し、基準電圧より所定値高くなるとハイレベル信号を出力する。
【0102】
基準電圧源46には、ヒステリシスコンパレータ45の出力信号によって切り替わる2つの異なる基準電圧V1、V2が設定されており、基準電圧V2は基準電圧V1よりも高い電圧である。基準電圧源46の基準電圧は、ヒステリシスコンパレータ45の出力信号がハイレベル信号からローレベル信号に反転した時に、基準電圧V1から基準電圧V2に切り替わり、ローレベル信号からハイレベル信号に反転した時に、基準電圧V2から基準電圧V1に切り替わる。
【0103】
つまり、コンデンサ47の電圧VC1が基準電圧V1より所定値低くなると、ヒステリシスコンパレータ45の出力信号がハイレベル信号からローレベル信号へ反転し、スイッチ52がオン、スイッチ53がオフとなる。したがって、定電流源51の定電流I1がコンデンサ47を充電し、その電圧VC1は上昇する。そして、コンデンサ47の電圧VC1が基準電圧V2よりも所定値高くなると、ヒステリシスコンパレータ45の出力信号がローレベル信号からハイレベル信号となり、スイッチ52がオフ、スイッチ53がオンとなり、コンデンサ47は放電される。この時の放電電流は、定電流源51の定電流I1とNchMOSFET55、56からなるカレントミラー回路により決定される。
【0104】
このように、スイッチ52、53は、ヒステリシスコンパレータ45の出力信号によりオンオフしてコンデンサ47を充放電し、コンデンサ47の電圧VC1は、2つの基準電圧V1、V2間で発振する波形となる。
【0105】
ただし、2次電流オフ検出回路11内のフリップフロップ回路25の出力信号D2_onがハイレベル信号の場合(2次電流が流れている期間)においてスイッチ54がオンとなるため、コンデンサ47の電圧VC1は、放電期間において基準電圧VBまで下がるとその基準電圧VBで保持されるようになる。
【0106】
ワンパルス信号発生回路48は、ヒステリシスコンパレータ45の出力信号がハイレベル信号からローレベル信号に反転するタイミング、つまりコンデンサ47の放電期間から充電期間へ切り替わるタイミングにおいて、ワンパルス信号を出力する。これにより、一定周期のクロック信号set_1がクロック信号選択回路13に入力されることになる。
【0107】
前述したように、AND回路50とスイッチ54により、2次電流が流れている期間、コンデンサ47の電圧VC1は基準電圧VBより低くなることはない。したがって、2次電流が流れ終わらない限り、クロック信号set_1が出力されないことになる。すなわち、当該スイッチング電源装置は、必ず非連続モードで動作することになる。このように、発振器6は、スイッチング素子1の発振周波数を決める一定周期のクロック信号set_1をクロック信号選択回路13へ出力する。
【0108】
発振周波数調整回路7は、NPNトランジスタ57、58、抵抗器59、60、PchMOSFET61、62、63、64、67、68、NchMOSFET65、66より構成されており、図5に示すように各素子が接続されている。
【0109】
NPNトランジスタ57のベース端子には誤差電圧信号VEAOが入力され、抵抗器59と、PchMOSFET61、62からなるカレントミラー回路と、NchMOSFET65、66からなるカレントミラー回路により、誤差増幅器3から出力される誤差電圧信号VEAOの電圧に比例した電流がNchMOSFET66に流れる。
【0110】
一方、NPNトランジスタ58のベース端子には過電流保護基準電圧VLIMITが入力され、抵抗器60と、PchMOSFET63、64からなるカレントミラー回路により、過電流保護基準電圧VLIMITに比例した電流がPchMOSFET64に流れる。
【0111】
ここで、NchMOSFET66に流れる電流がPchMOSFET64に流れる電流よりも小さい場合は、PchMOSFET67、68からなるカレントミラー回路に電流が流れない。一方、NchMOSFET66に流れる電流がPchMOSFET64に流れる電流よりも大きい場合には、NchMOSFET66に流れる電流とPchMOSFET64に流れる電流の差分の電流が、PchMOSFET67、68からなるカレントミラー回路に流れる。そして、PchMOSFET68に流れる電流が、定電流源51の定電流I1に加算されることで、コンデンサ47の充放電周期が短くなる。
【0112】
したがって、誤差電圧信号VEAOの電圧が過電流保護基準電圧VLIMITよりも高くなると、発振器6から出力されるクロック信号set_1の周期が短くなり、その差が大きくなるほど周波数が高くなる。
【0113】
このように、発振周波数調整回路7は、誤差電圧信号VEAOの電圧が過電流保護基準電圧VLIMITより高い場合にのみその電圧差に応じた電流値となる信号を発振器6へ出力する。これにより、誤差電圧信号VEAOの電圧が過電流保護基準電圧VLIMITより高くなると、その差が大きくなるのに応じて発振器6から出力されるクロック信号set_1の周波数が高くなる(周期が短くなる)。
【0114】
このクロック信号set_1は、クロック信号選択回路13へ入力され、2次電流オンデューティが一定値以下のときに選択される。このように、当該スイッチング電源装置は、2次電流オンデューティが一定値以下において負荷が重くなり、出力電流IOが所定値以上になって誤差電圧信号VEAOの電圧が過電流保護基準電圧VLIMITより高くなると、スイッチング素子1の発振周波数を変化させることにより1次巻線110Aと2次巻線110Bへのエネルギ供給量を変化させて出力電圧VOを一定に保つ定電圧動作を行う。
【0115】
図6(a)は本実施の形態におけるスイッチング電源装置のスイッチング電源装置制御用の半導体装置100の一部を構成する最大電流ピーク値制御回路16の一構成例を示すブロック図である。ここでは、最大電流ピーク値制御回路16により、入力電圧VINに応じて、ドレイン電流IDのピーク値(最大値)を規定する過電流保護検出レベルILIMIT(電流リミット)を調整する電流リミット調整機能と、補助電源電圧VCCが設定値以下になると過電流保護検出レベルILIMITを所定値まで低下させる機能を実現する。
【0116】
最大電流ピーク値制御回路16は、クランプ回路69、PchMOSFET70、75、76、NPNトランジスタ71、73、定電流源72、79、81、抵抗器74、80、84、85、NchMOSFET77、78、82、コンパレータ83より構成されており、図6(a)に示すように各素子が接続されている。
【0117】
CL端子電圧VCLは、PchMOSFET70のゲート端子に入力される。PchMOSFET70の閾値をVtp、NPNトランジスタ71、73のベース・エミッタ間電圧をVBEとすると、PchMOSFET70とNPNトランジスタ71、73により、抵抗器74の両端には、電圧(VCL+Vtp−2VBE)が印加される。
【0118】
また、CL端子からPchMOSFET70のゲート端子までのラインには、クランプ回路69が接続され、CL端子電圧VCLが基準電圧VCLcより大きくならないようにする。
【0119】
抵抗器74を流れる電流I4は、PchMOSFET75、76からなるカレントミラー回路により定数倍され、PchMOSFET76のソース・ドレイン間を流れる電流I5となる。この電流I5は、さらにNchMOSFET77、78からなるカレントミラー回路により定数倍され、NchMOSFET78のソース・ドレイン間を流れる電流I6となる。NchMOSFET82がオフしている場合には、抵抗器80を流れる電流I8は、定電流源79が流す電流I7から電流I6を引いた値となる。
【0120】
ここで、電流I4、I5、I6、I8は次のように表される。ただし、R74は抵抗器74の抵抗値、a、bは任意の定数である。
I4=(VCL+Vtp−2VBE)/R74・・・(1)
I5=a×I4=a×(VCL+Vtp−2VBE)/R74・・・(2)
I6=b×I5=a×b×(VCL+Vtp−2VBE)/R74・・・(3)
I8=I7−I6=I7―a×b×(VCL+Vtp−2VBE)/R74・・・(4)
【0121】
過電流保護基準電圧VLIMITは、図6(a)に示すように、電流I8と抵抗器80抵抗値R80により決定され、
VLIMIT=I8×R80=I7×R80−a×b×(VCL+Vtp−2VBE)×R80/R74・・・(5)
と表される。
【0122】
ここで、
VCL<2VBE−Vtp
となった場合には、I4=0となるため、I5=0、I6=0となり、I8=I7となり、CL端子電圧VCLにかかわらず、VLIMIT=I7×R80となる。
【0123】
また、
VCL>VCLc
となる場合には、クランプ回路69により、VCL=VCLcとなる。
【0124】
図6(b)に、CL端子電圧VCLと過電流保護基準電圧VLIMITの関係の一例を示す。図6(b)に示すように、
2VBE−Vtp<VCL<VCLc
の範囲内では、CL端子電圧VCLが高いほど、過電流保護基準電圧VLIMITが低くなる。過電流保護基準電圧VLIMITは、スイッチング素子1を流れるドレイン電流Iのピーク値Ipを規定する過電流保護検出レベルILIMITを決定するので、過電流保護基準電圧VLIMITと過電流保護検出レベルILIMITの変換定数を任意の定数Aとすると、
ILIMIT=A×VILIMIT・・・(6)
とういう式が成り立ち、CL端子電圧VCLが設定値(2VBE−Vtp)より高い場合に、その電圧値が高いほど過電流保護検出レベルILIMITが低くなる。
【0125】
CL端子電圧VCLは、抵抗器111、112により入力電圧VINを定数倍した電圧あり、抵抗器111、112の抵抗値をR111、R112とすると、
VCL=R112×VIN/(R111+R112)・・・(7)
と表される。
【0126】
さらに、トランス110の1次巻線110AのインダクタンスをLpとすると、スイッチング素子1を流れるドレイン電流IDの傾きは、VIN/Lpとなるので、図14より、実際のドレイン電流IDのピーク値Ipは、
Ip=ILIMIT+Td×(VIN/Lp)・・・(8)
と表される。したがって、過電流保護検出レベルILIMITは、
ILIMIT=Ip−Td×(VIN/Lp)・・・(9)
と表される。
【0127】
ここで、入力電圧VINにかかわらず、ドレイン電流IDのピーク値Ipを一定にするためには、(9)式より、過電流保護検出レベルILIMITは入力電圧VINの増加に対してリニア(1次関数的)に低下する必要がある。(5)式、(6)式、(7)式より、図6(a)に示す最大電流ピーク値制御回路16で決められる過電流保護検出レベルILIMITは入力電圧VINの増加に対してリニアに低下する関数であり、その傾きは、調整可能な定数a、b、A、抵抗値R74、R80、R111、R112により決定されるため、これらの値の調整により、入力電圧VINに依存しないドレイン電流IDのピーク値Ipを実現することができる。
【0128】
また、制御回路100の内部で決定されるa、b、A、R74、R80に対して、抵抗器111、112で調整を行ってドレイン電流IDのピーク値Ipを一定にすることも可能であり、制御回路100を例えば半導体素子として形成した場合でも、外付けの抵抗器R111、R112のみの調整にて、幅広い仕様の電源に対して入力電圧VINに依存しないドレイン電流IDのピーク値Ipを実現することができる。
【0129】
このように、入力電圧VINに依存しないスイッチング素子1を流れるドレイン電流IDのピーク値Ipを実現することにより、出力電圧垂下時の出力電流の入力電圧依存性を低下させることができる。
【0130】
また、図6(a)に示すように、コンパレータ83には、基準電圧Vrefと、抵抗器84、85によって補助電源電圧VCCを抵抗分割した電圧が入力され、補助電源電圧VCCが一定電圧(設定値)以下、つまり、抵抗器84、85の抵抗値をR84、R85とすると、
VCC<Vref×(R84+R85)/R85
となった時に、コンパレータ83はハイレベル信号を出力して、NchMOSFET82をオンする。これにより、抵抗80を流れる電流I8が減少するため、出力電圧垂下時に補助電源電圧VCCが設定値よりも低くなると、過電流保護基準電圧VLIMITおよび過電流保護検出レベルILIMITが所定値まで低下する。
【0131】
このように、最大電流ピーク値制御回路16は、入力電圧VINが高くなるほど過電流保護検出レベルILIMITを低くすることにより、定電流領域でのスイッチング素子1を流れるドレイン電流IDのピーク値Ipを一定にし、定電流領域での出力電流の入力電圧依存性を小さくするとともに、出力電圧VOおよび補助電源電圧VCCが低下したときには、過電流保護基準電圧VLIMITおよび過電流保護検出レベルILIMITを低下させ、負荷短絡時に出力へのエネルギと出力電流を減少させる、いわゆるフの字保護を実現することができる。
【0132】
以上のように構成されたスイッチング電源装置の動作について、図面を用いて以下に説明する。
図1において、当該スイッチング電源装置の入力端子には、例えば商用の交流電源が整流され且つ平滑化された入力電圧VIN(第1の直流電圧)が入力される。入力電圧VINは、トランス110の1次巻線110Aを介して、半導体装置100のDRAIN端子に印加される。
【0133】
そして、レギュレータ2によって、DRAIN端子から内部回路用電源VDDへ入力電圧VINに基づく電流が供給されるとともに、VCC端子を介して補助電源部のコンデンサ121へも入力電圧VINに基づく電流が供給され、補助電源電圧VCCおよび内部回路用電源VDDの電圧が上昇する。そして、内部回路用電源VDDの電圧が一定値に達すると、スイッチング素子1のスイッチング動作が開始される。
【0134】
スイッチング素子1のスイッチング動作が開始されると、トランス110の各巻線にエネルギが供給されるようになり、2次巻線110B、補助巻線110Cに交流電圧が発生して、電流が流れる。
【0135】
2次巻線110Bに流れる電流(2次電流)は、ダイオード130とコンデンサ131により整流され且つ平滑化されて、直流電力(出力電圧VOと出力電流IO)となって負荷132に供給される。補助巻線110Cに流れる電流は、ダイオード120とコンデンサ121により整流され平滑化されて、半導体装置100の補助電源として活用される。補助巻線110Cの極性が2次巻線110Bと同一であるので、補助電源電圧VCCは出力電圧VOに比例した電圧となる。
【0136】
スイッチング素子1のスイッチング動作が開始されると、出力電圧VOおよび補助電源電圧VCCが上昇する。補助電源電圧VCCが上昇すると、誤差増幅器3の誤差電圧信号VEAOの電圧が低下する。誤差電圧信号VEAOの電圧が低下すると、ドレイン電流検出回路4およびドレイン電流制御回路5によりスイッチング素子1に流れる電流(ドレイン電流ID)が小さくなるように制御される。このような負帰還がかかることで、出力電圧VOは安定化される。つまり、補助電源電圧VCCは出力電圧VOの安定化にも利用される。
【0137】
また、補助巻線110Cに発生する交流電圧は、ダイオード122により整流され、抵抗123と抵抗124により分圧されてTR端子に入力される。2次巻線110Bに流れる電流(2次電流)がゼロになると、トランス110のインダクタンスとスイッチング素子1の寄生容量による共振現象が起こるので、2次電流オフ検出回路11は、スイッチング素子1がターンオフした後の補助巻線110Cの電圧波形に現れる立ち下がりを検出して、2次電流のオフタイミングを検出する。
【0138】
レギュレータ2は、スイッチング動作開始後、補助電源部への電流供給を停止し、補助電源電圧VCCが一定値以上になるとVCC端子から内部回路用電源VDDへ補助電源電圧VCCに基づく電流を供給する。これにより、通常動作時の半導体装置100による消費電力を低く抑えている。一方、レギュレータ2は、補助電源電圧VCCが一定値を下回るとDRAIN端子から内部回路用電源VDDへ入力電圧VINに基づく電流を供給する。
【0139】
スイッチング素子1のスイッチング動作は、フリップフロップ回路15からの出力信号がNAND回路20を介してゲートドライバ21に入力されることにより行われる。フリップフロップ回路15のセット端子には、発振器6からのクロック信号set_1もしくは2次デューティ制限回路12からのクロック信号set_2のいずれか一方の信号が、クロック信号選択回路13とAND回路14を介して入力される。これにより、スイッチング素子1には、一定周期のターンオンパルス信号が入力される。
【0140】
一方、フリップフロップ回路15のリセット端子には、オン時ブランキングパルス発生回路17とドレイン電流制御回路5の出力信号がAND回路18を介して入力される。ドレイン電流制御回路5の出力信号は、ドレイン電流検出回路4の素子電流検出信号VCRの電圧が、過電流保護基準電圧VLIMITと誤差電圧信号VEAOの電圧のうちの低い方の電圧に達すると出力される。したがって、ドレイン電流IDが、誤差電圧信号VEAOの電圧もしくは過電流保護基準電圧VLIMITで決まる電流値に達すると、スイッチング素子1はターンオフする。
【0141】
以上のように、当該スイッチング電源装置は、発振周波数固定のピーク電流制御方式が基本動作となっている。また、スイッチング素子1のスイッチング動作が開始され、出力電圧VOが安定化された後の動作は、図7に示すように、負荷132に流れる出力電流IOの状態によって異なる。以下、当該スイッチング電源装置の動作について、負荷132が軽負荷から重負荷に変化する順にしたがって、<(1)軽負荷時>、<(2)定電圧領域1>、<(3)定電圧領域2>、<(4)定電圧領域2と定電流領域の境界領域>、<(5)定電流領域>、<(6)フの字保護領域>のそれぞれの状態に分けて説明する。
【0142】
<(1)軽負荷時>
図8は、当該スイッチング電源装置の<軽負荷時>における各部の動作を表すタイミングチャートを示す図である。<軽負荷時>とは、誤差増幅器3から出力される誤差電圧信号VEAOの電圧が、基準電圧源10から出力された基準電圧VRよりも低くなっている状態のことである。
【0143】
なお、図8〜13において、VCCは補助電源電圧、VDはスイッチング素子1の入力端子であるDRAIN端子の電圧、IDはドレイン電流(すなわち素子電流検出信号VCRの電圧)、VLIMITは過電流保護基準電圧、ID2は2次側のダイオード130を流れる電流、VTRはTR端子電圧、VEAOは誤差電圧信号の電圧、VRは基準電圧源10の基準電圧、VC1は発振器6内のコンデンサ47の電圧、set_1は発振器6が出力するクロック信号、VC2は2次デューティ制限回路12内のコンデンサ34の電圧、set_2は2次デューティ制限回路12が出力するクロック信号、setはフリップフロップ回路15のセット端子へ入力されるセット信号(AND回路14の出力信号)、resetはフリップフロップ回路15のリセット端子へ入力されるリセット信号(AND回路18の出力信号)、VGはスイッチング素子の制御端子(ゲート端子)の電圧を表す。
【0144】
但し、図8〜13において、素子電流検出信号VCR(ドレイン電流ID)のピーク値は、実際には過電流保護遅れ時間Tdにより過電流保護基準電圧VLIMITもしくは誤差電圧信号VEAOよりも大きくなるが、ここでは省略している。
【0145】
負荷132に流れる出力電流IOが小さい場合、2次巻線110Bに流れる電流も小さくなり、2次電流が流れる期間が短くなるので、2次デューティ制限回路12の出力信号set_2が出力されるタイミングは、発振器6の出力信号set_1よりも速くなっている。よって、フリップフロップ回路15のセット端子には発振器6からのクロック信号set_1が入力される(セット信号set)。
【0146】
一方、負荷132に流れる出力電流IOが小さくなると、出力電圧VOおよび補助電源電圧VCCが若干上昇する。補助電源電圧VCCが上昇するに従って誤差増幅器3から出力される誤差電圧信号VEAOの電圧が小さくなり、ドレイン電流検出回路4とドレイン電流制御回路5によりドレイン電流IDが小さくなるように制御される。
【0147】
ここで、誤差電圧信号VEAOの電圧が基準電圧源10に設定された2つの基準電圧VR1、VR2のうちの低電位側の基準電圧VR1より低くなると、軽負荷間欠発振制御回路8内のコンパレータ9の出力信号はローレベル信号となってAND回路14に入力され、フリップフロップ回路15のセット端子へ入力されるセット信号setはローレベル信号となる。したがって、フリップフロップ回路15のセット端子にスイッチング素子1のターンオンを決めるクロック信号が入力されなくなり、スイッチング素子1のスイッチング動作が停止する。また、この時、同時に、基準電圧源10の基準電圧VRが基準電圧VR1から高電位側の基準電圧VR2に切り替わる。
【0148】
スイッチング素子1のスイッチング動作が停止すると、トランス110を介したエネルギの供給が停止するため、出力電圧VOおよび補助電源電圧VCCが徐々に低下する。補助電源電圧VCCが低下すると、誤差増幅器3から出力される誤差電圧信号VEAOの電圧が上昇するが、基準電圧源10の基準電圧VRが基準電圧VR1よりも高い基準電圧VR2となっているため、フリップフロップ回路15のセット端子へ入力されるセット信号setはローレベル信号のままとなり、スイッチング素子1のスイッチング動作はすぐには再開されない。
【0149】
出力電圧VOと補助電源電圧VCCがさらに低下し、誤差電圧信号VEAOの電圧が基準電圧VR2よりも高い電圧になると、コンパレータ9の出力信号がハイレベル信号となってAND回路14に入力され、発振器6からのクロック信号set_1によってスイッチング素子1のスイッチング動作が再開される。また、この時、同時に、基準電圧源10の基準電圧VRが基準電圧VR2から低電位側の基準電圧VR1に切り替わる。
【0150】
スイッチング素子1のスイッチング動作が再開された時の誤差電圧信号VEAOの電圧は基準電圧VR2であり、スイッチング素子1に流れるドレイン電流IDは、スイッチスイッチング動作停止時の電流値よりも大きくなっている。したがって、出力電圧VOおよび補助電源電圧VCCが上昇して誤差電圧信号VEAOの電圧が低下する。そして、誤差電圧信号VEAOの電圧が基準電圧VR1よりも低くなると再びスイッチング素子1のスイッチング動作が停止する。
【0151】
このように、負荷132に流れる出力電流IOが小さい場合には、スイッチング素子1のスイッチング動作が停止、再開する間欠発振動作になる。このスイッチング素子1のスイッチング動作の停止、再開は、出力電圧VOと補助電源電圧VCCの上昇、低下の速度に依存している。つまり、出力電流IOが小さいほど、出力電圧VOと補助電源電圧VCCの上昇が早く、低下が遅くなるため、スイッチング素子1のスイッチング動作停止期間が長くなる。
【0152】
以上の動作により、<軽負荷時>にはスイッチング素子1のスイッチング動作が停止、再開する間欠発振制御となり、負荷132への出力電流IOが小さくなるほど、スイッチング素子1のスイッチング動作停止期間が長くなる。これにより、<軽負荷時>のスイッチング素子1のスイッチング動作によるロスを削減でき、消費電力、効率の改善が可能となる。また、この間欠発振制御により、<軽負荷時>の出力電圧VOの上昇も抑えることが可能となる。
【0153】
なお、間欠発振制御時には、スイッチング素子1の発振周波数が低くなり、可聴周波数帯域に入ると、通常、トランスの磁気歪音が聞こえるようになるが、当該スイッチング電源装置では、間欠発振制御時のドレイン電流IDのピーク値Ipが基準電圧VR1と基準電圧VR2で決まる電流値で低く制御されるので、実質的な磁気歪音を聞こえなくすることができる。よって、トランスの磁気歪音の影響を考慮することなく、間欠発振の周波数を十分に低くでき、待機時の消費電力を大幅に削減することができる。
【0154】
例えば、基準電圧源10の第1の基準電圧VR1と第2の基準電圧VR2をそれぞれ過電流保護基準電圧VLIMITの15%程度(より好ましくは15%。)、20%程度(より好ましくは20%。)に設定することで、間欠発振制御時のドレイン電流IDのピーク値Ipを十分に小さくできるので、トランスの磁気歪音の影響をなくすことができ、かつ、間欠発振の周波数を十分に小さくすることができるので、待機時の消費電力を大幅に削減できる。
【0155】
<(2)定電圧領域1>
図9は、当該スイッチング電源装置の<定電圧領域1>における各部の動作を表すタイミングチャートを示す図である。この<定電圧領域1>とは、誤差増幅器3から出力される誤差電圧信号VEAOの電圧が基準電圧源10から出力された基準電圧VRよりも高く、かつ過電流保護基準電圧VLIMITよりも低くなっている状態のことである。
【0156】
負荷132に流れる出力電流IOが軽負荷時よりも大きくなり、出力電圧VOが軽負荷時よりも若干低くなって、誤差増幅器3から出力される誤差電圧信号VEAOの電圧が基準電圧源10から出力された基準電圧VRよりも高く、かつ過電流保護基準電圧VLIMITよりも低い状態になると、軽負荷間欠発振制御回路8内のコンパレータ9の出力信号はハイレベル信号となってAND回路14に入力される。
【0157】
また、<定電圧領域1>では、例えば、負荷132に流れる出力電流IOが小さくなると、出力電圧VOおよび補助電源電圧VCCが若干上昇する。補助電源電圧VCCが上昇するに伴って誤差増幅器3から出力される誤差電圧信号VEAOの電圧が小さくなり、ドレイン電流制御回路5によりスイッチング素子1を流れるドレイン電流IDのピーク値Ipが小さくなるように制御される。逆に、出力電流IOが大きくなる時には、補助電源電圧VCCの低下に伴って誤差電圧信号VEAOが大きくなることにより、ドレイン電流IDのピーク値Ipが大きくなるように制御される。
【0158】
また、この<定電圧領域1>では、2次巻線110Bに流れる電流も小さく、2次電流が流れる期間が短くなるので、2次デューティ制限回路12の出力信号set_2が出力されるタイミングは、発振器6の出力信号set_1よりも速くなっている。よって、フリップフロップ回路15のセット端子には発振器6からのクロック信号set_1が入力される(セット信号set)。
【0159】
このように、<定電圧領域1>では、当該スイッチング電源装置は、間欠発振制御から外れ、発振器6からのクロック信号set_1をセット信号setとし、ドレイン電流検出回路4から出力される素子電流検出信号VCRの電圧と誤差増幅器3から出力される誤差電圧信号VEAOの電圧を比較して出力されるドレイン電流制御回路5からの出力信号をリセット信号resetとした、固定発振周波数のピーク電流制御方式による動作状態となり、スイッチング素子1の発振周波数を一定のまま、スイッチング素子1のオン時間Tonを変化させることで1次巻線110Aと2次巻線110Bへのエネルギ供給量を変化させ、出力電圧VOを一定にする。
【0160】
また、このように、<定電圧領域1>では、スイッチング素子1の発振周波数を一定のまま、スイッチング素子1のオン時間Tonを変化させることで出力電圧VOを一定にするので、トランスの耳鳴りを防止することができる。
【0161】
<(3)定電圧領域2>
図10は、当該スイッチング電源装置の<定電圧領域2>における各部の動作を表すタイミングチャートを示す図である。この<定電圧領域2>とは、誤差増幅器3から出力される誤差電圧信号VEAOの電圧が過電流保護基準電圧VLIMITよりも高くなっている状態のことである。
【0162】
負荷132に流れる出力電流IOが<定電圧領域1>よりも大きくなり、出力電圧VOが<定電圧領域1>よりも若干低くなって、誤差増幅器3から出力される誤差電圧信号VEAOの電圧が過電流保護基準電圧VLIMITよりも高くなると、ドレイン電流制御回路5は、ドレイン電流検出回路4から出力される素子電流検出信号VCRの電圧を過電流保護基準電圧VLIMITと比較して、素子電流検出信号VCRが過電流保護基準電圧VLIMIT(一定値)に達すると、スイッチング素子1をターンオフさせる信号を出力する。
【0163】
これにより、<定電圧領域2>においては、スイッチング素子1を流れるドレイン電流IDのピーク値Ipが過電流保護基準電圧VLIMITで決まる電流値で固定されることになる。
【0164】
また、この<定電圧領域2>では、2次巻線110Bに流れる電流は最大値に達しているが、2次電流オンデューティが2次デューティ制限回路12で設定された一定値まで達していないため、2次デューティ制限回路12の出力信号set_2が出力されるタイミングは、発振器6の出力信号set_1よりも速くなっている。よって、フリップフロップ回路15のセット端子には発振器6からのクロック信号set_1が入力される(セット信号set)。
【0165】
さらに、
誤差電圧信号VEAOの電圧 > 過電流保護基準電圧VLIMIT
の状態では、発振周波数調整回路7が、誤差電圧信号VEAOの電圧と過電流保護基準電圧VLIMITの差に応じてスイッチング素子1の発振周波数を高くする信号を発振器6へ出力する。
【0166】
このように、<定電圧領域2>では、当該スイッチング電源装置は、負荷が重くなるほど発振周波数が高くなる発振器6からのクロック信号set_1をセット信号setとし、ドレイン電流検出回路4から出力される素子電流検出信号VCRの電圧と過電流保護基準電圧VLIMITを比較して出力されるドレイン電流制御回路5からの出力信号をリセット信号とした、固定ピーク電流の発振周波数制御方式による動作状態となり、スイッチング素子1の発振周波数を変化させることで1次巻線110Aと2次巻線110Bへのエネルギ供給量を変化させ、出力電圧VOを一定にする。
【0167】
なお、負荷132に流れる出力電流IOが大きくなると、スイッチング素子1の発振周波数が高くなるが、2次電流オフ検出回路10から発振器6への出力信号D2_onがハイレベル信号の間、発振器6から次のワンパルス信号set_1が出力されないようになっているため、2次電流が流れ終わった後に次のターンオンパルス信号が発生する。つまり、当該スイッチング電源装置は非連続モード動作となっている。
【0168】
<(4)定電圧領域2と定電流領域の境界領域>
図11は、当該スイッチング電源装置の<定電圧領域2と定電流領域の境界領域>における各部の動作を表すタイミングチャートを示す図である。この<定電圧領域2と定電流領域の境界領域>とは、誤差増幅器3から出力される誤差電圧信号VEAOの電圧が過電流保護基準電圧VLIMITよりも高く、かつ発振器6から出力される第1のクロック信号set_1と2次デューティ制限回路12から出力される第2のクロック信号set_2のタイミングが同時になる状態、つまり、2次電流のオンデューティが設定値(一定値)に達した状態のことである。
【0169】
<定電圧領域2>では、スイッチング素子1を流れるドレイン電流IDのピーク値Ipが過電流保護基準電圧VLIMITで決まる電流値で固定され、発振周波数調整回路7により負荷が重くなるにつれてクロック信号set_1の発振周波数が高くなるように制御されている。したがって、<定電圧領域2>では、負荷132に流れる出力電流IOが大きくなるとクロック信号set_1の発振周波数が高くなって2次電流オンデューティが大きくなる。
【0170】
そして、2次電流オンデューティが2次デューティ制限回路12で設定された一定値になると、2次デューティ制限回路12からのクロック信号set_2と発振器6からのクロック信号set_1のタイミングが等しくなる。このクロック信号選択回路13に入力されるクロック信号がクロック信号set_1からクロック信号set_2に切り替わる領域、すなわち2次電流オンデューティが2次デューティ制限回路12で設定された一定値に達した瞬間の領域が、<定電圧領域2と定電流領域の境界領域>である。
【0171】
当該スイッチング電源装置は非連続モード動作となっているので、負荷132に供給されるエネルギは、出力電圧VO、出力電流IO、トランス110の1次巻線110AのインダクタンスLp、スイッチング素子1を流れるドレイン電流IDのピーク値Ip、スイッチング素子1の発振周波数foscより、
VO×IO=(1/2)×Lp×Ip×Ip×fosc・・・(10)
と表される。
【0172】
ここで、この<定電圧領域2と定電流領域の境界領域>では、誤差増幅器3から出力される誤差電圧信号VEAOの電圧が過電流保護基準電圧VLIMITよりも高くなっているため、スイッチング素子1を流れるドレイン電流のピーク値Ipが過電流保護基準電圧VLIMITで決まる電流値で固定される。つまり、スイッチング素子1に流れるドレイン電流IDが過電流保護基準電圧VLIMITで決められた電流値ILIMITに達した時に、スイッチング素子1がターンオフする。
【0173】
前述しているように、制御回路においてドレイン電流IDが過電流保護検出レベルILIMITに達するのを検出してから、実際にスイッチング素子1がターンオフするまでには過電流保護遅れ時間Tdが存在するため、図14に示すように、入力電圧VINが高くなるほど、実際のドレイン電流IDのピーク値Ipは電流値ILIMITよりも高くなる。しかし、本実施の形態では、最大電流ピーク値制御回路16と入力電圧検出用の抵抗器111、112により、入力電圧VINが高くなるほど過電流保護基準電圧VLIMITおよび過電流保護検出レベルILIMITを低下させるので、過電流保護遅れ時間Tdによるピーク値Ipの上昇を相殺し、ドレイン電流IDのピーク値Ipを入力電圧VINの変化に対してほぼ一定にすることが可能となる。
【0174】
また、スイッチング素子1がターンオフして2次巻線110Bに電流が流れ始める時の2次電流のピーク電流値は、トランス110の1次巻線110Aと2次巻線110Bの巻数比で決まる電流値となるため、2次電流のピーク電流値も一定となる。出力電圧VOが一定の場合、2次電流の傾きも一定であるため、2次電流のピーク電流値が一定のときの2次電流が流れる期間は常に一定となる。
【0175】
したがって、この<定電圧領域2と定電流領域の境界領域>においては、2次電流が流れる期間は常に一定となるので、クロック信号set_2の発振周波数は常に一定の値となる。よって、クロック信号set_1とクロック信号set_2の発振周波数が等しくなる<定電圧領域2と定電流領域の境界領域>では、スイッチング素子1の発振周波数foscは常に一定の値となる。
【0176】
一方、トランス110の1次巻線110AのインダクタンスLpが変化した場合には、2次電流の傾きも変化する。2次電流のピーク電流値が一定になっている場合、インダクタンスLpが大きくなると2次電流の傾きが大きくなり、2次電流が流れる期間が長くなるので、クロック信号set_2の発振周波数は低くなる。よって、この<定電圧領域2と定電流領域の境界領域>では、インダクタンスLpが大きくなると、スイッチング素子1の発振周波数foscが低くなる。
【0177】
これとは逆に、インダクタンスLpが小さくなると2次電流の傾きが小さくなり、2次電流が流れる期間が短くなるので、クロック信号set_2の発振周波数は高くなる。よって、この<定電圧領域2と定電流領域の境界領域>では、インダクタンスLpが小さくなると、スイッチング素子1の発振周波数foscが高くなる。
【0178】
以上より、<定電圧領域2と定電流領域の境界領域>においては、トランス110の1次巻線110AのインダクタンスLpとスイッチング素子1の発振周波数foscの積が一定になるため、(10)式の関係から、出力電流IOが一定となる。したがって、<定電圧領域2と定電流領域の境界領域>での出力電流IOは、発振周波数とトランスのインダクタンス値のばらつきの影響を受けない。
【0179】
<(5)定電流領域>
図12は、当該スイッチング電源装置の<定電流領域>における各部の動作を表すタイミングチャートを示す図である。この<定電流領域>とは、誤差増幅器3から出力される誤差電圧信号VEAOの電圧が過電流保護基準電圧VLIMITよりも高く、かつ2次デューティ制限回路12より出力されるクロック信号set_2によってスイッチング素子1のスイッチング動作が行われている領域のことである。
【0180】
負荷132に流れる出力電流IOが<定電圧領域2と定電流領域の境界領域>における出力電流IOよりも大きくなるように負荷を重くすると、上述したように2次電流のピーク電流値と2次電流オンデューティが一定で、トランス110の2次巻線110Bに供給されるエネルギが既に最大となっているので、出力電圧VOが低下する。
【0181】
出力電圧VOが低下すると、2次電流の傾きが大きくなって2次電流が流れる期間が長くなるため、2次デューティ制限回路12からの出力信号set_2が出力されるタイミングは、発振器6からの出力信号set_1よりも遅くなり、クロック信号選択回路13からは、クロック信号set_2が出力される。クロック信号set_2は、2次電流オンデューティが一定になるように出力されるため、2次電流オンデューティが一定値に制御されたまま、スイッチング素子1の発振周波数が低くなる。よって、負荷が重くなるにつれて、2次電流のピーク電流値と2次電流オンデューティが一定値のまま、スイッチング素子1の発振周波数が低下するように制御される。
【0182】
ここで、2次電流オンデューティが一定値の場合、出力電流IOは、2次電流オンデューティをD2、2次電流のピーク電流値をI2pとすると、以下の式で表される。
IO=(1/2)×I2p×D2・・・(11)
2次電流のピーク電流値I2pは、スイッチング素子1に流れるドレイン電流IDのピーク値Ipが過電流保護基準電圧VLIMITで決まる電流値で制御されているため一定である。さらに、上述したように入力電圧VINによってスイッチング素子1に流れるドレイン電流IDのピーク電流Ipが変化しないようになっているため、トランス110の1次巻線110AのインダクタンスLp、スイッチング素子1の発振周波数fosc、入力電圧VINに関係なく、一定の出力電流IOを得ることができ、ばらつきの少ない、高精度の定電流垂下特性を得られる。
【0183】
また、定電流領域の出力電流IOとトランス110のインダクタンスLpには、トランス110の1次巻線110Aと2次巻線110Bの巻数比をNP/NS、定電圧領域と定電流領域の境界領域におけるスイッチング素子1の発振周波数をfoscmaxとすると、
IO ∝ Ip×D2×(NP/NS)
Lp ∝ {D2/(foscmax×Ip)}×(NP/NS)
の関係が成り立ち、2次電流オンデューティD2は予め決められた値であるので、出力電流IOはピーク電流Ipと巻数比NP/NSにより値が決定し、インダクタンスLpは発振周波数foscmaxとピーク電流Ipと巻数比NP/NSにより値が決定する。
【0184】
したがって、定電流領域の出力電流IOと発振周波数foscmaxを任意の値に設定した場合、スイッチング電源装置がドレイン電流のピーク電流値Ipを変更できない構成であると、インダクタンスLpや巻線比NP/NSなどのトランスパラメータは一義的に決まるが、当該スイッチング電源装置は、抵抗器111、112の抵抗値の設定により過電流保護検出レベルILIMITを調整できる(すなわち、ドレイン電流のピーク電流Ipを変更できる)ので、トランスパラメータの設定の自由度を大きくすることができる。
【0185】
<(6)フの字保護領域>
図13は、当該スイッチング電源装置の<フの字保護領域>における各部の動作を表すタイミングチャートを示す図である。この<フの字保護領域>とは、<定電流領域>において、補助電源電圧VCCが最大電流ピーク値制御回路16で設定された電圧値よりも低くなり、最大電流ピーク値制御回路16により過電流保護基準電圧VLIMITを小さくした領域のことである。
【0186】
<定電流領域>では、負荷132の負荷を重くするとそれに伴い一定の出力電流IOのまま出力電圧VOと補助電源電圧VCCが垂下していく。ここで、補助電源電圧VCCが最大電流ピーク値制御回路16で設定された電圧値よりも低くなると、最大電流ピーク値制御回路16は、過電流保護基準電圧VLIMITおよび過電流保護検出レベルILIMITを所定値まで小さくする。
【0187】
これにより、スイッチング素子1に流れるドレイン電流IDのピーク値および2次巻線110Bに流れる2次電流のピーク値が低くなるため、(11)式により、出力電流IOが小さくなる。この動作により、出力電圧VOが低下した時の出力電流IOが小さくなるため、負荷短絡時などの過負荷時に出力電流IOを小さく抑えることができ、安全性の高い保護を実現できる。
【0188】
例えば、最大電流ピーク値制御回路16における設定値を、<定電圧領域>で安定化されているときの補助電源電圧VCCの30%程度(安定化用基準電圧の30%程度。より好ましくは、30%。)に設定する。これにより、出力電圧VOが十分に垂下してから出力電流IOを小さくできるため、充電器の定電流領域を十分に確保しつつ、負荷短絡時などの過負荷時に出力電流IOを十分に小さくできるようになる。
【0189】
また、例えば最大電流ピーク値制御回路16により、この低下後の過電流保護基準電圧を通常時の(例えば<定電流領域>での)過電流保護基準電圧(過電流保護基準電圧の最大値)の20%程度(より好ましくは20%。)に低下させる。これにより、負荷短絡時の出力電流IOも定電流領域における出力電流IOの20%程度になるため、負荷短絡時などの過負荷時に出力電流IOを十分に小さく抑えることができ、安全性の高い保護を実現できる。
【0190】
また、出力電圧VOが低くなると、2次電流オンデューティが一定値で制御されているためにスイッチング素子1の発振周波数が低くなる。通常、発振周波数が低くなり、可聴周波数帯域に入ると、トランスの磁気歪音が聞こえるようになるが、当該スイッチング電源装置では、出力電圧VOが低くなって発振周波数が低くなると、スイッチング素子1に流れるドレイン電流IDのピーク値および2次巻線110Bに流れる2次電流のピーク値も低くなるので、発振周波数の低下が抑制され、可聴周波数帯域に入ることを防ぐことができる。
【0191】
また、可聴周波数帯域に入った場合でも、スイッチング素子1に流れるドレイン電流IDのピーク値および2次巻線110Bに流れる2次電流のピーク値が非常に小さくなっているため、実質的な磁気歪音を聞こえなくすることができる。
【0192】
以上のように、本実施の形態によれば、2次側の定電流制御回路や、出力電流検出抵抗、フォトカプラを不要にでき、低コスト、最小部品点数、最小電力ロスで十分な精度の定電流垂下特性を実現できる。したがって、少ない部品点数で十分な精度の充電器用スイッチング電源を構成でき、充電器用スイッチング電源の低コスト化、小型化、省エネ化を実現できる。
【0193】
また、定電流領域では、スイッチング素子に流れるドレイン電流のピーク値を一定値にし、2次電流オンデューティを一定値に制御することで、定電流垂下特性を実現している。さらに、発振周波数やトランスのインダクタンスのばらつきが出力電流の定電流値に影響しないため、トータルのばらつきも非常に小さくなり、高精度の定電流垂下特性を実現できる。
【0194】
さらに、入力電圧を検出し、入力電圧の上昇とともにスイッチング素子1を流れるドレイン電流の過電流保護検出レベルを低くしているので、過電流保護遅れ時間による実際のドレイン電流のピーク値の入力電圧依存性を低減することができ、出力電流が入力電圧に依存しない良好な定電流垂下特性を実現できる。
【0195】
また、過電流保護検出レベルを調整することができるので、定電流領域の出力電流IOと発振周波数foscmaxを任意の値に設定した場合に、トランス110のインダクタンスLpや1次巻線110Aと2次巻線110Bの巻線比NP/NSなどのトランスパラメータの設定の自由度を大きくすることができる。
【0196】
また、軽負荷時には、スイッチング素子に流れるドレイン電流のピーク値を小さくした間欠発振になるので、軽負荷時の出力電圧上昇を抑え、消費電力を減らすことができ、待機時の省エネ化も実現できる。
【0197】
また、過負荷時において、出力電圧が一定値以下になった時には、2次電流オンデューティを一定値に制御したまま、スイッチング素子に流れるドレイン電流のピーク値を低下させるので、過負荷時において、出力電圧が低下した時に、出力電流が小さくなるフの字保護機能を実現でき、安全性の高い電源装置を構成できる。
【0198】
また、スイッチング素子と制御回路については同一半導体内に設けて容易に単一化することができる。また、制御回路のみを同一半導体内に設けて容易に単一化することもできる。したがって、主要な回路部品を単一半導体内に設けることで、回路を構成するための部品点数を削減することができ、電源装置として、容易に小型化および軽量化さらにコスト低減化を実現することができる。
【産業上の利用可能性】
【0199】
本発明にかかるスイッチング電源装置によれば、低コストかつ最小の部品点数によって、十分な精度の定電流垂下特性を実現することができるので、携帯電話やデジタルスチルカメラ等のポータブル機器用充電器などに有用である。
【図面の簡単な説明】
【0200】
【図1】本発明の実施の形態におけるスイッチング電源装置の一構成例を示すブロック図
【図2】同実施の形態のスイッチング電源装置におけるスイッチング電源装置制御用の半導体装置の一構成例を示すブロック図
【図3】同実施の形態のスイッチング電源装置における2次電流オフ検出回路と2次デューティ制限回路の一構成例を示すブロック図
【図4】同実施の形態のスイッチング電源装置におけるクロック信号選択回路の一構成例を示すブロック図
【図5】同実施の形態のスイッチング電源装置における発振器と発振周波数調整回路の一構成例を示すブロック図
【図6】(a)同実施の形態のスイッチング電源装置における最大電流ピーク値制御回路の一構成例を示すブロック図、(b)同実施の形態のスイッチング電源装置におけるCL端子電圧VCLと過電流保護基準電圧VLIMITの関係の一例を示す図
【図7】同実施の形態のスイッチング電源装置における出力電圧−出力電流特性の一例を示す図
【図8】同実施の形態のスイッチング電源装置における軽負荷時の動作を表すタイミングチャートを示す図
【図9】同実施の形態のスイッチング電源装置における定電圧領域1の動作を表すタイミングチャートを示す図
【図10】同実施の形態のスイッチング電源装置における定電圧領域2の動作を表すタイミングチャートを示す図
【図11】同実施の形態のスイッチング電源装置における定電圧領域2と定電流領域の境界領域の動作を表すタイミングチャートを示す図
【図12】同実施の形態のスイッチング電源装置における定電流領域の動作を表すタイミングチャートを示す図
【図13】同実施の形態のスイッチング電源装置における過負荷時の動作を表すタイミングチャートを示す図
【図14】従来のスイッチング電源装置におけるスイッチング素子を流れる電流の過電流保護遅れ時間Tdによる入力電圧依存性を示す図
【図15】従来のスイッチング電源装置における出力電圧垂下時の出力電流の入力電圧による違いを表す図
【符号の説明】
【0201】
1 スイッチング素子
2 レギュレータ
3 誤差増幅器
4 ドレイン電流検出回路
5 ドレイン電流制御回路
6 発振器
7 発振周波数調整回路
8 軽負荷間欠発振制御回路
9 コンパレータ
10 基準電圧源
11 2次電流オフ検出回路
12 2次デューティ制限回路
13 クロック信号選択回路
14 AND回路
15 フリップフロップ回路
16 最大電流ピーク値制御回路
17 オン時ブランキングパルス発生回路
18 AND回路
19 過熱保護回路
20 NAND回路
21 ゲートドライバ
22 コンパレータ
23、24 ワンパルス信号発生回路
25 フリップフロップ回路
26 インバータ回路
27、36 AND回路
28 定電流源
29、30、31 スイッチ
32、33 NchMOSFET
34 コンデンサ
35 コンパレータ
37 ワンパルス信号発生回路
38、39 ワンパルス信号発生回路
40 OR回路
41、42 フリップフロップ回路
43 AND回路
44 ワンパルス信号発生回路
45 ヒステリシスコンパレータ
46 基準電圧源
47 コンデンサ
48 ワンパルス信号発生回路
49 インバータ回路
50 AND回路
51 定電流源
52、53、54 スイッチ
55、56 NchMOSFET
57、58 NPNトランジスタ
59、60 抵抗器
61、62、63、64、67、68 PchMOSFET
65、66 NchMOSFET
69 クランプ回路
70、75、76 PchMOSFET
71、73 NPNトランジスタ
72、79、81 定電流源
74、80、84、85 抵抗器
77、78、82 NchMOSFET
83 コンパレータ
100 スイッチング電源装置制御用の半導体装置
110 トランス
110A 1次巻線
110B 2次巻線
110C 補助巻線
111、112 抵抗器
120、130 ダイオード
121、131 コンデンサ
122 ダイオード
123、124 抵抗器
132 負荷




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013