米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 発電 -> 松下電器産業株式会社

発明の名称 半導体集積回路
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−28758(P2007−28758A)
公開日 平成19年2月1日(2007.2.1)
出願番号 特願2005−205513(P2005−205513)
出願日 平成17年7月14日(2005.7.14)
代理人 【識別番号】100112128
【弁理士】
【氏名又は名称】村山 光威
発明者 小豆畑 智 / 長沢 俊伸 / 豊岡 徹至 / 藤井 圭一
要約 課題
チャージポンプ回路を一旦オフしてから再度オンする場合も、出力電圧レベルが急激に変化しないチャージポンプ回路を具備する半導体集積回路を提供する。

解決手段
チャージポンプ回路のオン期間は、チャージポンプオン/オフ制御回路8はハイレベル信号を出力し、MOSトランジスタ20,21をオフする。チャージポンプ回路がオフすると、制御回路8はローレベル信号を出力し、MOSトランジスタ20,21をオンする。フライングコンデンサ5の両端電圧は等しくなり充電電荷は放電される。再度チャージポンプ回路をオンしても、フライングコンデンサ5の充電されている初期電荷量はゼロであるので、再度オンした初回の放電サイクルでも出力コンデンサ6に大きな電流が流れることなく、出力電圧の急激な変化を防ぐ。
特許請求の範囲
【請求項1】
回路動作時に充放電を繰り返すことで、出力コンデンサに電荷を転送する充放電コンデンサと、
前記回路動作のオン/オフを制御する手段と、
前記回路動作のオフ時に、前記充放電コンデンサの両端を同電位とすることで、前記充放電コンデンサに残存する電荷を放出する手段と
を備えたチャージポンプ回路を具備することを特徴とする半導体集積回路。
【請求項2】
回路動作時に充放電を繰り返すことで、出力コンデンサに電荷を転送する充放電コンデンサと、
前記回路動作のオン/オフを制御する手段と、
前記充放電コンデンサを充放電するべく配置された第1,第2,第3および第4のトランジスタと、
前記回路動作のオフ時に、前記充放電コンデンサの両端を同電位とするべく配置された第5および第6のトランジスタと
を備えたチャージポンプ回路を具備することを特徴とする半導体集積回路。
【請求項3】
回路動作時に充放電を繰り返すことで、出力コンデンサに電荷を転送する充放電コンデンサと、
前記回路動作のオン/オフを制御する手段と、
前記充放電コンデンサを充放電するべく配置された第1,第2,第3および第4のトランジスタと
を備え、前記トランジスタのうちのいずれか2つがさらに、前記回路動作のオフ時に前記充放電コンデンサの両端を同電位とするべく配置されたチャージポンプ回路を具備することを特徴とする半導体集積回路。
発明の詳細な説明
【技術分野】
【0001】
本発明は、半導体集積回路に有するチャージポンプ方式のDC−DCコンバータであるチャージポンプ回路に関するものである。
【背景技術】
【0002】
近年、省電力性を求められる携帯電子機器の普及に伴い、それに用いられる半導体集積回路も低電源電圧での駆動が求められている。しかし、半導体集積回路内部ではダイナミックレンジを高めるなどの目的で、電源電圧とは異なる電圧が必要とされる場合がある。このようなDC−DC電圧変換を行う回路としてチャージポンプ回路が利用されている。
【0003】
しかしながら、従来のチャージポンプ回路では、起動時に出力コンデンサに充電されている電荷がゼロであるため、出力コンデンサに対して急速に電荷が充電され、瞬間的に大きな電流が流れてしまうとともに、出力電圧が急激に変化してしまうといった欠点があった。特に半導体集積回路内部の負電源としてチャージポンプ回路の出力を用いる場合には、半導体集積回路の基板電位を最低電位にする必要があるため、基板電位がチャージポンプ回路の出力に接続されることになる。そのため、チャージポンプ回路の出力が急激に変化すると、寄生容量を通して半導体集積回路のあらゆる箇所に電圧の変化が伝わることになり、回路動作に悪影響を及ぼす。
【0004】
このような問題点を解決する手段が特許文献1に提案されている。以下、図6のチャージポンプ回路の概略構成を示す回路図と、図7に示すタイミングチャートを用いて、チャージポンプ回路の動作について説明を行う。図6において、1〜4はMOSトランジスタ、5はフライングコンデンサ、6は出力コンデンサ、7は出力レベルをモニタして発振のデューティ比を変化させる機能を持つ発振回路、9はチャージポンプ回路の出力端子、10はデッドタイム生成回路、11は論理素子(NOTゲート)である。また、図7はチャージポンプ回路が起動してから出力電圧が安定して通常動作に移行するまでのMOSトランジスタ1〜4へのゲート入力レベルの時間変化を示したものである。
【0005】
いま、チャージポンプ回路が起動すると、発振回路7より矩形波が出力され、MOSトランジスタ1〜4のゲート端子の入力にはそれぞれ図7に示した信号が入力される。このような信号が入力されることにより、MOSトランジスタ1,2が同時にオンしてフライングコンデンサ5を充電するサイクルと、MOSトランジスタ3,4が同時にオンしてフライングコンデンサ5に充電された電荷を放電して出力コンデンサ6に充電するサイクルが交互に繰り返され、出力端子9の出力レベルは最終的に−VDDとなる。このとき、MOSトランジスタ1,2とMOSトランジスタ3,4が同時にオンしないように、MOSトランジスタ3,4のゲート端子への入力信号にはデッドタイム生成回路10を用いてデッドタイムを付加している。
【0006】
この一連の過程において、前述したようにチャージポンプ回路が起動するときには出力コンデンサ6に充電されている電荷はゼロである。したがって、もし初回にフライングコンデンサ5を充電するサイクルにおいてフライングコンデンサ5を完全に充電してしまうと、次のフライングコンデンサ5を放電するサイクルでは出力コンデンサ6に大きな電流が流れて急速に電荷が充電されるため、出力電圧レベルも急激に変化してしまう。このことを防ぐため、発振回路7では出力電圧レベルをモニタして、出力電圧レベルが一定電圧以上のときには出力する矩形波のデューティ比を小さくしている。
【0007】
このように制御するとフライングコンデンサ5に充電される期間が短くなって1サイクルでフライングコンデンサ5に充電される電荷量が小さくなり、したがって、次の放電サイクルにおいて出力コンデンサ6に流れる電流量も小さくなるので、出力電圧レベルの低下は緩やかとなる。出力電圧レベルが一定レベル以下に下がったら、発振回路7は矩形波のデューティ比を大きくして出力に対する電荷供給能力を確保している。
【特許文献1】特開2003−18822号公報
【発明の開示】
【発明が解決しようとする課題】
【0008】
しかしながら、特許文献1において提案されたチャージポンプ回路は、電源起動時以外にチャージポンプ回路をオン/オフすることについては考慮していない。携帯用機器などの省電力性を求められる用途においては、チャージポンプ回路を使用しないときには回路をオフして、電力ロスを防ぐことは重要である。チャージポンプ回路をオフさせるためには、図6に示すチャージポンプ回路において、MOSトランジスタ1のゲート端子にハイレベル信号、MOSトランジスタ2〜4のゲート端子にローレベル信号を入力することによって、MOSトランジスタ1〜4をすべてオフさせればよい。しかし、図6のチャージポンプ回路に対して前述のような単にチャージポンプ回路をオン/オフする機能を付加した場合、チャージポンプ回路を1回目に起動したときには出力電圧レベルの変化は緩やかであるが、一旦オフしてから再度オンした場合に出力電圧レベルが急激に変化してしまうという問題が生じる。
【0009】
この問題について、図8を参照しながら説明する。図8は前述の図6に示したチャージポンプ回路に、チャージポンプ回路のオン/オフ機能を付加した回路図である。また、図9はMOSトランジスタ1〜4のゲート入力レベルの時間変化を示し、図10はフライングコンデンサ5の平均電荷量と出力電圧の時間変化を示す図である。また、図6において説明した構成部材に対応し同等機能を有するものには同一の符号を付して示し、その重複する説明は省略する。図8において、8はチャージポンプオン/オフ制御回路であり、チャージポンプ回路がオンしているときはハイレベル信号、オフしているときはローレベル信号を出力する。12,15は論理素子(ANDゲート)、13,14は論理素子(NOTゲート)である。
【0010】
チャージポンプ回路が1回目に起動してから出力電圧が安定して通常動作に移行するまでの動作は前述した内容と同様であり、チャージポンプオン/オフ制御回路8からはハイレベル信号が出力されている。チャージポンプ回路がオフすると、チャージポンプオン/オフ制御回路8よりローレベル信号が出力され、MOSトランジスタ1のゲート端子にはハイレベル、MOSトランジスタ2,3,4の各ゲート端子にはローレベル信号が入力され、MOSトランジスタ1〜4はすべてオフし、チャージポンプ回路の動作はオフする。
【0011】
しかし、チャージポンプ回路の動作をオフとしてもフライングコンデンサ5に充電された電荷は放電されることなく保持されており、その両端電圧はVDDとなっている。この状態で再度チャージポンプ回路をオンさせると、フライングコンデンサ5には初めから電荷が充電されているため、発振回路7が出力する矩形波のデューティ比が小さくなっていても関係なく出力コンデンサ6には大きな電流が流れ、図10に示したように出力電圧レベルも急激に変化してしまうという問題があった。さらにこの現象は、初回起動時以外、チャージポンプ回路をオンするたびに毎回発生するという問題があった。
【0012】
本発明は、前記従来技術の問題を解決することに指向するものであり、チャージポンプ回路を一旦オフしてから再度オンする場合においても、出力電圧レベルが急激に変化しないチャージポンプ回路を具備する半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【0013】
前記の目的を達成するために、本発明は、回路動作時に充放電を繰り返すことで、出力コンデンサに電荷を転送する充放電コンデンサと、回路動作のオン/オフを制御する手段と、その回路動作のオフ時に、充放電コンデンサの両端を同電位とすることで、充放電コンデンサに残存する電荷を放出する手段とを備えたチャージポンプ回路を具備する半導体集積回路であることを第1の特徴とする。
【0014】
本発明の第2の特徴は、回路動作時に充放電を繰り返すことで、出力コンデンサに電荷を転送する充放電コンデンサと、その回路動作のオン/オフを制御する手段と、充放電コンデンサを充放電するべく配置された第1,第2,第3および第4のトランジスタと、回路動作のオフ時に、充放電コンデンサの両端を同電位とするべく配置された第5および第6のトランジスタとを備えたチャージポンプ回路を具備する半導体集積回路であることである。
【0015】
本発明の第3の特徴は、回路動作時に充放電を繰り返すことで、出力コンデンサに電荷を転送する充放電コンデンサと、その回路動作のオン/オフを制御する手段と、充放電コンデンサを充放電するべく配置された第1,第2,第3および第4のトランジスタとを備え、それらトランジスタのうちのいずれか2つがさらに、回路動作のオフ時に充放電コンデンサの両端を同電位とするべく配置されたチャージポンプ回路を具備する半導体集積回路であることである。
【0016】
ここで、「充放電コンデンサ」は一般的にはフライングコンデンサと呼ばれるものであるが、本発明はこの名称に限られるものではない。チャージポンプ回路を構成するコンデンサであって、出力コンデンサに電荷を転送するべく充放電されるものであれば構わない。
【0017】
前記構成によれば、チャージポンプ回路の動作オフ時にフライングコンデンサの両端を同電位とする切換手段により、一旦起動したチャージポンプ回路をオフにしてから再度オンする場合であっても、チャージポンプ回路のオフ期間にフライングコンデンサに充電された電荷を放電でき、チャージポンプ回路の再起動時における出力電圧レベルの急激な変化を防ぐことができる。
【発明の効果】
【0018】
本発明によれば、チャージポンプ回路の再起動時における出力電圧レベルの急激な変化を防ぐことができる。
【0019】
本発明によれば、チャージポンプ回路の出力が半導体基板に接続されている場合にも回路動作への悪影響を防止することができる。
【発明を実施するための最良の形態】
【0020】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
【0021】
図1は本発明の実施の形態1におけるチャージポンプ回路の概略構成を示す回路図である。ここで、前記従来例を示す図8において説明した構成部材に対応し実質的に同等の機能を有するものには同一の符号を付して示し、以下の各図においても同様とする。
【0022】
図1において、1〜4はMOSトランジスタ、5はフライングコンデンサ、6は出力コンデンサ、7は発振回路、8はチャージポンプオン/オフ制御回路、9は出力端子、10はデッドタイム生成回路、12〜15は論理素子、20,21はMOSトランジスタである。また、図2にMOSトランジスタ1〜4,20,21のゲート入力レベルの時間変化を示すタイミングチャート、図3はフライングコンデンサ5の平均電荷量と出力電圧レベルの時間変化を示す図である。
【0023】
以下、本実施の形態1におけるチャージポンプ回路の動作について、図1〜図3を参照しながら説明する。図1に示すように、MOSトランジスタ20,21それぞれのソース端子はVDD、ドレイン端子はフライングコンデンサ5の片側に接続されている。チャージポンプ回路が1回目に起動したとき、発振回路7はチャージポンプ回路の出力端子9をモニタして、チャージポンプ回路の出力電圧レベルが一定以上のときにはデューティ比が小さくなる制御をしている。このため、チャージポンプ回路の起動時にはフライングコンデンサ5に充電するサイクルにより充電される電荷量は少なく抑えられ、出力電圧の変化も緩やかである。
【0024】
また、MOSトランジスタ3,4のゲート端子に入力される矩形波にはデッドタイムが付加されている。チャージポンプ回路がオンしている期間は、チャージポンプオン/オフ制御回路8はハイレベル信号を出力し、MOSトランジスタ20,21をオフさせており、発振回路7が出力する矩形波には影響を与えない。
【0025】
ここで、チャージポンプ回路がオフすると、チャージポンプオン/オフ制御回路8はローレベル信号を出力し、MOSトランジスタ1のゲート端子にはハイレベル、MOSトランジスタ2,3,4のゲート端子にはローレベル信号が入力され、チャージポンプ回路の動作がオフすると同時に、MOSトランジスタ20,21のゲート端子にローレベル信号を入力してオンさせる。このような制御を行うことにより、チャージポンプ回路がオフすると同時にフライングコンデンサ5の両端電位は等しくVDDとなり、充電されていた電荷は完全に放電される。
【0026】
したがって、再度チャージポンプ回路をオンしたときにも、フライングコンデンサ5に充電されている初期電荷量はゼロであるので、チャージポンプ回路を再度オンしてから初回の放電サイクルでも出力コンデンサ6に大きな電流が流れることはなく、出力電圧の急激な変化を防ぐことができる。
【0027】
なお、本実施の形態1において、チャージポンプ回路の起動時に出力電圧の急激な変化を防ぐ回路として発振回路7のデューティ比を小さくする回路を例として挙げたが、この部分に関しては必ずしもこの回路である必要ではなく同等な機能を備える別な回路に置き換えることが可能である。また、チャージポンプ回路をオフすると同時にMOSトランジスタ20,21をオンさせてフライングコンデンサ5を放電させたが、放電するタイミングはチャージポンプ回路がオフしている期間であるならばいつでもよい。
【0028】
次に、図4は本発明の実施の形態2におけるチャージポンプ回路の概略構成を示す回路図である。図4において、1〜4はMOSトランジスタ、5はフライングコンデンサ、6は出力コンデンサ、7は発振回路、8はチャージポンプオン/オフ制御回路、9は出力端子、10はデッドタイム生成回路、23,24は論理素子(NOTゲート)、25,26,27は論理素子(NANDゲート)、28は論理素子(ANDゲート)である。また図5は、図4に示すMOSトランジスタ1〜4のゲート入力レベルの時間変化を示すタイミングチャートである。
【0029】
以下、本実施の形態2について、図4,図5を参照しながら説明する。チャージポンプ回路が1回目に起動してから、チャージポンプ回路の出力電圧が安定するまでは、前述の実施の形態1と同様の動作をする。ここで、チャージポンプ回路がオフすると、チャージポンプオン/オフ制御回路8はローレベル信号を出力し、MOSトランジスタ4のゲート端子にはローレベル、MOSトランジスタ1,2,3のゲート端子にはハイレベルの信号が入力される。このように制御することにより、MOSトランジスタ1,4はオフするが、MOSトランジスタ2,3はオンとなり、フライングコンデンサ5の両端はGNDレベルに接続され、フライングコンデンサ5に充電されていた電荷は完全に放電される。
【0030】
したがって、実施の形態1と同様の効果を得ることができる。本実施の形態2では、チャージポンプ回路のオフと同時にMOSトランジスタ2,3のゲート端子入力をハイレベルとしたが、このタイミングはチャージポンプ回路がオフしている期間であればいつでもよい。
【0031】
以上のように、実施の形態1,2によれば、一旦起動したチャージポンプ回路をオフにしてから再度オンにする場合でも、チャージポンプ回路のオフ期間にフライングコンデンサに充電された電荷を放電しておき、チャージポンプ回路の起動時における出力電圧レベルの急激な変化を防ぎ、半導体基板に接続されている回路動作への悪影響を防ぐことができる。
【産業上の利用可能性】
【0032】
本発明に係るチャージポンプ回路は、一旦起動したチャージポンプ回路をオフにしてから再度オンにする場合であっても、チャージポンプ回路のオフ期間にフライングコンデンサに充電された電荷を放電することができ、チャージポンプ回路の再起動時における出力電圧レベルの急激な変化を防ぎ、チャージポンプ回路の出力が半導体基板に接続されている場合であっても回路動作への悪影響を防ぐことができ、チャージポンプ方式のDC−DCコンバータを有する半導体集積回路に有用である。
【図面の簡単な説明】
【0033】
【図1】本発明の実施の形態1におけるチャージポンプ回路の概略構成を示す回路図
【図2】本実施の形態1における各MOSトランジスタのゲート入力レベルの時間変化を示すタイミングチャート
【図3】本実施の形態1におけるフライングコンデンサの平均電荷量と出力電圧の時間変化を示す図
【図4】本発明の実施の形態2におけるチャージポンプ回路の概略構成を示す回路図
【図5】本実施の形態2における各MOSトランジスタのゲート入力レベルの時間変化を示すタイミングチャート
【図6】従来のチャージポンプ回路の概略構成を示す回路図
【図7】従来の各MOSトランジスタのゲート入力レベルの時間変化を示すタイミングチャート
【図8】従来の別例でチャージポンプ回路の概略構成を示す回路図
【図9】従来の別例で各MOSトランジスタのゲート入力レベルの時間変化を示すタイミングチャート
【図10】従来の別例でフライングコンデンサの平均電荷量と出力電圧の時間変化を示す図
【符号の説明】
【0034】
1,2,3,4,20,21 MOSトランジスタ
5 フライングコンデンサ
6 出力コンデンサ
7 発振回路
8 チャージポンプオン/オフ制御回路
9 出力端子
10 デッドタイム生成回路
11,13,14,23,24 論理素子(NOTゲート)
12,15,28 論理素子(ANDゲート)
25,26,27 論理素子(NANDゲート)




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013