Warning: copy(.htaccess): failed to open stream: Permission denied in /home/jp321/public_html/header.php on line 8
DC−DCコンバータ - 松下電器産業株式会社
米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 発電 -> 松下電器産業株式会社

発明の名称 DC−DCコンバータ
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−28698(P2007−28698A)
公開日 平成19年2月1日(2007.2.1)
出願番号 特願2005−202737(P2005−202737)
出願日 平成17年7月12日(2005.7.12)
代理人 【識別番号】100097445
【弁理士】
【氏名又は名称】岩橋 文雄
発明者 影山 洋一 / 石川 一成 / 橋本 敏雄
要約 課題
DC−DCコンバータを小型化する。

解決手段
電圧変換部37の出力端子7側とグランド11との間に接続された出力コンデンサ43は、コンデンサ45とコンデンサ47とが並列接続されるとともに、セラミックチップコンデンサによって構成され、コンデンサ47に対して抵抗51が直列に接続されたものである。これにより、出力コンデンサ43に対しセラミックコンデンサを用いても出力信号へのスパイクノイズや、位相余裕度低下による異常発振によるノイズの発生が起こりにくくなる。従って、出力コンデンサ43に対してセラミックチップコンデンサを用いることができる。
特許請求の範囲
【請求項1】
直流電源の出力が供給される電源端子と、この電源端子と出力端子との間に挿入された電圧変換部と、この電圧変換部の前記出力端子側とグランドとの間に接続されたキャパシタンスと、前記出力端子へ供給される出力信号がその一方の入力に接続されたオペアンプと、このオペアンプの他方の入力に接続されるとともに予め定められた基準電圧が供給される基準電圧端子と、前記オペアンプの出力と前記電圧変換部の制御端子との間に挿入された制御回路とを備え、前記電圧変換回路は、スイッチと、インダクタと、ダイオードとを含むDC−DCコンバータにおいて、前記キャパシタンスは第一のキャパシタンスと第二のキャパシタンスとの並列接続により形成するとともに、セラミックチップコンデンサによって構成され、前記第一のキャパシタンスには、位相補償素子が直列に接続されたDC−DCコンバータ。
【請求項2】
電圧変換部には、電源端子が接続される変換入力端子と、出力端子に接続される変換出力端子とを有し、前記変換入力端子と前記変換出力端子の間に挿入されたスイッチと、このスイッチと前記変換出力端子との間に挿入されたインダクタと、このインダクタの前記スイッチ側とグランドとの間に挿入されたダイオードとを設け、制御回路は、オペアンプの出力に応じて前記スイッチをオン・オフする請求項1に記載のDC−DCコンバータ。
【請求項3】
電圧変換部には、電源端子が接続される変換入力端子と、出力端子に接続される変換出力端子と、前記変換入力端子と前記変換出力端子の間に挿入されたインダクタと、このインダクタと前記変換出力端子との間に挿入されたダイオードと、このダイオードの前記インダクタ側とグランドとの間に挿入されたスイッチとを設け、制御回路は、オペアンプの出力に応じて前記スイッチをオン・オフする請求項1に記載のDC−DCコンバータ。
【請求項4】
電圧変換部には、電源端子が接続される変換入力端子と、出力端子に接続される変換出力端子とを有し、前記変換入力端子と前記変換出力端子の間に挿入されたスイッチと、このスイッチと前記変換出力端子との間に挿入されたダイオードと、このダイオードの前記スイッチ側とグランドとの間に挿入されたインダクタとを設け、制御回路は、オペアンプの出力に応じて前記スイッチをオン・オフする請求項1に記載のDC−DCコンバータ。
【請求項5】
位相補償素子は抵抗とした請求項1に記載のDC−DCコンバータ。
【請求項6】
位相補償素子は、インダクタとした請求項1に記載のDC−DCコンバータ。
【請求項7】
第二のキャパシタンスは複数個のセラミックチップコンデンサで形成された請求項1に記載のDC−DCコンバータ。
【請求項8】
第二のキャパシタンスは、電圧変換部近傍に配置された請求項1に記載のDC−DCコンバータ。
【請求項9】
制御回路はスイッチをオン・オフ制御し、このオン・オフ動作により発生するスパイクノイズの周波数において、第二のキャパシタンスのインピーダンスは、第一のキャパシタンスと位相補償素子との直列接続体のインピーダンスよりも小さくした請求項1に記載のDC−DCコンバータ。
【請求項10】
第一のキャパシタンスを形成させる第一のコンデンサと、第二のキャパシタンスを形成させる第二のコンデンサとを有し、前記第二のコンデンサは前記第一のコンデンサに比べ電圧変換回路に近接した位置に配置した請求項1に記載のDC−DCコンバータ。
発明の詳細な説明
【技術分野】
【0001】
本発明は、電子機器などに用いられるDC−DCコンバータに関するものである。
【背景技術】
【0002】
以下、従来のDC−DCコンバータ1について図面を用いて説明する。
【0003】
図7は従来のDC−DCコンバータ1の回路ブロック図である。図7において、従来のDC−DCコンバータ1は、直流電源の出力が供給される電源端子5と、この電源端子5と出力端子7との間に挿入され、スイッチとコイル、ダイオードから構成された電圧変換部9と、この電圧変換部9の前記出力端子7側とグランド11との間に接続された出力コンデンサ13と、前記電圧変換部9の出力がその一方の入力が接続されたオペアンプ15と、このオペアンプ15の他方の入力に接続されるとともに予め定められた基準電圧が供給される基準電圧端子17と、オペアンプ15の出力と電圧変換部9の制御端子16との間に挿入された制御回路19とを備えていた。
【0004】
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
【特許文献1】特開平5−176527号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
しかしながらこのような従来のDC−DCコンバータでは、出力コンデンサとして電解コンデンサを用いているので、サイズが大きく小型化できないという課題を有していた。
【0006】
そこで本発明は、この問題を解決したもので、小型なDC−DCコンバータを提供することを目的としたものである。
【課題を解決するための手段】
【0007】
この目的を達成するために本発明のDC−DCコンバータの出力コンデンサは、セラミックチップコンデンサによって構成された2つのキャパシタンスの並列接続により形成するとともに、これらのいずれか一方のキャパシタンスに位相補償素子が直列に接続されたものである。
【発明の効果】
【0008】
以上のように本発明によれば、キャパシタンスは第一のキャパシタンスと第二のキャパシタンスとの並列接続により形成するとともに、セラミックチップコンデンサによって構成され、前記第一のキャパシタンスには、位相補償素子が直列に接続されたDC−DCコンバータであり、これにより、第一のキャパシタンスには位相補償素子が直列に接続されているので、セラミックチップを用いても位相余裕度の減少が起こりにくくなる。
【0009】
また、スパイクノイズのような高周波成分に対して第一のキャパシタンスと位相補償素子との直列接続体のインピーダンスが大きくなる。しかし、第二のキャパシタンスは、第一のキャパシタンスと位相補償素子との直列接続体に対して並列に設けられているので、スパイクノイズは第二のキャパシタンス側を通過してグランドに落ちる。従って、スパイクノイズも低減することができる。
【0010】
以上のように、キャパシタンスは第一のキャパシタンスと第二のキャパシタンスとの並列接続により形成するとともに、前記第一のキャパシタンスには、位相補償素子を直列に接続したことにより、出力コンデンサに対しセラミックコンデンサを用いてもスパイクノイズや位相余裕度低下による異常発振などの発生が起こりにくくなる。従って、出力コンデンサに対してセラミックチップコンデンサを用いることができるので、小型なDC−DCコンバータを実現できる。
【発明を実施するための最良の形態】
【0011】
(実施の形態1)
以下、本実施の形態におけるDC−DCコンバータ21について図面を用いて説明する。図2は、本実施の形態におけるDC−DCコンバータ21を用いた電子機器23のブロック図である。図2において、電子機器23は、13.2Vの電圧を供給する直流電源3と、3.3Vの電圧駆動のIC25と、直流電源3とIC25との間に挿入されたDC−DCコンバータ21とを含んだものである。そしてこのDC−DCコンバータ21は、電圧を13.2Vから3.3Vの電圧へと変化させるステップダウン型のDC−DCコンバータである。
【0012】
そして近年携帯電話やデジタルカメラなどの携帯機器においてDC−DCコンバータ21が使用されてきており、リップルやスパイクノイズなどの電気的特性に加えて小型化という要求が出てきている。そこで、本発明はこれらの要求を実現できるDC−DCコンバータ21を実現するものである。
【0013】
では、以下に本実施の形態におけるDC−DCコンバータ21の詳細について図面を用いて説明する。図1は、本実施の形態におけるDC−DCコンバータ21のブロック図であり、図2は同、詳細回路図である。
【0014】
図1、図2において、電源端子5には、直流電源3のプラス側端子が接続され、グランド11端子には直流電源3のマイナス側端子が接続される。これによりDC−DCコンバータ21には13.2Vの直流電流が供給されることになる。一方、DC−DCコンバータ21の出力端子7にはIC25のIC電源端子33が接続され、一方、DC−DCコンバータ21のグランド11端子には、IC25のICグランド35端子が接続される。これによって、電源端子5とIC出力端子7との間に、電圧変換部37が挿入される。この電圧変換部37では、供給された電圧を約3.3Vの電圧へと変換する。
【0015】
そして、電圧変換部37の変換入力端子39が、入力端子5に接続され、変換出力端子41が、出力端子7に接続される。そして、変換出力端子41とグランド11との間には、出力コンデンサ43(キャパシタンスの一例として用いた)が挿入されている。そして、出力コンデンサ43は、コンデンサ45(第一のキャパシタンスの一例として用いた)とコンデンサ47(第二のキャパシタンスの一例として用いた)との並列接続で形成される。そしてさらに、コンデンサ47には、抵抗51(位相補償素子の一例として用いた)が直列に接続される。ここで、コンデンサ45、コンデンサ47共に積層型のセラミックチップコンデンサを用いている。なお、本実施の形態におけるコンデンサ45は、10μFのチップコンデンサ2個を並列に接続することで形成している。
【0016】
また、オペアンプ15の一方の入力55には、変換出力端子41が分圧抵抗(図3に示す)を介して接続される。これにより出力端子7に供給される出力信号がオペアンプ15に供給されることとなる。一方オペアンプ15の他方の入力57は、基準電圧端子17に接続され、オペアンプ15は基準電圧端子17に接続される基準電圧源から供給された基準電圧と、出力信号の電圧との差に応じた電圧を出力することとなる。
【0017】
本実施の形態では、本実施の形態におけるDC−DCコンバータ21では、このオペアンプ15を含むIC内にこの基準電圧を発生する基準電圧発生回路を有し、この基準信号を基準電圧端子17に供給している。この場合、電子機器23との接続などによる基準電圧の変化などが発生し難くなるので、オペアンプ15から精度の良い差電圧が出力される。
【0018】
なお基準電圧は、電子機器23側から基準電圧端子17へ供給してもよい。この場合、電子機器23側において使用している基準電圧を流用することができる。したがって、DC−DCコンバータ21自身で基準電圧を持たない構成とすることで、さらに小型なDC−DCコンバータ21を実現できる。
【0019】
また、電圧変換部37には、電圧変換部37から出力される電圧を制御するための制御端子61が設けられ、この制御端子61とオペアンプ15の出力との間には、制御回路19が挿入される。
【0020】
次に本実施の形態における電圧変換部37について詳細に説明する。本実施の形態におけるDC−DCコンバータ21は、ステップダウン型DC−DCコンバータ21である。従って電圧変換部37は、変換入力端子39と変換出力端子41との間にスイッチ65が挿入され、このスイッチ65と変換出力端子41との間には巻き線型のコイル67(インダクタの一例として用いた)が挿入される。さらに、コイル67のスイッチ65側とグランド11との間にダイオード69が挿入される。ここでダイオード69は、アノード側がグランド11側に接続されている。
【0021】
そして、電圧変換部37の制御端子61が、スイッチ65をオン・オフ制御するオン・オフ制御端子61に接続されることで、制御回路19は、オペアンプ15の入力55に入力される電圧と、基準電圧との差に応じて電圧変換部37から出力される電圧を制御する構成である。
【0022】
では、次に本実施の形態におけるDC−DCコンバータ21の動作について説明する。図4は、本実施の形態のDC−DCコンバータ21における各部での信号波形図であり、図4(a)は、本実施の形態におけるDC−DCコンバータ21への入力信号波形であり、図4(b)は、同スイッチにおける信号波形であり、図4(c)は、同コイル67における信号波形を示し、図4(d)は、出力端子7から出力される信号波形である。なお、図4(a)から(d)において、横軸71は時間であり、縦軸73は電圧を示している。
【0023】
図4(a)から(d)において、信号75は、直流電源3からスイッチ65へ供給される直流信号である。スイッチ65は、制御回路19の指示に従ってスイッチ65がオン・オフされることで、信号77を出力する。この信号77が供給されたコイル67では、スイッチオンとスイッチオフによる逆起電力が発生し信号79が発生する。なお、このコイル67からの出力信号にはリップルが大きく、出力電圧が安定しない。そこで出力コンデンサ43(コンデンサ45とコンデンサ47)により信号79を平滑化し、出力端子7から出力される信号80のリップルを抑え、略一定の電圧が出力されるようにしている。
【0024】
そしてオペアンプ15の入力55に信号が入力され、もう一方の入力57に基準電圧を入力することで、オペアンプ15からは信号と基準電圧との差に応じた電圧が制御回路19に供給されることとなる。そこで、制御回路19は、オペアンプ15から供給された差電圧に応じて、スイッチのオン・オフ時間を制御する。たとえば、オペアンプ15からの差信号が基準電圧より低い電圧である旨を示している場合、その差信号に応じて制御回路19は、スイッチ65のオン時間が長くなるように制御する。そして逆の場合、オペアンプ15はスイッチ65のオン時間が短くなるように制御する。
【0025】
以上のように、コンデンサ47には位相補償素子として抵抗51が直列に接続されているので、出力コンデンサ43に対してセラミックチップを用いても、オペアンプ15における位相余裕度を大きくすることができる。つまりオペアンプ15は入力信号に対して位相が180度反転した信号が出力され、またその信号を入力側へフィードバックすることにより動作するものであるので、コンデンサ47と直列に抵抗51を設けることでオペアンプ15に入力される信号中の位相の遅れを小さくすることにより、オペアンプ15の位相余裕を大きくすることができるものである。従って、オペアンプ15が異常発振しにくくなるので、出力信号に対して発振ノイズなどを小さくできる。
【0026】
しかしながら、コンデンサ47に対して抵抗51が直列に接続されるので、スパイクノイズのような高周波成分に対してインピーダンスが大きくなる。従って、スパイクノイズがグランド11へ落ち難くなり、出力端子7から出力されてしまうこととなる。そこで、コンデンサ47と抵抗51の直列接続体81に対して並列にコンデンサ45を設けているので、スパイクノイズはコンデンサ45側からグランド11に落ちる。従って、出力信号においてスパイクノイズも低減することができる。
【0027】
以上のように、出力コンデンサ43は、コンデンサ45とコンデンサ47とを並列に接続し、かつコンデンサ47と直列に抵抗51を接続することにより、出力コンデンサ43に対しセラミックコンデンサを用いてもスパイクノイズ位相余裕度低下による異常発振などの発生が起こりにくく、かつ抵抗51を設けてもスパイクノイズを小さくできる。従って、出力コンデンサ43に対してセラミックチップコンデンサを用いることができるので、小型なDC−DCコンバータ21を実現できる。
【0028】
ここで重要なことは、スパイクノイズのような高い周波数成分の信号の周波数において、コンデンサ45のインピーダンスをコンデンサ47と抵抗51との直列接続体81側のインピーダンスに比べて小さくすることである。これによりスパイクノイズは、コンデンサ45側を通ることとなるので、出力端子7から出力信号として出力され難くなる。
【0029】
なお本実施の形態における抵抗51の値は0.1Ωであり、コンデンサ47は、22Fのセラミックコンデンサ45を1個と10μFのセラミックコンデンサ45を3個とを並列に接続して構成されている。ここで、抵抗51とコンデンサ47との直列接続体81と並列に設けるコンデンサ45は、複数のセラミックチップのコンデンサを並列接続した構成とすると良い。これは、コンデンサ45を複数のチップコンデンサの並列接続体で構成することで、コンデンサ45のESRを小さくできるためである。これにより、スパイクノイズに対するコンデンサ45のインピーダンスを小さくできるので、スパイクノイズは出力側へ出力され難くなる。
【0030】
ここで、コンデンサ45と変換出力端子41との間の距離は短くしておくことが重要である。そのために本実施の形態では、コンデンサ45が、電圧変換部37の近傍の位置に配置されるべく、コンデンサ45は、コンデンサ47と抵抗51との直列接続体81と電圧変換部37との間に配置している。このようにすることによって、コンデンサ45と変換出力端子7間での配線インダクタンスや抵抗成分などを小さくできるので、スパイクノイズに対するコンデンサ45のインピーダンスを小さくできる。従って、スパイクノイズは出力側へ出力され難くなる。
【0031】
さらに、コンデンサ45とグランド11との間の距離も短くしている。つまり、コンデンサ45とグランド11との間のパターンによるインダクタンス成分や、抵抗成分を小さくし、コンデンサ45側のインピーダンスが大きくならないようにしている。従って、コンデンサ45とグランド11間での配線インダクタンスや抵抗成分などを小さくできるので、スパイクノイズに対するコンデンサ45のインピーダンスを小さくできる。従って、スパイクノイズは出力側へ出力され難くなる。
【0032】
さらに、本実施の形態では位相補償素子として抵抗51を用いたが、これはインダクタを用いても良い。この場合、インダクタによって位相は進むこととなるので、位相余裕度はさらに大きくできるので、抵抗51を用いる場合よりも異常発振などによるノイズが発生し難くできる。なおインダクタを用いる場合には、インダクタの作用によるリップルノイズが発生しやすいので、リップルに余裕のあるような機器において用いると良い。
【0033】
さらにまた、本実施の形態では、ステップダウン型のDC−DCコンバータ21としたが、これはステップアップ型のDC−DCコンバータや、極性反転型のDC−DCコンバータに用いても良い。なおこれらのステップアップ型のDC−DCコンバータや、極性反転型のDC−DCコンバータは、ステップダウン型のDC−DCコンバータ21に対して電圧変換部37が異なるのみであるので、この部分についてのみ説明する。
【0034】
図5は、ステップアップ型のDC−DCコンバータにおける電圧変換部の回路図であり、図6は、ステップアップ型のDC−DCコンバータにおける電圧変換部の回路図である。なおこれらの図において図1と同じものは同じ番号を用いている。
【0035】
ステップアップ型のDC−DCコンバータの電圧変換部83では、図1のステップダウン型のDC−DCコンバータ21のスイッチ65に代えてインダクタ85とし、ダイオード69に代えてスイッチ87とし、コイル67に代えてダイオード89となる。なおダイオード89は、出力端子41側がカソード側となるように接続される。
【0036】
一方、極性反転型のDC−DCコンバータの電圧変換部91は、図1のステップダウン型のDC−DCコンバータ21のダイオード69に代えてインダクタ93とし、コイル67に代えてダイオード95となる。なおダイオード95は、出力端子41側がアノード側となるように接続される。
【0037】
このようなステップアップ型のDC−DCコンバータや極性反転型のDC−DCコンバータにおいても、出力コンデンサ43としてセラミックチップコンデンサを用いることが可能となり、DC−DCコンバータを小型化できるという効果を得ることができる。
【産業上の利用可能性】
【0038】
本発明にかかるDC−DCコンバータは、小型化できるという効果を有し、特に携帯用電子機器等に対するDC−DCコンバータとして有用である。
【図面の簡単な説明】
【0039】
【図1】本発明の一実施の形態におけるDC−DCコンバータのブロック図
【図2】同、DC−DCコンバータを用いた電子機器のブロック図
【図3】同、DC−DCコンバータの回路図
【図4】(a)同、入力信号波形図、(b)同、スイッチにおける信号波形図、(c)同、コイルにおける信号波形図、(d)同、出力信号波形図
【図5】同、ステップアップ型DC−DCコンバータの電圧変換部の回路図
【図6】同、極性反転型DC−DCコンバータの電圧変換部の回路図
【図7】従来のDC−DCコンバータの回路ブロック図
【符号の説明】
【0040】
5 電源端子
7 出力端子
17 基準電圧端子
19 制御回路
37 電圧変換部
45 コンデンサ
47 コンデンサ
51 抵抗
65 スイッチ
67 コイル
69 ダイオード




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013