Warning: copy(.htaccess): failed to open stream: Permission denied in /home/jp321/public_html/header.php on line 8
誘導性負荷電流制御回路 - 松下電器産業株式会社
米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 発電 -> 松下電器産業株式会社

発明の名称 誘導性負荷電流制御回路
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−20298(P2007−20298A)
公開日 平成19年1月25日(2007.1.25)
出願番号 特願2005−198584(P2005−198584)
出願日 平成17年7月7日(2005.7.7)
代理人 【識別番号】100112128
【弁理士】
【氏名又は名称】村山 光威
発明者 重見 智也 / 龍 隆 / 石井 卓也 / 中村 尚幸
要約 課題
電力効率を低下することなく、誘導性負荷に流れる電流を精度良く検出し制御する。

解決手段
スイッチ素子制御回路6は、起動時にセット状態として、第1のスイッチ素子9をオン、第2,第3のスイッチ素子10,25をオフし、第1の状態としてインダクタ11にエネルギーを蓄える。その後、発振器5のクロックの「ロー」から「ハイ」でリセット状態とし、第1のスイッチ素子9をオフ、第2,第3のスイッチ素子10,25をオンし、第2の状態としてインダクタ11のエネルギーを放出する。電流比較器24は、第2の状態において、第3のスイッチ素子25に向かって流れる電流IS2(t)と、基準電流IREFとを比較し、電流IS2(t)が基準電流IREFより小さい時に、出力電圧を「ロー」から「ハイ」とし、スイッチ素子制御回路6を再度セット状態とする。第2のスイッチ素子10の電流を監視し、インダクタ11の電流の最小値を制御する。
特許請求の範囲
【請求項1】
入力端子と、出力端子と、基準電流を出力する電流源である基準電流源と、前記入力端子と接地電位との間に直列に接続した第1のスイッチ素子および第2のスイッチ素子と、前記第1のスイッチ素子と前記第2のスイッチ素子との接続点に一端を接続し、他端を前記出力端子に接続した誘導性負荷と、前記第1のスイッチ素子と前記第2のスイッチ素子との接続点に一端を接続した第3のスイッチ素子と、前記基準電流源の出力に一端を接続し、他端を前記第3のスイッチ素子の他端に接続し、前記第3のスイッチ素子の電流駆動能力と前記基準電流源の電流駆動能力とを比較し、大小関係を判定して出力する電流比較器と、前記第1のスイッチ素子を導通とし、前記第2のスイッチ素子および前記第3のスイッチ素子を非導通として、前記入力端子から前記誘導性負荷に電流を流す第1の状態、および前記第1のスイッチ素子を非導通とし、前記第2のスイッチ素子および前記第3のスイッチ素子を導通させて、前記第1の状態において前記誘導性負荷に蓄えたエネルギーによって前記第2のスイッチ素子に前記接地電位から前記誘導性負荷に向けて電流が流れる第2の状態を交互に制御し、前記電流比較器の出力に基づいて前記第2の状態から前記第1の状態への移行を制御するスイッチ素子制御回路とを備えたことを特徴とする誘導性負荷電流制御回路。
【請求項2】
前記電流比較器が、一端および制御端子に基準電流源に比例した電流を出力する電流源を接続し、他端を接地電位と接続した第1のトランジスタと、制御端子を前記第1のトランジスタの制御端子に接続し、一端を前記基準電流源と接続し、他端を第3のスイッチ素子の他端と接続して、前記他端と第3のスイッチ素子の他端と接続した接続点の電位をほぼ接地電位に近づけるように動作する第2のトランジスタとを備え、
前記基準電流源と前記第2のトランジスタの一端との間の電位、または前記電位を2値化した値を、判定結果として出力することを特徴とする請求項1記載の誘導性負荷電流制御回路。
【請求項3】
前記第1のトランジスタの他端は前記第2のスイッチ素子の他端を経由して接地電位と接続することを特徴とする請求項2記載の誘導性負荷電流制御回路。
【請求項4】
前記第1のトランジスタの他端から接地電位に至るまでの配線抵抗(R1)と、前記第2のトランジスタの他端から第3のスイッチ素子の他端に至るまでの配線抵抗(R2)との比の値(R1/R2)が、前記第1のトランジスタに流れる電流(I1)と、前記第2のトランジスタに流れる電流(I2)との比の値の逆数(I2/I1)に近づけるように構成したことを特徴とする請求項2記載の誘導性負荷電流制御回路。
発明の詳細な説明
【技術分野】
【0001】
本発明は、スイッチング電源、モーター制御用インバータなどに用いるインダクタなどの誘導性負荷の電流を制御する誘導性負荷電流制御回路に関するものである。
【背景技術】
【0002】
スイッチング電源またはモーター制御用インバータ等に用いる誘導性負荷電流制御回路は、入力電圧と接地電位との間に直列に接続された2個のスイッチ素子を交互に導通させ、その導通時間を制御することで、2個のスイッチ素子の接続点に接続されたインダクタ(誘導性負荷)に流れる電流を制御する。
【0003】
近年、誘導性負荷をスイッチ素子で制御する電源装置、例えばDC−DCコンバータなどにおいて、誘導性負荷に流れる電流を正確に検出し制御する技術が求められている。
【0004】
一例として入力電圧よりも低い電圧を出力する降圧DC−DCコンバータについて説明する。降圧DC−DCコンバータにおいて、一般に同期整流型と呼ばれるものは、入力電圧と接地電位の間に直列に接続された第1および第2のスイッチ素子を交互にオン,オフさせることにより、接続点の電位を交互に入力電圧と接地電位に導通させる。この電圧をインダクタとキャパシタからなる低域フィルタで平均化することによって、出力端子から直流電圧を出力する。
【0005】
出力電圧と基準電圧の差電圧を増幅したエラー電圧をPWM変換器でパルス幅変調された信号に変換し、第1および第2のスイッチ素子を交互にオン,オフさせる時間の比(デューティーサイクル)を制御することによって出力電圧が目標値になるように制御している。
【0006】
さらに近年の技術では、インダクタを流れる電流を監視して、定められた電流に達するとオン,オフの状態を切り換えて制御する方法が取られている。
【0007】
そのインダクタ電流の監視方法としては主に2つの方法がある。1つは、入力電圧と接地電位との間に直列に接続された第1および第2のスイッチ素子のうち、入力電圧側に設けられた第1のスイッチ素子を流れる電流を監視してインダクタに流れる三角波状の電流の最大値を制御する方法であり、もう1つは、接地電位側に設けられた第2のスイッチ素子を流れる電流を監視してインダクタに流れる三角波状の電流の最小値を制御する方法が知られている。
【0008】
降圧DC−DCコンバータを低いデューティーサイクルで動作させる場合は、電流の最大値を制御するよりも最小値を制御する方が高速なスイッチング周波数に対応しやすいことが知られている。例えば特許文献1には、インダクタに流れる三角波状の電流の最小値を制御する方法による従来例の降圧DC−DCコンバータが開示されている。
【0009】
図4は従来例の降圧DC−DCコンバータの構成を示す回路図である。図4に示す降圧DC−DCコンバータは、基準電圧発生部1、エラー増幅器2、電流検出増幅器3、比較器4、発振器5、スイッチ素子制御回路6、入力端子7、接地電位の接地端子8、第1のスイッチ素子9、第2のスイッチ素子10、インダクタ11、出力コンデンサ12、出力端子13、エラー電圧入力端子14を有し、さらに、直流電圧を出力する外部電源15、第1のスイッチ素子9と第2のスイッチ素子10との接続点である端子16からなる。
【0010】
また、電流検出増幅器3、比較器4、発振器5、スイッチ素子制御回路6、入力端子7、接地端子8、第1のスイッチ素子9、第2のスイッチ素子10、インダクタ11、出力端子13、エラー電圧入力端子14は誘導性負荷電流制御回路を構成する。
【0011】
この誘導性負荷電流制御回路は、入力端子7および接地端子8から外部電源15が出力する直流電圧を入力する。第1のスイッチ素子9および第2のスイッチ素子10は、入力端子7と接地端子8との間に直列に接続される。Pチャンネル型FETである高電位側の第1のスイッチ素子9のソースは入力端子7に接続される。Nチャンネル型FETである低電位側の第2のスイッチ素子10のソースは接地端子8に接続される。
【0012】
インダクタ11の一端は、第1のスイッチ素子9および第2のスイッチ素子10であるFET(電界効果トランジスタ)の各ドレイン、電流検出増幅器3の反転入力端子および端子16に接続される。インダクタ11の他端は出力コンデンサ12の一端と出力端子13に接続される。降圧DC−DCコンバータの出力端子13と接地端子8との間には図示しない外部負荷が接続される。電流検出増幅器3の2つの入力端子はそれぞれ、第2のスイッチ素子10の両端に接続され、その降下電圧に比例した電圧を出力する。
【0013】
基準電圧発生部1は、基準電圧VREFを出力する。エラー増幅器2は、基準電圧VEFと出力端子13の出力電圧とを入力し、差電圧を増幅したエラー電圧を出力する。
【0014】
エラー電圧入力端子14は、エラー電圧を入力する。比較器4は、電流検出増幅器3が出力する第2のスイッチ素子10の降下電圧に比例した電圧と、エラー増幅器2が出力するエラー電圧とを比較し、第2のスイッチ素子10の降下電圧がエラー電圧未満となった時に出力を「ハイ」にし、そうでなければ出力を「ロー」にする。
【0015】
発振器5は、降圧DC−DCコンバータの動作周波数のクロックを出力する。スイッチ素子制御回路6は、立ち上がりエッジトリガーのセット/リセット型フリップフロップである。スイッチ素子制御回路6は、セット端子から比較器4の出力電圧を入力し、リセット端子から発振器5が出力するクロックを入力する。
【0016】
スイッチ素子制御回路6は、リセット端子から入力するクロックが「ロー」から「ハイ」に切り換わった時にリセット状態になる。リセット状態において、スイッチ素子制御回路6は、第1のスイッチ素子9をオフ状態にし、第2のスイッチ素子10をオン状態にする。
【0017】
また、スイッチ素子制御回路6は、セット端子から入力する比較器4の出力電圧が「ロー」から「ハイ」に切り換わった時にセット状態になる。セット状態において、スイッチ素子制御回路6は、第1のスイッチ素子9をオン状態にし、第2のスイッチ素子10をオフ状態にする。
【0018】
次に、図4に示した従来の誘導性負荷電流制御回路を用いた降圧DC−DCコンバータについて、その動作を説明する。
【0019】
降圧DC−DCコンバータの出力端子13と接地端子8との間に外部負荷が接続されている。スイッチ素子制御回路6は起動時にセット状態に設定され、高電位側の第1のスイッチ素子9をオン状態にし、低電位側の第2のスイッチ素子10をオフ状態にする。外部電源15から入力端子7、第1のスイッチ素子9、インダクタ11を介して出力コンデンサ12と外部負荷に電流が供給される。インダクタ電流I(t)は時間tと共に増え、インダクタ11にはエネルギーが蓄えられる。この状態を続けるとインダクタ電流I(t)は時間tと共に増え続ける。
【0020】
所定の時間毎に、スイッチ素子制御回路6は、リセット端子から発振器5が出力するクロックを入力する。スイッチ素子制御回路6は、リセット端子から入力するクロックが「ロー」から「ハイ」に切り換わった時にリセット状態になり、高電位側の第1のスイッチ素子9をオフ状態にし、低電位側の第2のスイッチ素子10をオン状態にする。インダクタ11に蓄えられたエネルギーにより、インダクタ電流は前の状態を保持して連続して流れる特性がある。
【0021】
インダクタ電流は、接地端子8から第2のスイッチ素子10とインダクタ11を介して外部負荷に供給される。第2のスイッチ素子10がオフ状態からオン状態に切り換わった時、電流検出増幅器3が出力する第2のスイッチ素子10の降下電圧に比例した電圧は、エラー増幅器2が出力するエラー電圧より高く、比較器4は「ロー」を出力する。この状態でインダクタ電流I(t)は時間tと共に減少する。
【0022】
低電位側の第2のスイッチ素子10の降下電圧がエラー電圧未満になると比較器4は「ロー」から「ハイ」に切り換わる。スイッチ素子制御回路6は、再度セット状態になり、第2のスイッチ素子10をオフ状態にし、第1のスイッチ素子9をオン状態にする。外部電源15から入力端子7、第1のスイッチ素子9、インダクタ11を介して出力コンデンサ12と外部負荷に電流が供給される。インダクタ電流I(t)は時間tと共に増え、インダクタ11にはエネルギーが蓄えられる。
【0023】
以下、前記の動作を繰り返す。回路が平衡動作状態となった時、比較器4の2つの入力信号である電流検出増幅器3が出力する三角波状の電圧の最小値とエラー電圧とは一致する。
【0024】
このように図4に示した降圧DC−DCコンバータの誘導性負荷電流制御回路は、第2のスイッチ素子10に流れる電流を監視して、インダクタ11に流れる三角波状の電流の最小値を制御する。
【特許文献1】特開2001−136737号公報
【発明の開示】
【発明が解決しようとする課題】
【0025】
しかしながら、このような従来例の降圧DC−DCコンバータの誘導性負荷電流制御回路は、低電位側の第2のスイッチ素子での降下電圧とエラー電圧とを比較するように構成されている。第2のスイッチ素子での降下電圧はその導通抵抗とインダクタ電流との積で表される。スイッチ素子には一般にFET(電界効果トランジスタ)を用いられるが、その導通抵抗は半導体製造工程のばらつきにより大きな個体誤差を持つ。この場合、一定の負荷電流に対して第2のスイッチ素子での降下電圧は大きな個体誤差を持つことになる。
【0026】
電流検出増幅器の入力オフセット電圧は通常プラスマイナス10mV程度あり、また電流検出増幅器の利得にはばらつきがある。第2のスイッチ素子での降下電圧のばらつきに入力オフセット電圧を加算して、ばらつきのある利得で増幅した電流検出増幅器の出力は、より大きな個体誤差を持つことになる。
【0027】
前述のように、回路が平衡動作状態となった時、比較器の2つの入力信号である電流検出増幅器が出力する三角波状の電圧の最小値とエラー電圧とは一致する。したがって、電流検出増幅器の出力と一致したエラー電圧も大きな個体誤差を持つことになり、結果として降圧DC−DCコンバータの出力電圧が大きな個体誤差を持つことになる。
【0028】
低電位側の第2のスイッチ素子での降下電圧を増幅する代わりに、第2のスイッチ素子と接地電位との間に直列に高精度の抵抗を挿入し、抵抗の降下電圧を増幅する方法を取れば降下電圧の個体誤差は少なくできる。しかし、電流検出増幅器による誤差を無くすことはできないし、抵抗での降下電圧が電力損失の増加となるため、降圧DC−DCコンバータの電力効率が低下するという大きな欠点があるという問題があった。
【0029】
本発明は、前記従来技術の問題を解決することに指向するものであり、電力効率を低下させることなく、誘導性負荷に流れる電流を精度良く検出し制御する誘導性負荷電流制御回路を提供することを目的とする。
【課題を解決するための手段】
【0030】
前記の目的を達成するために、本発明に係る請求項1に記載した誘導性負荷電流制御回路は、入力端子と、出力端子と、基準電流を出力する電流源である基準電流源と、入力端子と接地電位との間に直列に接続した第1のスイッチ素子および第2のスイッチ素子と、第1のスイッチ素子と第2のスイッチ素子との接続点に一端を接続し、他端を出力端子に接続した誘導性負荷と、第1のスイッチ素子と第2のスイッチ素子との接続点に一端を接続した第3のスイッチ素子と、基準電流源の出力に一端を接続し、他端を第3のスイッチ素子の他端に接続し、第3のスイッチ素子の電流駆動能力と基準電流源の電流駆動能力とを比較し、大小関係を判定して出力する電流比較器と、第1のスイッチ素子を導通とし、第2のスイッチ素子および第3のスイッチ素子を非導通として、入力端子から誘導性負荷に電流を流す第1の状態と、第1のスイッチ素子を非導通とし、第2のスイッチ素子および第3のスイッチ素子を導通させて、第1の状態において誘導性負荷に蓄えたエネルギーによって第2のスイッチ素子に接地電位から誘導性負荷に向けて電流が流れる第2の状態と、を交互に制御し、電流比較器の出力に基づいて第2の状態から第1の状態への移行を制御するスイッチ素子制御回路とを備えた構成によって、第3のスイッチ素子および電流比較器を用いることにより、誘導性負荷に流れる電流を精度良く検出し、具体的には、誘導性負荷に流れる三角波状の電流の最小値を精度良く検出して、誘導性負荷の電流を制御することができる。
【0031】
また、請求項2〜4に記載した誘導性負荷電流制御回路は、請求項1の誘導性負荷電流制御回路であって、電流比較器が、一端および制御端子に基準電流源に比例した電流を出力する電流源を接続し、他端を接地電位と接続した第1のトランジスタと、制御端子を第1のトランジスタの制御端子に接続し、一端を基準電流源と接続し、他端を第3のスイッチ素子の他端と接続して、他端と第3のスイッチ素子の他端と接続した接続点の電位をほぼ接地電位に近づけるように動作する第2のトランジスタとを備え、基準電流源と第2のトランジスタの一端との間の電位、または電位を2値化した値を、判定結果として出力すること、さらに、第1のトランジスタの他端は第2のスイッチ素子の他端を経由して接地電位と接続すること、さらに、第1のトランジスタの他端から接地電位に至るまでの配線抵抗(R1)と、第2のトランジスタの他端から第3のスイッチ素子の他端に至るまでの配線抵抗(R2)との比の値(R1/R2)が、第1のトランジスタに流れる電流(I1)と、第2のトランジスタに流れる電流(I2)との比の値の逆数(I2/I1)に近づけるように構成したことによって、第3のスイッチ素子に流れる電流を検出し、また第2のスイッチ素子から接地電位までの配線抵抗による電圧降下の影響を除去し、さらに第1のトランジスタと第2のトランジスタのミラー比を精度良く設定して、第2のスイッチ素子に流れる電流を精度良く検出できる。
【発明の効果】
【0032】
本発明によれば、誘導性負荷に流れる電流を精度良く検出して、具体的には、誘導性負荷に流れる三角波状の電流の最小値を精度良く検出し、誘導性負荷の電流を制御する誘導性負荷電流制御回路を実現できるという効果を奏する。
【発明を実施するための最良の形態】
【0033】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
【0034】
図1は本発明の実施の形態1における誘導性負荷電流制御回路を有する降圧DC−DCコンバータを示す回路図である。ここで、前記従来例を示す図4において説明した構成部材に対応し同等の機能を有するものには同一の符号を付して示し、また以下の各図においても同様とする。
【0035】
図1に示すように、本実施の形態1の誘導性負荷電流制御回路を有する降圧DC−DCコンバータは、基準電圧を出力する基準電圧発生部1、エラー増幅器2、位相補償回路21、電圧電流変換器22、基準電流源23、電流比較器24、発振器5、スイッチ素子制御回路6、入力端子7、接地電位の接地端子8、第1のスイッチ素子9、第2のスイッチ素子10、第3のスイッチ素子25、インダクタ11、出力コンデンサ12、出力端子13、エラー電圧入力端子14を有し、第1のスイッチ素子9と第2のスイッチ素子10との接続点である端子16からなる。
【0036】
また、基準電流源23、電流比較器24、発振器5、スイッチ素子制御回路6、入力端子7、接地端子8、第1のスイッチ素子9、第2のスイッチ素子10、第3のスイッチ素子25、インダクタ11、出力端子13、エラー電圧入力端子14は誘導性負荷電流制御回路を構成する。
【0037】
図1に示す本実施の形態1における誘導性負荷電流制御回路では、従来の図4に示した電流検出増幅器3および比較器4に代えて、電流比較器24および第3のスイッチ素子25等で構成される電流検出回路を有する点が異なる。
【0038】
本実施の形態1の誘導性負荷電流制御回路は、外部電源15から出力される直流電圧Vinが入力端子7および接地端子8に入力される。第1のスイッチ素子(高電位側のスイッチ素子)9および第2のスイッチ素子(低電位側のスイッチ素子)10は、入力端子7と接地端子8との間に直列に接続される。Pチャンネル型FETである高電位側の第1のスイッチ素子9のソースは入力端子7に接続される。Nチャンネル型FETである低電位側の第2のスイッチ素子10のソースは接地端子8に接続される。
【0039】
誘導性負荷であるインダクタ11の一端は、第1のスイッチ素子9と第2のスイッチ素子10とNチャンネル型FETである第3のスイッチ素子25の各ドレインおよび端子16に接続される。インダクタ11の他端は出力コンデンサ12の一端と出力端子13に接続される。降圧DC−DCコンバータの出力端子13と接地端子8との間には図示しない外部負荷が接続される。本実施の形態1の降圧DC−DCコンバータは、出力端子13から所定の電圧Voutを出力する。
【0040】
第3のスイッチ素子25は、電流駆動能力が第2のスイッチ素子10より小さいことを除いて、第2のスイッチ素子10と同一の特性を有する。第3のスイッチ素子25のゲートは第2のスイッチ素子10のゲートと接続され、第3のスイッチ素子25のソースは電流比較器24の電流出力端子26に接続される。
【0041】
基準電圧発生部1は、基準電圧VREFを出力する。エラー増幅器2は、基準電圧VEFと出力端子13の出力電圧Voutとを入力して、基準電圧と出力電圧との差電圧を増幅したエラー電圧を出力する。
【0042】
エラー電圧入力端子14は、エラー電圧を入力する。位相補償回路21はエラー電圧を入力し、位相を調整して出力する。電圧電流変換器22は、入力した電圧を電流に変換して出力する。
【0043】
基準電流源23は、基準電流IREFを出力する。本実施の形態1において、基準電流IREFは可変である。基準電流源23は、電圧電流変換器22が出力する電流値に基づいて、基準電流IREFの電流値を決定する。基準電流IREFを、エラー増幅器2が出力するエラー電圧に基づいて可変とすることより、三角波状のインダクタ電流I(t)の最小値を検出し、インダクタ電流を制御し、出力電圧Voutを安定化している。
【0044】
電流比較器24は、電流出力端子26、電流入力端子27、電圧安定化回路28、バッファアンプ29を有する。この電流比較器24は、電流入力端子27から基準電流源23が出力する基準電流IREFを入力し、電流出力端子26から第3のスイッチ素子25に電流IS2(t)を流す。
【0045】
電圧安定化回路28は、電流源31、第1のトランジスタ32、第2のトランジスタ33を有する。電流源31は、基準電流源23が出力する基準電流IREFに比例した電流I31を出力する。
【0046】
第1のトランジスタ32および第2のトランジスタ33は、同一または所定の比率の電流駆動能力を有し、同一の特性を有するバイポーラトランジスタである。第1のトランジスタ32のエミッタは接地され、ベースおよびコレクタは電流源31の出力端子に接続され、コレクタからエミッタに電流I31を流す。第2のトランジスタ33のベースは第1のトランジスタ32のベースおよびコレクタと接続され、そのベース電圧は第1のトランジスタ32のベース電圧によって与えられる。第2のトランジスタ33のコレクタは、電流入力端子27およびバッファアンプ29の入力端子に接続され、エミッタは電流出力端子26に接続される。
【0047】
電圧電流変換器22は、基準電流源23および電流源31の電流駆動能力を、両者が同一または所定の比率を維持するように制御する。基準電流源23および電流源31がそれぞれ第2のトランジスタ33と第1のトランジスタ32に同一または所定の比率の電流を流す時、第2のトランジスタ33と第1のトランジスタ32の動作条件は同一になるように設定されている。したがって、第2のトランジスタ33のエミッタ電位すなわち電流出力端子26の電位は、常に第1のトランジスタ32のエミッタ電位である接地電位と等しくなるように動作する。
【0048】
電流出力端子26から流れ出る電流IS2(t)が基準電流IREFよりも大きいと、第2のトランジスタ33のコレクタ電位は接地電位に近くなる。電流出力端子26から流れ出る電流IS2(t)が基準電流IREFよりも小さくなると、コレクタ電位は入力電圧Vinに近くなる。バッファアンプ29は、このコレクタ電位に応じて、2値化した値を電流比較器24の出力として出力する。
【0049】
いま、第3のスイッチ素子25の電流駆動能力:第2のスイッチ素子10の電流駆動能力=1:aとすると(a>1)、第3のスイッチ素子25には、常に第2のスイッチ素子10に流れる電流の1/aの電流が流れる。すなわち、本実施の形態1において、第2のスイッチ素子10と第3のスイッチ素子25は、所定の導通抵抗の比を持ち、第3のスイッチ素子25に流れる電流が第2のスイッチ素子10に流れる電流よりも少なくなるように設定する。第3のスイッチ素子25と電流比較器24の電流出力端子26との接続点が接地電位に等しくなった時、第3のスイッチ素子25には第2のスイッチ素子10との導通抵抗の比の逆数に等しい比の電流が流れる。この電流IS2(t)を電流比較器24で基準電流IREFと比較する。
【0050】
第3のスイッチ素子25の電流駆動能力の電流IS2(t)が基準電流源23の電流駆動能力の基準電流IREFよりも大きくなると、第2のトランジスタ33のコレクタ電位Vcは接地電位に近くなる(Vc<Vin/2)。第3のスイッチ素子25の電流駆動能力の電流IS2(t)が基準電流源23の電流駆動能力の基準電流IREFよりも小さくなると、コレクタ電位Vcは入力電圧Vinに近くなる(Vc>Vin/2)。このコレクタ電位はバッファアンプ29を通して、電流比較器24の出力になる。
【0051】
in/2の閾値を有し、「ハイ」または「ロー」の2値を出力するバッファアンプ29は、電流出力端子26から電流が流れる第3のスイッチ素子25の電流駆動能力の電流IS2(t)と、電流入力端子27から電流を入力する基準電流源23の電流駆動能力の基準電流IREFとを比較し、大小関係を判定して出力する。すなわちバッファアンプ29は、基準電流源23、電流比較器24、第3のスイッチ素子25を通して流れる電流が基準電流IREFより大きければ「ロー」を、この電流が基準電流IREFより小さければ「ハイ」を出力する。
【0052】
発振器5は、図4で説明したように降圧DC−DCコンバータの動作周波数のクロックを出力する。スイッチ素子制御回路6は、立ち上がりエッジトリガーのセット/リセット型フリップフロップである。スイッチ素子制御回路6は、第1のスイッチ素子9と第2のスイッチ素子10とを交互に導通させ、第1の状態(充電状態)と第2の状態(放電状態)とを切り換える。第1の状態から第2の状態への切り換えは、所定の時間が経過することにより実行する。また第2の状態から第1の状態への切り換えは、電流比較器24の出力に基づいて行う。
【0053】
スイッチ素子制御回路6は、セット端子から電流比較器24の出力電圧を入力し、リセット端子から発振器5が出力するクロックを入力する。スイッチ素子制御回路6のQバー出力端子(反転出力端子)は、第1,第2および第3のスイッチ素子のゲートに接続される。スイッチ素子制御回路6は、リセット端子から入力するクロックが「ロー」から「ハイ」に切り換わった時にリセット状態になる。リセット状態において、スイッチ素子制御回路6は、第1のスイッチ素子9をオフ状態にし、第2のスイッチ素子10および第3のスイッチ素子25をオン状態にする(第2の状態)。
【0054】
また、スイッチ素子制御回路6は、セット端子から入力する電流比較器24の出力電圧が「ロー」から「ハイ」に切り換わった時にセット状態になる。セット状態において、スイッチ素子制御回路6は、第1のスイッチ素子9をオン状態にし、第2のスイッチ素子10および第3のスイッチ素子25をオフ状態にする(第1の状態)。
【0055】
次に、本実施の形態1の誘導性負荷電流制御回路を用いた降圧DC−DCコンバータについて、その動作を説明する。
【0056】
スイッチ素子制御回路6は起動時にセット状態に設定され、高電位側の第1のスイッチ素子9をオン状態にし、低電位側の第2のスイッチ素子10および第3のスイッチ素子25をオフ状態にする。外部電源15から入力端子7、第1のスイッチ素子9、インダクタ11を介して出力コンデンサ12と外部負荷とに電流が供給される。インダクタ電流I(t)は時間tと共に増え、インダクタ11にはエネルギーが蓄えられる。
【0057】
所定の時間毎に、スイッチ素子制御回路6は、リセット端子から発振器5が出力するクロックを入力する。スイッチ素子制御回路6は、リセット端子から入力するクロックが「ロー」から「ハイ」に切り換わった時にリセット状態になり、高電位側の第1のスイッチ素子9をオフ状態にし、低電位側の第2のスイッチ素子10および第3のスイッチ素子25をオン状態にする。インダクタ電流は、接地端子8から第2のスイッチ素子10とインダクタ11を介して出力コンデンサ12と外部負荷に供給される。インダクタ電流I(t)は時間tと共に減少し、インダクタ11のエネルギーは放出される。第2のスイッチ素子10がオフ状態からオン状態に切り換わった時、第3のスイッチ素子25に流れる電流が基準電流IREFより大きく、電流比較器24は「ロー」を出力する。
【0058】
電流比較器24は、電流出力端子26から第3のスイッチ素子25に向かって流れる電流IS2(t)と、基準電流IREFとを比較し、比較結果を出力する。第2の状態において、第3のスイッチ素子25に流れる電流IS2(t)が基準電流IREFより小さくなった時に、電流比較器24の出力電圧は「ロー」から「ハイ」に切り換わる。スイッチ素子制御回路6は、再度セット状態(第1の状態)になり、低電位側の第2のスイッチ素子10および第3のスイッチ素子25をオフ状態にし、第1のスイッチ素子9をオン状態にする。外部電源15から入力端子7、第1のスイッチ素子9、インダクタ11を介して出力コンデンサ12と外部負荷とに電流が供給される。インダクタ電流I(t)は時間tと共に増え、インダクタ11にはエネルギーが蓄えられる。以下、前記の動作を繰り返す。回路が平衡動作状態となった時、電流比較器24を流れる三角波状の電流の最小値と基準電流IREFとは一致する。
【0059】
このように降圧DC−DCコンバータは、第2のスイッチ素子10に流れる電流を監視して、インダクタ11に流れる三角波状の電流の最小値を制御する。
【0060】
また、図2(a)〜(d)は本実施の形態1における第1の状態と第2の状態とを示すタイミング図である。図2(a)は、第1のスイッチ素子9および第2のスイッチ素子10の接続点である端子16の電圧VLX(t)を示す。図2(b)は、インダクタ11に流れる電流I(t)を示す。図2(c)は、第2のスイッチ素子10に流れる電流I(t)を示し、接地電位側からインダクタ側へ流れる電流の方向をプラスとしている。図2(d)は、第3のスイッチ素子25に流れる電流IS2(t)を示し、電流比較器24側からインダクタ側へ流れる電流の方向をプラスとしている。
【0061】
入力電圧側の第1のスイッチ素子9が導通しているTONの期間(第1の状態)、インダクタの端子16の電圧VLX(t)は入力電圧Vinに近い電圧となり、インダクタ電流I(t)が時間と共に増加する。
【0062】
ONの期間が終了し、接地側の第2のスイッチ素子10が導通する(第2の状態)。端子16の電圧VLX(t)は接地電位に近くなり、インダクタ電流I(t)は時間と共に減少する。このとき電流は、接地端子8から第2のスイッチ素子10を通して供給され、第2のスイッチ素子10に電流IS1(t)が流れる。
【0063】
また、第3のスイッチ素子25は第2のスイッチ素子10と同じ期間導通し、相互の導通抵抗の比に従って、第3のスイッチ素子25に電流IS2(t)が流れる。電流IS2(t)は電流IS1(t)に比例して時間と共に減少する。電流IS2(t)が基準電流源23の値IREFよりも少なくなった時点で、電流比較器24の出力が切り換わり、第1のスイッチ素子9はオン状態、第2のスイッチ素子10と第3のスイッチ素子25はオフ状態に移行する。降圧DC−DCコンバータは、この2つの状態を交互に繰り返して動作する。
【0064】
次に、本実施の形態1における電流検出の精度について述べる。本実施の形態1の誘導性負荷電流制御回路は、第2のスイッチ素子10に対して所定の導通抵抗の比にした第3のスイッチ素子25に流れる電流を基準電流源23と直接比較する。もし、第2のスイッチ素子10と第3のスイッチ素子25の導通抵抗の比の誤差が大きいと、検出する電流も当然誤差が大きくなる。
【0065】
しかし、同一プロセスで作られたモノリシック半導体において近接して配置された素子であれば、導通抵抗の比は絶対値に比べて、比較的高精度に作ることができる。本実施の形態1において、第2のスイッチ素子10と第3のスイッチ素子25の各端子電圧は実質的に同一に維持される。したがって、本実施の形態1の誘導性負荷電流制御回路および降圧DC−DCコンバータは、高精度に電流を検出できる。
【0066】
このように本発明は、電流比較器24で被検出電流IS2(t)を基準電流IREFと直接比較するため、従来のように電圧増幅器を必要としない。また、従来技術のように電圧増幅器を使った場合は、入力オフセット電圧と利得のばらつきが電流検出の個体誤差の原因となるが、この誤差要因を無くすことができる。したがって、本実施の形態1では、高精度に電流を検出でき、また、電流検出用の抵抗を使用しないので電力損失も少なくでき、効率を高くすることができる。
【0067】
なお、本実施の形態1では第1のトランジスタ32と第2のトランジスタ33にバイポーラトランジスタを用いたが、FETに置き換えても同様の効果が得られる。
【0068】
図3(a),(b)は本発明の実施の形態2における誘導性負荷電流制御回路を説明するための図であり、図1に示した実施の形態1の誘導性負荷電流制御回路に配線抵抗を付け加えた回路構成である。図3(b)が本実施の形態2の誘導性負荷電流制御回路の構成を示す回路図である。
【0069】
本実施の形態2について説明すると、図3(a)において、41Aは第1のトランジスタ32のエミッタから接地電位までの配線抵抗であり、その抵抗値をR1Aとする。42は第2のトランジスタ33のエミッタから第3のスイッチ素子25のソースまでの配線抵抗であり、その抵抗値をR2とする。43は第2のスイッチ素子10のソースから接地電位までの配線抵抗であり、その抵抗値をR3とする。また、基準電流源23の電流駆動能力は電流源31の電流駆動能力のb倍であるとし、第1のトランジスタ32には(IRE/b)が流れるものとする。第2のスイッチ素子10がオン状態にある第2の状態において、第3のスイッチ素子25を流れる電流IS2(t)が基準電流IREFと等しくなる時、第2のスイッチ素子10を流れる電流値をIS1とする。この時、第3のスイッチ素子25のソース電位は、IREF・(R1A/b−R2)であり、第2のスイッチ素子10のソース電位は、−IS1・R3である。これらのソース電位が等しければ、第2のスイッチ素子10を流れる電流と第3のスイッチ素子25を流れる電流の比は、電流駆動能力の比a:1に等しくなる。すなわち、
−IS1・R3=(IS1/a)・(R1A/b−R2)
より、次の
R1A/b−R2+a・R3=0
の関係を満たす時、第2のスイッチ素子10を流れる電流を基準電流IREFのa倍で制御できる。しかし、3つの配線抵抗を前記のように調整するのは困難である。
【0070】
そこで、本実施の形態2の誘導性負荷電流制御回路では図3(b)のように配線する。図3(b)に示すように、第1のトランジスタ32のエミッタは第2のスイッチ素子10のソースに接続する。41Bは第1のトランジスタ32のエミッタから第2のスイッチ素子10のソースまでの配線抵抗であり、その抵抗値をR1Bとする。その他は図3(a)と同じである。
【0071】
第2のスイッチ素子10がオン状態にある第2の状態において、第3のスイッチ素子25を流れる電流IS2(t)が基準電流IREFと等しくなる時、第2のスイッチ素子10を流れる電流値をIS1とする。この時、第3のスイッチ素子25のソース電位は、IEF・(R1B/b−R2)−IS1・R3であり、第2のスイッチ素子10のソース電位は、−IS1・R3である。これらのソース電位が等しければ、第2のスイッチ素子10を流れる電流と第3のスイッチ素子25を流れる電流の比は、電流駆動能力の比a:1に等しくなる。すなわち、
−IS1・R3=(IS1/a)・(R1B/b−R2)−IS1・R3
より、次の
R1B=b・R2
の関係を満たす時、第2のスイッチ素子10を流れる電流を基準電流IREFのa倍で制御できる。図3(a)の配線に比べ、配線抵抗43の電流検出への影響が無視できる。また、以下に述べる理由により、配線抵抗41Bと配線抵抗42の比の値(R1B/R2)を基準電流源23と電流源31の比の値bとすることも容易である。
【0072】
第1のトランジスタ32と第2のトランジスタ33は近接して配置され、第2のスイッチ素子10と第3のスイッチ素子25も近接して配置される。そのため、第1のトランジスタ32のエミッタから第2のスイッチ素子10のソースへの配線と第2のトランジスタ33のエミッタから第3のスイッチ素子25のソースへの配線は並行にすることができ、両者の配線長をほぼ等しくすることができる。
【0073】
したがって、第2のトランジスタ33から第3のスイッチ素子25への配線幅を、第1のトランジスタ32から第2のスイッチ素子10への配線幅のb倍とすることにより、配線抵抗41Bと配線抵抗42の比の値(R1B/R2)を基準電流源23と電流源31の電流駆動能力の比の値bに近づけることができる。
【0074】
以上のように、本実施の形態2による誘導性負荷電流制御回路は、配線抵抗の影響を除去することによって、より高精度に電流を検出できる。
【0075】
以上に説明したように、本発明の誘導性負荷電流制御回路は、誘導性負荷に流れる電流を電力損失なく精度良く検出し制御するのに有用であり、降圧DC−DCコンバータだけでなく、モーター制御用インバータなど誘導性負荷の電流を制御する回路として広く利用可能である。例えば、インダクタ11をモーターのステータ巻線に置き換えることにより、本発明の誘導性負荷電流制御回路をモーター駆動回路として使用することができる。
【産業上の利用可能性】
【0076】
本発明に係る誘導性負荷電流制御回路は、誘導性負荷に流れる電流を精度良く検出して、誘導性負荷の電流を制御する誘導性負荷電流制御回路を実現でき、スイッチング電源、モーター制御用インバータなどに用いられるインダクタなどの誘導性負荷の電流を制御する降圧DC−DCコンバータだけでなく、モーター制御用インバータなど誘導性負荷の電流を制御する回路に用いて有用である。
【図面の簡単な説明】
【0077】
【図1】本発明の実施の形態1における誘導性負荷電流制御回路を有する降圧DC−DCコンバータを示す回路図
【図2】本実施の形態1における(a)〜(d)は第1の状態と第2の状態とを示すタイミング図
【図3】本発明の実施の形態2における(a),(b)は誘導性負荷電流制御回路を説明するための図
【図4】従来例の降圧DC−DCコンバータの構成を示す回路図
【符号の説明】
【0078】
1 基準電圧発生部
2 エラー増幅器
3 電流検出増幅器
4 比較器
5 発振器
6 スイッチ素子制御回路
7 入力端子
8 接地端子
9 第1のスイッチ素子
10 第2のスイッチ素子
11 インダクタ
12 出力コンデンサ
13 出力端子
14 エラー電圧入力端子
15 外部電源
16 端子
21 位相補償回路
22 電圧電流変換器
23 基準電流源
24 電流比較器
25 第3のスイッチ素子
26 電流出力端子
27 電流入力端子
28 電圧安定化回路
29 バッファアンプ
31 電流源
32 第1のトランジスタ
33 第2のトランジスタ




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013