米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> サムソン エレクトロ−メカニックス カンパニーリミテッド.

発明の名称 リジッド−フレキシブルパッケージオンパッケージ(POP)用印刷回路基板及びその製造方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−81408(P2007−81408A)
公開日 平成19年3月29日(2007.3.29)
出願番号 特願2006−249968(P2006−249968)
出願日 平成18年9月14日(2006.9.14)
代理人 【識別番号】100104156
【弁理士】
【氏名又は名称】龍華 明裕
発明者 ジュン、ホエ−ク / カン、ミュン−サム / パク、ジュン−ヒュン
要約 課題
同一な数の半導体チップを実装する時、全体パッケージの厚さを低めることができ、POPを具現する場合全体の厚さを低めることができるし、コア層の厚さ程度の空間を利用して2個以上の半導体チップの実装が可能であり、POPにおいて、底基板に実装する半導体チップが1個から2個に増えると、具現の不可能であった構造が具現可能となる。

解決手段
リジッド(Rigid)基板とフレキシブル(Flexible)基板を含むリジッド−フレキシブル印刷回路基板において、両面に回路が形成されて撓むことが可能なフレキシブル基板と、上記フレキシブル基板上に積層されて両面に回路が形成されるし半導体チップを収容することができる空洞(cavity)の形成されたリジッド基板と、及び上記フレキシブル基板と前記リジッド基板を接着させて絶縁特性を有するボンディングシート(bonding sheet)を含むリジッド−フレキシブル多層印刷回路基板に関する。
特許請求の範囲
【請求項1】
リジッド(Rigid)基板とフレキシブル(Flexible)基板を含むリジッド−フレキシブル印刷回路基板において、
両面に回路が形成されて撓むことが可能なフレキシブル基板と、
前記フレキシブル基板上に積層され、両面に回路が形成されて半導体チップを収容することができる空洞(cavity)が形成されたリジッド基板と、
前記フレキシブル基板と前記リジッド基板を接着させ絶縁特性を有するボンディングシート(bonding sheet)と
を含むリジッド−フレキシブル多層印刷回路基板。
【請求項2】
前記リジッド基板が前記フレキシブル基板より厚さが厚い請求項1に記載のリジッド−フレキシブル多層印刷回路基板。
【請求項3】
前記空洞の中のフレキシブル基板上及び前記空洞の開口部縁のリジッド基板上に前記半導体チップとの電気的接続のためのワイヤーボンディングパッドが形成される請求項1に記載のリジッド−フレキシブル多層印刷回路基板。
【請求項4】
前記フレキシブル基板及び前記リジッド基板は、インナービアホール(IVH)またはブラインドビアホール(BVH)を介して層間に電気的接続が維持される請求項1に記載のリジッド−フレキシブル多層印刷回路基板。
【請求項5】
前記フレキシブル基板上に前記空洞の形成された複数の前記リジッド基板が所定の間隔で積層されていて、前記半導体チップを前記空洞に実装した後、前記所定の間隔を有するフレキシブル基板を折ってパッケージオンパッケージ(POP)を形成する請求項1に記載のリジッドーフレキシブル多層印刷回路基板。
【請求項6】
リジッドーフレキシブル多層印刷回路基板を製造する方法において、
(a)フレキシブル基板上に片面回路を形成する段階と、
(b)前記フレキシブル基板上に回路及び空洞の形成されたリジッド基板を積層する段階と、
(c)前記フレキシブル基板と前記リジッド基板間を連結するビアホール(via hole)を加工する段階と、
(d)前記ビアホールをメッキする段階と、
(e)前記フレキシブル基板と前記リジッド基板の積層体に外層回路を形成する段階と、
(f)前記空洞内のフレキシブル基板上及び前記空洞の開口部縁のリジッド基板上に前記半導体チップとの電気的接続のためのワイヤーボンディングパッドを形成する段階と
を含むリジッドーフレキシブル多層印刷回路基板の製造方法。
【請求項7】
前記(a)段階は、
前記フレキシブル基板上にロールツロール(Roll to Roll)工程を介して前記片面回路を形成する請求項6に記載のリジッドーフレキシブル多層印刷回路基板の製造方法。
【請求項8】
前記(b)段階は、
前記リジッド基板にパンチング(punching)またはルータ(router)を使用して前記空洞を形成する段階を含む請求項6に記載のリジッドーフレキシブル多層印刷回路基板の製造方法。
【請求項9】
前記(b)段階は、
(b−1)前記フレキシブル基板と前記リジッド基板間をボンディングシートを使用し加圧して積層する段階
をさらに含む請求項6に記載のリジッドーフレキシブル多層印刷回路基板の製造方法。
【請求項10】
前記フレキシブル基板と前記リジッド基板が、リベットまたはピンを利用して所望の位置に積層される請求項9に記載のリジッドーフレキシブル多層印刷回路基板の製造方法。
【請求項11】
前記(b−1)段階以前に、
前記ボンディングシートが前記ワイヤーボンディングパッドを覆わないようにするコンフォーマルフィルムを積層する段階をさらに含む請求項9に記載のリジッドーフレキシブル多層印刷回路基板の製造方法。
【請求項12】
前記(b)段階は、複数の前記リジッド基板が前記フレキシブル基板上に所定の間隔で積層され、
前記(f)段階以後に、
(g)前記各空洞の中に複数の前記半導体チップを実装する段階と、及び
(h)前記所定の間隔のフレキシブル基板を折った後、モールディングする段階をさらに含む請求項6に記載のリジッドーフレキシブル多層印刷回路基板の製造方法。
発明の詳細な説明
【技術分野】
【0001】
本発明は、印刷回路基板に関するもので、より詳細には、底基板(bottom substrate)に二つ以上の集積回路チップを実装するための段差が存在する印刷回路基板を製作する方法に関する。
【背景技術】
【0002】
半導体パッケージング(packaning)とは、回路の設計された半導体チップに電気的な連結をし、外部の衝撃に耐えるように密封包装して実生活で使用することができるように物理的な機能と形状を有するようにすることである。半導体パッケージは、半導体チップを最終製品化する半導体パッケージング工程の結果物である。ウェハ一枚には同一な電気回路の印刷されたチップが数十ないし数百個まで含まれることはできるが、半導体チップそのものだけでは外部から電気の供給を受けて電気信号の伝達をしたり伝達を受けることはできない。また、半導体チップは微細な回路を含んでいるので外部の衝撃に損傷され易い。結局、半導体チップそのものは完全な製品ではないし、印刷回路基板に実装されると完全な製品として役目をする。
【0003】
半導体チップのサイズの縮小、熱放出能力及び電気的遂行能力の向上、信頼性向上、そして価格低下などがパッケージング技術により左右される。したがって、半導体デバイスの高集積化と高性能化のためにパッケージング能力向上を要求することになった。半導体パッケージは、半導体装置の要求事項を満足させることとともに、部品を印刷回路基板に実装する下記の領域での条件にも適合なパッケージ性能を有さなければならない。
【0004】
最近、携帯用電子製品が小型化することにより半導体の実装される空間はさらに減って、製品はより多機能化、高性能化されるのでこれを合わせるために半導体の個数は増える趨勢である。マルチメディアの発展とコンピュータ通信産業の急速な発展とともに半導体チップに対する小型化、大容量化及び高速化の趨勢に応じて、半導体パッケージも薄型化、多ピン化する高集積化趨勢に技術開発が進んでいる。したがって、単位体積当たり実装効率を高めるためにパッケージは軽薄短小化にならなければならない。これにより、チップの大きさとほとんど同じ大きさのパッケージであるCSP(Chip Size Package)が現われた。最近のパッケージ開発趨勢は、チップの大きさに合わせて小さくすることを越えて、スタックパッケージ(SCSP : Stacked CSP)のようにチップの上にさらにチップを積み上げるとか機能が異なる多数の半導体チップを一つのパッケージの中に配列する MCM(Multi Chip Module)パッケージなども開発された。
【0005】
スタックパッケージのうち、パッケージの上にパッケージを積むPOP(Package On Package)が高密度パッケージのための代案として浮び上がった。POPの具現において、全体パッケージの厚さが最大の制約事項であり、POPの性能をより一層高性能で製作するために底基板(Bottom substrate)に1個の半導体チップが実装されたことを、2個以上の半導体チップを実装することの要求が発生された。
【0006】
従来技術によるPOP構造図及び最近POP趨勢に対する図面が図1aないし図1bに示されている。
【0007】
図1aを参照すると、従来には底基板10の上に1個の半導体チップ100を実装して全体パッケージの厚さはH1である。
【0008】
図1bを参照すると、最近POP趨勢により、底基板10の上に2個の半導体チップ100と110を実装することにすると、この場合全体パッケージの厚さはH2になる。H2は図1aに示されているH1より大きい値を有することになり、これは軽薄短小化趨勢から外れてしまう問題点になる。
【0009】
軽薄短小化趨勢に応じて、全体パッケージの厚さを低めるために半導体チップを薄くする技術(Die―Thinning)を介して厚さの問題を解決しようとするが、半導体チップを薄くすると半導体チップを長時間動作させる場合、動作の誤り(function error)の発生する問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【0010】
したがって、上述した問題点を解決するための本発明の目的は、半導体チップの実装される部分に空洞(cavity)を形成して段差が生ずるように製作されるリジッド−フレキシブル印刷回路基板を提供することである。
【0011】
本発明の他の目的は、同一な数の半導体チップを実装する時、全体パッケージの厚さを低めることができるリジッド−フレキシブル印刷回路基板を提供することである。
【0012】
本発明のまた他の目的は、コア層の厚さ程度の空間を利用して2個以上の半導体チップの実装が可能なリジッド−フレキシブル印刷回路基板を提供することである。
【0013】
本発明のまた他の目的は、厚さの厚いコア層を使用することで反り(warpage)現象を減らすことができるリジッド−フレキシブル印刷回路基板を提供することである。
【0014】
本発明のまた他の目的は、フレキシブル基板(FCCL: Flexible Copper Clad Laminate)を使用して微細パターン(fine pattern)を形成することができるリジッド−フレキシブル印刷回路基板を提供することである。
【0015】
本発明のその他の目的は下記の説明を介して易しく理解できるだろう。
【発明の効果】
【0016】
上述したように、本発明によるリジッドーフレキシブル印刷回路基板は半導体チップの実装される部分に空洞(cavity)を形成して段差が生ずるように製作される。
【0017】
また、同一な数の半導体チップを実装する場合、全体パッケージの厚さを低めることができるし、POPを具現する場合に全体厚さを低めることができる。
【0018】
また、コア層の厚さ程度の空間を利用して2個以上の半導体チップの実装が可能であり、POPでの底基板に実装する半導体チップの個数が1個から2個に増える場合、具現が不可能であった構造が具現可能となる。
【0019】
また、厚さの厚いコア層を用いることで反り(warpage)現状を減らすことができる。
【0020】
また、フレキシブル基板を用いて微細パターン(fine pattern)を形成することができる。
【発明を実施するための最良の形態】
【0021】
上記の目的を果たすために、本発明の一実施形態によれば、リジッド(Rigid)基板とフレキシブル(Flexible)基板を含むリジッド−フレキシブル印刷回路基板において、両面に回路が形成され撓むことが可能なフレキシブル基板と、上記のフレキシブル基板上に積層されて両面に回路が形成されるし、半導体チップを収容可能な空洞(cavity)が形成されたリジッド基板と、及び上記フレキシブル基板と上記リジッド基板を接着させて絶縁特性を有するボンディングシート(bonding sheet)を含むリジッド−フレキシブル多層印刷回路基板を提供することができる。
【0022】
好ましくは、上記リジッド基板が上記フレキシブル基板より厚いことができる。
【0023】
また、上記空洞中のフレキシブル基板上及び上記空洞の開口部縁のリジッド基板上に上記半導体チップとの電気的接続のためのワイヤーボンディングパッドが形成され得る。
【0024】
また、上記フレキシブル基板及び上記リジッド基板は、インナービアホール(IVH)またはブラインドビアホール(BVH)を介して層間に電気的接続が維持され得る。
【0025】
また、上記フレキシブル基板上に、上記空洞の形成された複数の上記リジッド基板が所定の間隔で積層されていて、上記半導体チップを上記空洞に実装した後、上記所定の間隔を有するフレキシブル基板を折ってパッケージオンパッケージ(POP)を形成することができる。
【0026】
上記目的を果たすために、本発明の他の実施形態によれば、リジッド−フレキシブル多層印刷回路基板を製造する方法において、(a)フレキシブル基板上に片面回路を形成する段階、(b)上記フレキシブル基板上に回路及び空洞の形成されたリジッド基板を積層する段階、(c)上記フレキシブル基板と上記リジッド基板間を連結するビアホール(via hole)を加工する段階、(d)上記ビアホールをメッキする段階、(e)上記フレキシブル基板と上記リジッド基板の積層体に外層回路を形成する段階、及び(f)上記空洞中のフレキシブル基板上及び上記空洞の開口部縁のリジッド基板上に上記半導体チップとの電気的接続のためのワイヤーボンディングパッドを形成する段階を含むリジッド−フレキシブル多層印刷回路基板の製造方法が提供される。
【0027】
好ましくは、上記(a)段階は、上記フレキシブル基板上にロールツロール(Roll to Roll)工程を介して上記片面回路を形成することができる。
【0028】
また、上記リジッド基板にパンチング(punching)またはルータ(router)を使用して上記空洞を形成する段階を含むことができる。
【0029】
また、上記(b)段階は、(b−1)上記フレキシブル基板と上記リジッド基板間をボンディングシートを使用して加圧及び積層する段階をさらに含むことができる。
【0030】
また、上記フレキシブル基板と上記リジッド基板はリベットまたはピンを利用して所望の位置に積層され得る。
【0031】
また、上記(b−1)段階以前に、上記ボンディングシートが上記ワイヤーボンディングパッドを覆わないようにするコンフォーマルフィルムを積層する段階をさらに含むことができる。
【0032】
また、上記(b)段階は、複数の上記リジッド基板が上記フレキシブル基板上に所定の間隔で積層され、上記(f)段階以後に、(g)上記各空洞の中に複数の上記半導体チップを実装する段階、及び(h)上記所定の間隔のフレキシブル基板を折った後、モールディングする段階をさらに含むことができる。
【0033】
以下の内容はただ本発明の原理を例示するもので、当業者はたとえ本明細書に明確に説明または図示されていないが、本発明の原理を具現し本発明の概念と範囲に含まれた多様な方法及びこれを使用する装置を発明することができる。また、本発明の原理、観点及び実施例だけではなく特定実施例を列挙するすべての詳細な説明は構造的及び機能的均等物を含むように意図されることと理解されるべきである。
【0034】
本発明のその他の目的、特定の長所及び新規した特徴は、添付した図面と連関のある以下の詳細な説明と好ましい実施例からより明らかになる。本発明を説明することにおいて、係わる公知技術に対する具体的な説明が本発明の要旨をかえって不明にすると判断される場合、その詳細な説明を略する。本明細書の説明過程で利用される数字(例えば、第1、第2など)は同一または類似の個体を順次的に区分するための識別記号に過ぎない。
【0035】
以下、添付した図面を参照して本発明による好ましい実施例を詳しく説明する。
【0036】
図2は、従来技術と比べた本発明の好ましい一実施形態による全体パッケージの厚さが薄くなることを示す図面である。図2は、POPパッケージ全体のうち底基板(Bottom substrate)を示すものである。
【0037】
図2を参照すると、左側が従来技術による2個以上の半導体チップ100と110を実装したスタックパッケージである。右側は本発明の好ましい一実施形態による空洞(cavity)200を形成して上記空洞の中に半導体チップ100と110を収容してPOPパッケージの全体厚さをH3程度減らした。したがって、本発明により段差が生ずるように空洞の形成された印刷回路基板を用いてPOPパッケージを形成することにより全体の厚さを減らすことができる。
【0038】
図3aないし図3jは、本発明の好ましい一実施形態によるリジッド−フレキシブル(Rigid−Flexible)印刷回路基板上に半導体チップを実装するための空洞を形成する方法を示す図面である。
【0039】
図3aを参照すると、コア層30に回路及び空洞(cavity)310を形成させる。
【0040】
まずコア(core)層30を形成するCu原板(CCL : Cu Clad Laminate)は樹脂層300を基準として片面または両面に内層回路305が形成される。本発明において、コア層30を形成するCu原板300はリジッド(rigid)基板であることが好ましい。
【0041】
上記内層回路305の製作時、Cu原板(CCL)またはCuメッキの完了された基板に所望のデザイン形態に回路を形成することになる。感光性フォトレジスト(Photo Resist)を基板上に塗布してフォトマスク(Photo Mask)を基板に密着させた後、紫外線を利用してフォトレジスト上に回路を形成させ、化学的反応により不必要な銅(Cu)をエッチングさせて所望する回路を製作する。
【0042】
上記内層回路305の形成は、製造工程に応じて大きくサブトラクティブ(Subtractive)工法またはアディティブ(Additive)工法などが可能である。
【0043】
サブトラクティブ(Subtractive)工法は、一般的にフォトレジストにより回路の形成される部分及びホール(hole)中をテンティング(Tenting)した後、エッチングするのでテント及びエチ(Tent and etch)工法とも言う。これは、回路の形成される部分の銅(Cu)を露光してその外の部分の銅をエッチングして回路を形成する工法である。すなわち、銅を薬品により削り出す工法である。これに比べてアディティブ(Additive)工法は銅を付けて回路を形成する工法である。
【0044】
内層回路305はサブトラクティブ工法により形成し、外層回路はアディティブ工法またはその変形であるセミーアディティブ(Semi−additive)工法により形成するほうが好ましい。その外にも多様な工法により内層回路210または外層回路が形成され得ることは自明である。
【0045】
以下、内層回路305はサブトラクティブ工法により形成されることを中心として説明するが、これが本発明の権利範囲を限定することではない。
【0046】
図3aで、コア層30を形成するCu原板300を投入する。そして機械ドリル、パンチング(punching)またはルータ(router)を使用して加工、またはレーザドリル(すなわち、COレーザドリルまたはNd−Yagレーザドリル)、化学銅及び電気銅を介してドリルリング及び銅メッキ過程を経ってホール(hole)350を形成する。そして、マスク(mask)及びエッチングなどを介して内層回路305を形成して適切に形成されているのかの可否を検査する。
【0047】
上記ホール350は、インナービアホール(IVH: inner via hole)が好ましい。 インナービアホールは、ブラインド、ベリードビアホール(Blind and buried via hole)であって、多層印刷回路基板の内部の2層以上の導体層間を接続するメッキ貫通孔のことで印刷回路基板のすべてを貫かない孔を意味する。
【0048】
半導体チップを実装するための空洞(cavity)310は、ホール350の形成のためのドリルリング時一緒に形成されるか、または内層回路305が形成された後、パンチングまたはルータを用いる機械ドリル、COレーザドリルまたはNd−Yagレーザドリル過程を経って別に形成されることもできる。
【0049】
本発明において上記コア層30は、厚さが厚いほうが好ましい。これは、コア層30が、FCCL330より相対的に厚いことにより、撓む特性を有するFCCL330が所望する部分以外でよく撓むことを防止することができる。すなわち、反り(warpage)の防止が可能である。
【0050】
図3bを参照すると、フレキシブル基板(以下FCCLと称する)330を準備する。そしてロールツロール(Roll to Roll)工法を利用して片面回路335を形成する。ビアホール(via)が形成される部分であるビアホールランド(via land)、回路パターンなどを形成する。
【0051】
ここで、ロールツロール(Roll to Roll)工法とは、フレキシブル基板(FCCL)330の厚さが薄くて撓む性質を有する理由によりロール(roll)を利用してフレキシブル基板(FCCL)330を平に維持させ片面回路335を形成する工法である。
【0052】
供給部(feeder part)と巻き部(winder part)にそれぞれロール(roll)が存在する。供給部(feeder part)よりフレキシブル基板(FCCL)330が供給され、巻き部(winder part)にフレキシブル基板(FCCL)330が移動して巻かれる場合、供給部(feeder part)と巻き部(winderpart)との間で偏平さが維持される。そして供給部(feeder part)から巻き部(winder part)に移動する間に感光フィルム積層(dry film lamination)、露光(exposure)、現像(developing)、ドリル(drill)、ルーチング(routing)、プレーティング(plating)などの一般的な過程を経って片面回路335を形成することになる。
【0053】
図3cを参照すると、それぞれ回路が形成されたコア層30及び FCCL330をボンディングシート(bonding sheet)340を利用して積層する。上記積層の時、コア層30とFCCLの位置を正確に一致させるためにリベット(rivet)方式やピン(pin)方式の積層方法を用いる。ボンディングシート340はそれぞれの層を接合するために適切な接合性のある材料のシートであって、プリプレグ、接着フィルムなどがある。
【0054】
ボンディングシート340を使用したコア層30とFCCL330の積層時にパッド部分(図3eのA部分)をボンディングシート340が覆わないようにしながら積層する方法が図3dないし図3eに示されている。
【0055】
図3dないし図3eを参照すると、コア層30とFCCL330の積層時ボンディングシート340が後の半導体チップが実装される時、内層に形成された回路と連結される部分であるパッド部分(図3eのA部分)を覆わないようにするコンフォーマルフィルム(conformal film)342を利用する。また、コンフォーマルフィルム342は、積層時にとけて空洞310を満たすことで基板全体に一定した圧力を加えることになる。従って、ボンディングシート340により、コア層30とFCCL330が一定した圧力により均等に接着されるようにする。コンフォーマルフィルム342は、ポリエチレン(PE)フィルムまたはポリ塩化ビニル(PVC)フィルムが使用され得る。
【0056】
この時ダミーボード(dummy board)344を用いて、コンフォーマルフィルム342を積層する時空洞310の開口部縁に圧力が集中されないように保護するバッファ役目をすることにし、回路の損傷を防止するようにする。追後基板からダミーフィルム344の除去が容易くなるようにリリースフィルム(release film)346を使用する。
【0057】
図3dないし図3eで使用されたコンフォーマルフィルム342、ダミーフィルム344、リリースフィルム346を除去すると図3fに示されているようにコア層30に空洞310が形成されてFCCL330の積層された多層印刷回路基板が形成される。
【0058】
図3gを参照すると、図3fに示されているように、積層体にレーザドリル(すなわち、COレーザドリルまたはNd−Yagレーザドリル)を利用してFCCL330の絶縁層部分にビアホール360を形成する。FCCL330の表面上に形成された回路335間の電気的接続及びFCCL330とコア層30間の層間連結のためのビアホール360を形成する。これのためには、FCCL330の厚さ及びボンディングシート340の厚さに応じてビアホールの大きさ及びドリルリング条件を設定しなければならない。上記ビアホール360は、ブラインドビアホール(BVH: Blind Via Hole)が好ましい。
【0059】
図3hを参照すると、ビアホール360が形成された部分に表面処理(IAR処理)をした後シードレイヤ(seed layer)を形成してメッキ362を介してコア層30とFCCL330とを連結させる。シードレイヤは、化学銅メッキやスパッタ(sputter)を用いて形成し、メッキ以後に電解メッキを介してビアホール部分をメッキさせる。例えば、シードレイヤは03ないし1.5μmの厚さを有する銅メッキであり、以後電解メッキを介して大略10μm内外でメッキをする。
【0060】
上記メッキ工程において、コア層30及びFCCL330のパッド形成部分(図3eのA部分)を保護するためにビアホール360の以外の部分は保護フィルムを施した後工程を進行する。
【0061】
図3iを参照すると、上記のように、ビアホール360が形成されてメッキ362された積層体の両面に外層回路364を形成する。外層回路364の形成のために感光フィルム(Dry film)を利用してビアホール及び回路になる部分のフィルムを除いてテンティング(tenting)方法を介して不必要な部分の銅(Cu)をエッチングして回路を形成する。これは図3aを参照して上述した工法により可能となる。
【0062】
図3jを参照すると、外層回路264の保護のためにソルダーマスク印刷(PSR printing : Photo Solder Resist printing)処理をする。ソルダーレジスト(Solder resist)370を塗布して回路を保護する。ソルダーレジスト370として、PSRインクは、印刷回路基板に部品を実装する時使用されるソルダー(solder)が必要部分だけに付けられるように、不必要な部分にはソルダー付着を防止するために使用される。PSRインクの物理的特性上、PSRインクが基板に残存する部位はソルダーが付かないことになり、PSRインクのない部位はソルダーがくっついてその上に電子部品が装着され得るようにする役目をする。また、印刷回路基板の表面回路を外部環境から保護するためにPSRインクを塗布する。
【0063】
PSRインクと印刷回路基板をよく密着させるために、外層回路364の上に粗度を形成させ、汚染物質を除去する工程を経った後、スクリーン印刷またはスプレー塗布(spray coater)方式でPSRインクを塗布し、露光、現像、完全硬化過程を経ってソルダーマスク印刷処理を終える。
【0064】
また、半導体チップを空洞310に実装する場合、コア層30及びFCCL330との電気的接続のためにワイヤーボンディングパッド(wire bonding pad)320を電解金メッキまたは無電解金メッキを介して形成する。金メッキにより電気的に導通することができるし外部環境からの保護が可能となる。
【0065】
電解金メッキは、電気的な析出でメッキを進行する方法であって、金の硬度に応じてソフトゴールド、ハードゴールドに区分される。ソフトゴールドはボールグリドアレイなどのボンディング(bonding)性が必要な製品に、また、ハードゴールドは耐磨耗性及び電気的な特性が要求される製品に適用される。無電解金メッキは電気を通じなく、化学的に反応してメッキする工法であって、金メッキの厚さに応じてフラッシュ(flash)メッキと厚さメッキに分けられる。
【0066】
本発明によれば、ワイヤーボンディングパッド320は2個以上の半導体チップを実装するためにコア層30及びFCCL330にそれぞれ形成されて2層を成すほうが好ましい。
【0067】
また、POP形成時、図3jの基板パッケージ上に積層され得る基板パッケージとの電気的接続及び積層間隔を維持するためのバンプ(bump)を形成され得るバンプ形成パッド(図示せず)も上記コア層30上に形成されることができる。これもまたワイヤーボンディングパッド320と同じく電解または無電解金メッキにより形成される。金メッキにより電気的に導通することができるし、外部環境からの保護が可能となる。
【0068】
図4aは、上述した工程を経って完成されたリジッド−フレキシブル印刷回路基板の断面図であり、図4bは図4aに示したリジッド−フレキシブル印刷回路基板の平面図である。
【0069】
図4aを参照すると、リジッド−フレキシブル印刷回路基板は、コア層、FCCL330、ボンディングシート340、コア層の中の空洞310、ワイヤーボンディングパッド320及び各種ビアホール350を含む。
【0070】
図4bを参照すると、FCCL330の上にコア層が積層され、上記コア層に半導体チップを実装することができる空洞310が形成されている。上記空洞310内に表出されたFCCL330のある部分(図3eのA部分)の上に半導体チップとの電気的接続のためのワイヤーボンディングパッド320を形成する。そして、コア層の空洞310の開口部縁に半導体チップとの電気的接続のための他のワイヤーボンディングパッド320を形成する。
【0071】
それにまた、POP形成時、図3jの基板パッケージ上に積層され得る基板パッケージとの電気的接続及び積層間隔を維持するためのバンプ(bump)が形成され得るバンプ形成パッド、すなわち、ボールパッド400も上記コア層の上に形成されることができる。
【0072】
図5aは、本発明の好ましい一実施例によるPOP用リジッドフレキシブル印刷回路基板が平面上に展開された場合の図面であり、図5bは図5aに展開されたPOP用リジッド−フレキシブル印刷回路基板がパッケージオンパッケージ形態に形成されて小型化された形態を示す図面である。
【0073】
図5aを参照すると、図4bに示されているように空洞310の形成された2個のコア層を所定の間隔でFCCL330上に積層する。
【0074】
そして図5bの形態になるようにFCCL330の中央部分のコア層が積層されていない部分を曲げて、各コア層の積層されたパッケージが互いにもう一度積層されるようにする。この時、ボールパッド400上にバンプ(bump)510を形成することで電気的接続を維持しかつパッケージ間の間隔を維持することができる。
【0075】
以後モールディング処理をして折られた形態を維持することにより小型化されたPOP用リジッドーフレキシブル印刷回路基板を安定的に製品に実装することができる。
【0076】
上記では、本発明の好ましい実施例を参照して説明したが、該当技術分野で通常の知識を持った者であれば、下記の特許請求の範囲に記載された本発明の思想及び領域から脱しない範囲内で本発明を多様に修正及び変更させることができるだろう。
【図面の簡単な説明】
【0077】
【図1a】従来技術によるPOP構造図及び最近POP趨勢に対する図面である。
【図1b】従来技術によるPOP構造図及び最近POP趨勢に対する図面である。
【図2】従来技術と比べた本発明の好ましい一実施例による全体パッケージの厚さが薄くなったことを示す図面である。
【図3a】本発明の好ましい一実施例によるリジッドーフレキシブル(Rigid−Flexible)印刷回路基板上に半導体チップを実装するための空洞を形成する方法を示す図面である。
【図3b】本発明の好ましい一実施例によるリジッドーフレキシブル(Rigid−Flexible)印刷回路基板上に半導体チップを実装するための空洞を形成する方法を示す図面である。
【図3c】本発明の好ましい一実施例によるリジッドーフレキシブル(Rigid−Flexible)印刷回路基板上に半導体チップを実装するための空洞を形成する方法を示す図面である。
【図3d】本発明の好ましい一実施例によるリジッドーフレキシブル(Rigid−Flexible)印刷回路基板上に半導体チップを実装するための空洞を形成する方法を示す図面である。
【図3e】本発明の好ましい一実施例によるリジッドーフレキシブル(Rigid−Flexible)印刷回路基板上に半導体チップを実装するための空洞を形成する方法を示す図面である。
【図3f】本発明の好ましい一実施例によるリジッドーフレキシブル(Rigid−Flexible)印刷回路基板上に半導体チップを実装するための空洞を形成する方法を示す図面である。
【図3g】本発明の好ましい一実施例によるリジッドーフレキシブル(Rigid−Flexible)印刷回路基板上に半導体チップを実装するための空洞を形成する方法を示す図面である。
【図3h】本発明の好ましい一実施例によるリジッドーフレキシブル(Rigid−Flexible)印刷回路基板上に半導体チップを実装するための空洞を形成する方法を示す図面である。
【図3i】本発明の好ましい一実施例によるリジッドーフレキシブル(Rigid−Flexible)印刷回路基板上に半導体チップを実装するための空洞を形成する方法を示す図面である。
【図3j】本発明の好ましい一実施例によるリジッドーフレキシブル(Rigid−Flexible)印刷回路基板上に半導体チップを実装するための空洞を形成する方法を示す図面である。
【図4a】上記の工程を経って完成されたリジッドーフレキシブル印刷回路基板の断面図である。
【図4b】図4aに示されているリジッドーフレキシブル印刷回路基板の平面図である。
【図5a】本発明の好ましい一実施例によるPOP用リジッドーフレキシブル印刷回路基板が平面上に展開された時の図面である。
【図5b】図5aに展開されたPOP用リジッド−フレキシブル印刷回路基板がパッケージ・オン・パッケージ(POP)形態に形成され小型化された形態を示す図面である。
【符号の説明】
【0078】
30:コア層(リジッド基板)
330:FCCL(フレキシブル基板)
310:空洞(cavity)
320:ワイヤーボンディングパッド
340:ボンディングシート(bonding sheet)




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013