米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> サムソン エレクトロ−メカニックス カンパニーリミテッド.

発明の名称 ICチップ積層構造を有する電子機器用モジュール
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−27746(P2007−27746A)
公開日 平成19年2月1日(2007.2.1)
出願番号 特願2006−193189(P2006−193189)
出願日 平成18年7月13日(2006.7.13)
代理人 【識別番号】100104156
【弁理士】
【氏名又は名称】龍華 明裕
発明者 リー、ヨン ブン
要約 課題
多数のICチップを密集して積層させた電子機器用モジュールが提供される。

解決手段
本発明は、複数のICチップを密集して積層させた電子機器用モジュールから、電極が形成された基板、上記基板上に配置された少なくとも一つのスペーサ(spacer)、上記スペーサ上に配置され、上記スペーサより大きい大きさを具備し基板に電気的に連結されるICチップ、および、上記基板とICチップとの間に形成された空間、を含むICチップ積層構造を有する電子機器用モジュールを提供する。
特許請求の範囲
【請求項1】
複数のICチップを密集して積層させた電子機器用モジュールにおいて、
電極が形成された基板、
前記基板上に配置された少なくとも一つのスペーサ(spacer)、
前記スペーサ上に配置され、前記スペーサより大きい大きさを具備し前記基板に電気的に連結されるICチップ、および
前記基板と前記ICチップとの間に形成された空間、を含むことを特徴とする電子機器用モジュール。
【請求項2】
前記空間はチップ部品らが基板に実装される領域を形成することを特徴とする請求項1に記載の電子機器用モジュール。
【請求項3】
前記空間は第2ICチップと第2スペーサが配されたことを特徴とする請求項1に記載の電子機器用モジュール。
【請求項4】
前記第2ICチップと前記第2スペーサは前記少なくとも一つのスペーサと同一高さを有することを特徴とする請求項3に記載の電子機器用モジュール。
【請求項5】
前記ICチップおよび前記第2ICチップはベアチップ(bare chips)であることを特徴とする請求項4に記載のICチップ積層構造を有する電子機器用モジュール。
【請求項6】
前記ICチップはベアチップ(bare chips)で、前記第2ICチップはフリップチップ(flip chips)であることを特徴とする請求項4に記載のICチップ積層構造を有する電子機器用モジュール。
【請求項7】
複数のICチップを密集して積層させた電子機器用モジュールにおいて、
電極が形成された基板、
前記基板上に配置された第1ICチップ、
前記第1ICチップまたは前記基板上に配置された複数のスペーサ、
前記複数のスペーサ上に配置され、前記ICチップより大きい大きさで実装される第2ICチップ、および
前記基板と前記第2ICチップとの間に形成されたチップ部品装着空間、を含むことを特徴とする電子機器用モジュール。
【請求項8】
前記第1ICチップおよび前記第2ICチップはベアチップ(bare chips)であることを特徴とする請求項7に記載の電子機器用モジュール。
【請求項9】
前記第1ICチップはフリップチップ(flip chips)で、前記第2ICチップはベアチップ(bare chips)であることを特徴とする請求項7に記載の電子機器用モジュール。
発明の詳細な説明
【技術分野】
【0001】
本発明は複数の集積回路チップ(以下、ICチップとする)を密集して積層させた電子機器用モジュールに関することとして、より詳細には多数のICチップらとチップ部品らを効率的に積層配置して小型化及び集積化を成すことにより電子製品の性能向上を成すことと同時に、構造的な空間活用度を極大化させ完製品の小型化を成すことが可能であるよう改善されたICチップ積層構造を有する電子機器用モジュールに関する。
【背景技術】
【0002】
最近、電子製品の急速な産業発展が成され、使用者のニーズに伴い電子機器はさらに小型化と軽量化及び多機能化が要求されている。
【0003】
このような要求に伴い開発された電子機器組合せ技術の一つとして、同一または異種の複数のICチップを一つの単位モジュール(module)で具現する技術が開発されつつある。
【0004】
これは各々のICチップをモジュール(module)多数個で具現することに比べ一つのモジュールで構成するためその大きさや重さ及び実装面積において非常に有利な利点を有する。
【0005】
このようなモジュール技術は特に小型化と軽量化が要求される携帯用電話機などにおいて実装面積の縮小と軽量化のため多く適用されている。
【0006】
一般的に複数の半導体素子またはベアチップ(bare chips)、フリップチップ(flip chips)等のような複数のICチップを一つのモジュール(module)内に構成する方法としては、これらを積層させる方法と並列に配置させる方法がある。前者の場合、複数のチップを積層させる構造であるため、その工程が複雑となり限定された厚さから安定された工程を確保し難い短所があり、後者の場合には基板の平面上に二つ以上のICチップを並んで配列させる構造であるため、大きさ減少による小型化の長所を得難い。普通小型化と軽量化が必要なモジュール(module)に適用される形態としてICチップらを積層させる形態が多く使用される。
【0007】
このような形態の従来技術に伴うICチップ積層構造を有する電子機器用モジュールは下記の通りである。
【0008】
図1は従来技術に伴う電子機器用モジュール200の一例を示した断面図として、このような従来の電子機器用モジュール(module)200は基板210上に第1ICチップ212が実装され、その上には第1スペーサ214が位置され、上記第1ICチップ212とは一定間隔を維持しながら基板210上に第2スペーサ216が配置され、上記第1ICチップ212の第1スペーサ214と第2スペーサ216上に第2ICチップ220が配置される構造である。そして上記第1ICチップ212と第2ICチップ220は各々上記基板210に多数のボンディングワイヤ222で電気的に連結される構造である。
【0009】
上記のような構造を通じて従来技術に伴う電子機器用モジュール200は複数の第1ICチップ212と第2ICチップ220を積層で配置する構造を有する。
【0010】
しかし、このような従来の電子機器用モジュール200は上記第1ICチップ212と第2ICチップ220ら以外の様々なチップ部品、例えば抵抗、MLCC、インダクタ等基本的な複数の素子が基板210上に実装されるべきであるが、これらは別途の位置に装着しなければならないためその構造は小型化されず、それに伴う構造的な改善が必要である。
【0011】
図2には従来の技術に伴う他の形態のICチップ積層構造を有する電子機器用モジュール250が図示されている。
【0012】
これは複数のICチップを含んで一つの単位パッケージに製造される電子機器用モジュール250として、チップ実装領域とその周辺領域に形成された複数の第1基板ボンディングパッド252とそれらの第1基板ボンディングパッド252から所定距離に形成された複数の第2基板ボンディングパッド254を含む基板256を具備する。そして、上記基板256のチップ実装領域に付着された第1チップ260と、上記第2基板ボンディングパッド254と第1チップ260との間に付着され第1チップ260の実装高さより大きい厚さを有するスペーサ(spacer)262と、第1チップ260より大きさが大きくスペーサ262上にチップパッド264aが形成された第2チップ264を具備する。
【0013】
また、上記第1チップ260のチップパッド260aとそれに対応される第1基板ボンディングパッド252、そして第2チップ264のチップパッド264aとそれに対応される第2基板ボンディングパッド254を電気的に連結するボンディングワイヤ270と、基板256のチップ実装面の反対面に付着された外部接続端子274、及び上記第1チップ260、第2チップ264、ボンディングワイヤ270及びスペーサ262を密封支持するパッケージ胴体280を含む構造である。
【0014】
しかし、このような従来の構造も上記第1チップ260と第2チップ264以外の様々なチップ部品に対する考慮をしていないものであるため、これらを別途に装着しなければならず、これに伴い構造改善の必要性が多いのである。
【0015】
図3には上記とはまた異なる従来構造の電子機器用モジュール300が図示されている。このような従来の技術は電極(未図示)が形成された基板310上に第1半導体素子312があり、その上に接着剤層(スペーサ)314a、316aを通じて第2、3半導体素子314、316が配置されている。そして、第1、2、3半導体素子312、314、316と基板310は複数のボンディングワイヤ320で連結されている。
【0016】
しかし、このような従来の技術も上記第1、2、3半導体素子312、314、316を効果的に積層してはいるものの、上記半導体素子312、314、316以外の様々な基本的なチップ部品等に対する考慮をしていないものであるため、これらを別途に装着しなければならない。従って、このような従来の技術も構造改善の必要性が多いのである。
【発明の開示】
【発明が解決しようとする課題】
【0017】
本発明は上記のような従来の問題点を解決するためのものとして、その目的は複数のICチップの積層構造においてチップ部品装着空間の活用を極大化して、これらICチップとチップ部品との間で成される回路連結及び回路大きさを最小化することにより、これらの間の性能特性を向上させるよう改善されたICチップ積層構造を有する電子機器用モジュールを提供することにその目的がある。
【0018】
そして、本発明は複数のICチップの積層構造において空間の活用を極大化し、小型化を成すことにより最終製品の小型化と集積化を成し製品競争力を確保することが可能であるよう改善されたICチップ積層構造を有する電子機器用モジュールを提供するにもその目的がある。
【課題を解決するための手段】
【0019】
上記目的を達成するために、本発明の第1の形態によれば、複数のICチップを密集して積層させた電子機器用モジュールにおいて、電極が形成された基板、上記基板上に配置された少なくとも一つのスペーサ(spacer)、上記スペーサ上に配置され、上記スペーサより大きい大きさを具備し基板に電気的に連結されるICチップ、および、上記基板とICチップとの間に形成された空間、を含むことを特徴とするICチップ積層構造を有する電子機器用モジュールが提供される。
【0020】
また、上記電子機器用モジュールにおいて、上記空間は複数のチップ部品が基板に実装される領域を形成することが好ましい。
【0021】
また、上記電子機器用モジュールにおいて、上記空間は第2ICチップと第2スペーサが配されたものであることを特徴とするICチップ積層構造を有することが好ましい。
【0022】
また、このとき、上記第2ICチップと第2スペーサは上記少なくとも一つのスペーサと同一高さを有することが好ましい。
【0023】
また、このとき、上記ICチップおよび第2ICチップはベアチップ(bare chips)でもよい。
【0024】
また、このとき、上記ICチップはベアチップ(bare chips)で、上記第2ICチップはフリップチップ(flip chips)でもよい。
【0025】
また、本発明の第2の形態によれば、複数のICチップを密集して積層させた電子機器用モジュールにおいて、電極が形成された基板、上記基板上に配置された第1ICチップ、上記第1ICチップまたは基板上に配置された複数のスペーサ、上記複数のスペーサ上に配置され、上記ICチップより大きい大きさで実装される第2ICチップ、および、上記基板と第2ICチップとの間に形成されたチップ部品装着空間、を含むことを特徴とするICチップ積層構造を有する電子機器用モジュールが提供される。
【0026】
また、上記電子機器用モジュールにおいて、上記第1および第2ICチップはベアチップ(bare chips)であることを特徴とするICチップ積層構造を有する電子機器用モジュールを提供する。
【0027】
また、上記電子機器用モジュールにおいて、上記第1ICチップはフリップチップ(flip chips)で、上記第2ICチップはベアチップ(bare chips)であることを特徴とするICチップ積層構造を有する電子機器用モジュールを提供する。
【発明の効果】
【0028】
本発明によると、複数のICチップの積層構造から複数のICチップと複数のチップ部品との間における回路連結及び回路構成を小型化し最小化することが可能であることにより、複数のICチップとチップ部品及び基板との間から発生する電気的な抵抗及びインダクタンス等を最小化することが可能なため製品の技術的な性能を向上させる効果が得られる。
【0029】
そして、本発明は複数のICチップの積層構造において複数のICチップと複数のチップ部品との間での空間の活用を極大化し、小型化を成すことにより本発明が装着される最終製品、即ち携帯電話などのモバイル製品の小型化と集積化を成し製品競争力を確保することが可能な改善された効果が得られる。
【発明を実施するための最良の形態】
【0030】
以下、本発明の好ましい実施例に対して図面を参照してより詳細に説明する。
【0031】
本発明の一実施例に伴うICチップ積層構造を有する電子機器用モジュール1は図4に図示された通り、ICチップ10を密集して積層させ、同時にチップ部品20らを一体で積層させたものである。
【0032】
本発明に伴うICチップ積層構造を有する電子機器用モジュール1は電極(未図示)が形成された基板5を有する。そして、上記基板5の上部には少なくとも一つのスペーサ(spacer)12が配置され、上記スペーサ12は絶縁材料からなるものとして、多様な材質で構成されることが可能で、予め一定な形態を有するよう成形して基板5に付着させ形成することが可能である。
【0033】
また、本発明は上記スペーサ12上に配置され、上記スペーサ12より大きい大きさを具備し基板5に電気的に連結されるICチップ10を含む。
【0034】
上記ICチップ10と基板5の電気的な連結はICチップ10のチップパッド(未図示)に形成された金バンプとそれに対応される基板5のボンディングパッド(未図示)が複数のボンディングワイヤ24によって多数個所で電気的に連結される。
【0035】
そして、本発明は上記基板5とICチップ10との間に形成されたチップ部品装着空間30を含む。即ち、上記スペーサ12により基板5上で支持されるICチップ10はスペーサ12を除いた基板5との間に空間30を形成し、上記空間30は複数のチップ部品20が基板5に実装される領域を形成する構造である。
【0036】
このため、上記空間30はスペーサ12の大きさとICチップ10の大きさとが事前に決まるとそれに合わせて上記空間30の大きさは事前に計画可能なものである。
【0037】
また、本発明は好ましくは、図5に図示された通り、上記空間30は複数のチップ部品20と第2ICチップ40と第2スペーサ42が位置することが可能である。このような場合、上記空間30は第2ICチップ40と第2スペーサ42の大きさを考慮して事前に決まることが可能で、上記第2ICチップ40と第2スペーサ42は上記少なくとも一つのスペーサ12と同一高さを具備しICチップ10を支持することが可能である。
【0038】
このような場合に上記第2スペーサ42も絶縁材料からなるのである。そして、このように上記第2ICチップ40と第2スペーサ42を装着する場合には第2ICチップ40と第2スペーサ42の大きさがその上部に位置されたICチップ10に比べ小さいものであることが分かる。また、上記小さい大きさの第2ICチップ40は基板5上の組立過程において上記大きい大きさのICチップ10より優先してボンディングワイヤ46が成され、その次に大きい大きさのICチップ10のボンディングワイヤ24が連結される。
【0039】
上記において本発明は好ましくは、上記ICチップ10及び第2ICチップ40らはベアチップ(bare chips)からなることが可能である。そして、本発明は好ましくは、上記ICチップ10はベアチップ(bare chips)で、上記第2ICチップはフリップチップ(flip chips)からなることが可能である。
【0040】
上記ベアチップはパッケージに入っておらず、ウェーハ(wafer)から切り取ったチップとして、このようにベアチップで構成するとさらに原価低減側面から有利で、フリップチップを具備すると性能面から有利である。
【0041】
また、本発明は図6に図示されたような変形構造からなることが可能である。
【0042】
本発明の変形実施例に伴うICチップ積層構造を有する電子機器用モジュール50は電極(未図示)が形成された基板55を具備する。
【0043】
そして、上記基板55上に配置された第1ICチップ60を含み、上記第1ICチップ60または基板55上に配置されたスペーサ62らを含む。上記スペーサ62は絶縁材料からなるものとして多様な材質で構成されることが可能で、第1ICチップ60の大きさに伴い、または以後に説明される第2ICチップ70の大きさに伴い予め一定な形態と大きさを有するように成形して上記第1ICチップ60または基板55に付着される。
【0044】
また、本発明は上記スペーサ62ら上に配置され、上記第1ICチップ60より大きい大きさで実装される第2ICチップ70を含む。
【0045】
このような上記第1及び第2ICチップ60、70は基板55との電気的な連結がボンディングワイヤ74によって多数個所で成される。
【0046】
上記のように基板55上に第1及び第2ICチップ60、70が配置されると、上記基板55と第2ICチップ70との間にはチップ部品装着空間80が形成される。
【0047】
従って、上記チップ部品装着空間80には抵抗、MLCC、インダクタ等のような基本的な素子の複数のチップ部品82が多数個実装される領域を形成する。
【0048】
そして、本発明は好ましくは、上記第1及び第2ICチップ60、70らがベアチップ(bare chips)からなることが可能である。上記ベアチップはパッケージに入っておらず、ウェーハ(wafer)から切り取ったチップとして、このようにベアチップで構成するとさらに原価低減側面から有利で、これら第1及び第2ICチップ60、70は基板55に対してボンディングワイヤ74を通じて電気的に多数個所で連結される。
【0049】
また、本発明は好ましくは、上記第1ICチップ60’はフリップチップ(flip chips)で、上記第2ICチップ70はベアチップ(bare chips)からなることが可能である。
【0050】
これは図7に図示された通り、第1ICチップ60’がフリップチップからなると、基板55に対してソルダボール64とバンプを使用して電気的に連結されるためワイヤ連結に比べインダクタンスと抵抗を大きく減らすことが可能である。また、構造的に電源供給が基板55から直接遂行されるためベアチップの連結構造に比べ電圧変動が少ない効果を得る。
【0051】
そして、上記第2ICチップ70はボンディングワイヤ74を通じて基板55に電気的に連結される。
【0052】
上記のような構造を通じて本発明は第1ICチップ60’はボンディングワイヤが不必要となり、上記基板55と第2ICチップ70との間にはチップ部品装着空間80がさらに大きく形成される。従って、上記チップ部品装着空間80にはより多くの数のチップ部品82が実装される効果を得ることが可能である。
【0053】
上記の本発明は特定な実施例に関して図示され説明されたが、これは単なる例示として本発明を説明するため記載されたもので、本発明をこのような特定構造で制限することではない。当業界における通常の知識を有する者であれば、以下の請求範囲に記載された本発明の思想及び領域を外れない範囲内で本発明を多様に修正及び変更することが可能であることが分かる。しかし、このような修正及び変形構造らは全て本発明の権利範囲内に含まれることを明らかにする。
【図面の簡単な説明】
【0054】
【図1】従来技術に伴うICチップ積層構造を有する電子機器用モジュール200を示す構成図として、(a)は平面図を、(b)は断面図を示す。
【図2】従来技術に伴う他の構造のICチップ積層構造を有する電子機器用モジュール250を図示した構成図として、(a)は平面図を、(b)は断面図を示す。
【図3】他の従来技術に伴う構造のICチップ積層構造を有する電子機器用モジュールを図示した構成図として、(a)は平面図を、(b)は断面図を示す。
【図4】本発明の一実施形態であるICチップ積層構造を有する電子機器用モジュールを図示した構成図として、(a)は平面図を、(b)は断面図を示す。
【図5】他の実施形である複数のICチップ積層構造を有する電子機器用モジュールを図示した構成図として、(a)は平面図を、(b)は断面図を示す。
【図6】さらに他の実施例である第1ICチップと第2ICチップを具備した電子機器用モジュールを図示した構成図として、(a)は平面図を、(b)は断面図を示す。
【図7】さらに他の実施形態であるベアチップとフリップチップを具備した電子機器用モジュールを図示した構成図として、(a)は平面図を、(b)は断面図を示す。
【符号の説明】
【0055】
1、50 本発明のICチップ積層構造を有する電子機器用モジュール
5 基板
10 ICチップ
12 スペーサ(spacer)
20 チップ部品
24 ボンディングワイヤ
30 空間
40 第2ICチップ
42 第2スペーサ
46 ボンディングワイヤ
55 基板
60、60’ 第1ICチップ
62 スペーサ
70 第2ICチップ
74 ボンディングワイヤ
80 チップ部品装着空間
82 チップ部品
200、250、300 従来技術に伴う電子機器用モジュール
212 第1ICチップ
214 第1スペーサ
216 第2スペーサ
220 第2ICチップ
222 ボンディングワイヤ
252 第1基板ボンディングパッド
254 第2基板ボンディングパッド
256 基板
260 第1チップ
262 スペーサ(spacer)
264 第2チップ
260a、264a チップパッド
270 ボンディングワイヤ
274 外部接続端子
280 パッケージ胴体
312、314、316 第1、2、3半導体素子
314a、316a 接着剤層(スペーサ)
320 ボンディングワイヤ




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013