米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> セイコーエプソン株式会社

発明の名称 シリサイドの形成方法及び半導体装置の製造方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−227865(P2007−227865A)
公開日 平成19年9月6日(2007.9.6)
出願番号 特願2006−50416(P2006−50416)
出願日 平成18年2月27日(2006.2.27)
代理人 【識別番号】100066980
【弁理士】
【氏名又は名称】森 哲也
発明者 渡邉 幸宗 / 三瀬 信行 / 右田 真司
要約 課題
熱的安定性に優れ、先端位置の制御性に優れたニッケルダイシリサイド層(NiSi)を低温で形成できるようにしたシリサイドの形成方法及び半導体装置の製造方法を提供する。

解決手段
ウエーハ表面のシリコン上にNi膜を形成する。次に、ウエーハをアニール処理して、Ni膜とシリコンとを反応させNiSi層を形成する。Ni膜を形成する工程では、ArガスとNガスとを含む混合ガス雰囲気中でNi膜をスパッタリングにより成膜する。また、Ni膜を成膜した後のアニール処理の条件は、例えば、100%のN雰囲気、且つ大気圧(即ち、ほぼ1気圧)で、温度が400℃以上800℃未満、より望ましくは温度が500℃以上600℃以下である。
特許請求の範囲
【請求項1】
シリコン層(若しくは、シリコン基板)上にニッケル膜を形成する工程と、
前記ニッケル膜中、又は前記ニッケル膜と前記シリコン層(若しくは、シリコン基板)との界面の少なくとも一方に窒素を導入する工程と、
前記窒素を導入した後で前記ニッケル膜と前記シリコン層(若しくは、シリコン基板)とに所定条件の熱処理を施して、ニッケルダイシリサイド層を形成する工程と、を含むことを特徴とするシリサイドの形成方法。
【請求項2】
シリコン層(若しくは、シリコン基板)上にニッケル膜を形成する工程と、
前記ニッケル膜と前記シリコン層(若しくは、シリコン基板)とに所定条件の熱処理を施して、ニッケルダイシリサイド層を形成する工程と、を含み、
前記ニッケル膜を形成する工程では、
アルゴンガスと窒素ガスとを含む混合ガス雰囲気中で前記ニッケル膜をスパッタリングすることによって、当該ニッケル膜を前記シリコン層(若しくは、シリコン基板)上に形成することを特徴とするシリサイドの形成方法。
【請求項3】
前記混合ガスにおける前記窒素ガスの分圧比は少なくとも5%以上であることを特徴とする請求項2に記載のシリサイドの形成方法。
【請求項4】
シリコン層(若しくは、シリコン基板)上にニッケル膜を形成する工程と、
前記ニッケル膜に窒素をイオン注入する工程と、
前記窒素をイオン注入した後で前記ニッケル膜と前記シリコン層(若しくは、シリコン基板)とに所定条件の熱処理を施して、ニッケルダイシリサイド層を形成する工程と、を含むことを特徴とするシリサイドの形成方法。
【請求項5】
シリコン層(若しくは、シリコン基板)上にシリコン窒化膜を形成する工程と、
前記シリコン窒化膜上にニッケル膜を形成する工程と、
前記ニッケル膜と、前記シリコン窒化膜及び前記シリコン層(若しくは、シリコン基板)に所定条件の熱処理を施して、ニッケルダイシリサイド層を形成する工程と、を含むことを特徴とするシリサイドの形成方法。
【請求項6】
前記ニッケル膜を形成する前に、水素ガスを含む雰囲気中で前記シリコン層(若しくは、シリコン基板)の表面をプラズマ処理する工程、を含むことを特徴とする請求項1から請求項5の何れか一項に記載のシリサイドの形成方法。
【請求項7】
前記ニッケルダイシリサイド層を形成する前に、前記ニッケル膜の内から外側への窒素の拡散を抑制するキャップ膜を当該ニッケル膜上に形成する工程、を含み、
前記ニッケルダイシリサイド層を形成する工程では、
前記キャップ膜で覆われた前記ニッケル膜と前記シリコン層(若しくは、シリコン基板)とに所定条件の熱処理を施して前記ニッケルダイシリサイド層を形成することを特徴とする請求項1から請求項6の何れか一項に記載のシリサイドの形成方法。
【請求項8】
前記所定条件とは、
前記熱処理を施すチャンバ内の圧力が大気圧で、その温度が400℃以上800℃未満の条件である、ことを特徴とする請求項1から請求項7の何れか一項に記載のシリサイドの形成方法。
【請求項9】
前記所定条件とは、
前記熱処理を施すチャンバ内の圧力が大気圧で、その温度が500℃以上600℃以下の条件である、ことを特徴とする請求項1から請求項7の何れか一項に記載のシリサイドの形成方法。
【請求項10】
ゲート電極をシリコン層上に形成する工程と、
前記シリコン層のチャネル領域と接合されたニッケルダイシリサイド層を含んで構成されるソース/ドレイン層を形成する工程と、
前記ニッケルダイシリサイド層に不純物を導入する工程と、
前記ニッケルダイシリサイド層に導入された不純物を前記シリコン層側に追い出すことにより、前記ニッケルダイシリサイド層と前記シリコン層との界面に配置された不純物導入層を形成する工程と、を含み、
前記ニッケルダイシリサイド層は、
請求項1から請求項9の何れか一項に記載のシリサイドの形成方法を実行することによって形成することを特徴とする半導体装置の製造方法。
【請求項11】
ダミーゲート電極をシリコン層上に形成する工程と、
前記シリコン層のチャネル領域と接合されたニッケルダイシリサイド層を含んで構成されるソース/ドレイン層を形成する工程と、
前記ニッケルダイシリサイド層に不純物を導入する工程と、
前記ニッケルダイシリサイド層に導入された不純物を前記シリコン層側に追い出すことにより、前記ニッケルダイシリサイド層と前記シリコン層との界面に配置された不純物導入層を形成する工程と、
前記ダミーゲート電極を埋め込む絶縁層を前記シリコン層上に形成する工程と、
前記絶縁層に埋め込まれたダミーゲート電極を除去することにより、前記ダミーゲート電極に対応した溝を前記絶縁層に形成する工程と、
前記溝内にゲート電極を埋め込む工程と、を含み、
前記ニッケルダイシリサイド層は、
請求項1から請求項9の何れか一項に記載のシリサイドの形成方法を実行することによって形成することを特徴とする半導体装置の製造方法。
【請求項12】
絶縁層上に配置されたシリコン層上にゲート電極を形成する工程と、
前記ゲート電極の側壁にサイドウォールを形成する工程と、
前記サイドウォールの側方に配置されたニッケルダイシリサイド層を形成する工程と、
前記ニッケルダイシリサイド層に不純物を導入する工程と、
熱処理にて前記ニッケルダイシリサイド層の底面を前記絶縁層に接触させることにより、前記シリコン層の結晶方位面に沿って接合面が配置されたニッケルダイシリサイド層からなるソース/ドレイン層を形成するとともに、前記ニッケルダイシリサイド層に導入された不純物を前記シリコン層側に拡散させ、前記ソース/ドレイン層と前記シリコン層との界面に配置された不純物導入層を形成する工程と、を含み、
前記ニッケルダイシリサイド層は、
請求項1から請求項9の何れか一項に記載のシリサイドの形成方法を実行することによって形成することを特徴とする半導体装置の製造方法。
【請求項13】
シリコン基板上にゲート電極を形成する工程と、
前記ゲート電極の側壁にサイドウォールを形成する工程と、
前記サイドウォールの側方に配置されたニッケルダイシリサイド層を形成する工程と、
前記ニッケルダイシリサイド層に不純物を導入する工程と、
チャネル領域に対する接合面が前記シリコン基板の結晶方位面に沿って配置されたニッケルダイシリサイド層からなるソース/ドレイン層を熱処理にて形成するとともに、前記ニッケルダイシリサイド層に導入された不純物を前記シリコン基板側に拡散させ、前記ソース/ドレイン層と前記シリコン基板との界面に配置された不純物導入層を形成する工程と、を含み、
前記ニッケルダイシリサイド層は、
請求項1から請求項9の何れか一項に記載のシリサイドの形成方法を実行することによって形成することを特徴とする半導体装置の製造方法。
発明の詳細な説明
【技術分野】
【0001】
本発明は、シリサイドの形成方法及び半導体装置の製造方法に関し、特に、熱的安定性に優れ、先端位置の制御性に優れたニッケルダイシリサイド層(NiSi)を低温で形成できるようにした技術に関する。
【背景技術】
【0002】
近年の電界効果型トランジスタでは、半導体集積回路の高密度化および高速化を促進するために、サブミクロンオーダーにまでゲート長を短くすることが行われている。また、微細化された電界効果型トランジスタのソース/ドレイン層の高抵抗化を抑制するために、ソース/ドレイン層の表面をシリサイド化することが行なわれている。例えば、非特許文献1には、400℃程度の低温アニールで形成可能なニッケルモノシリサイド(NiSi)をCMOSに適用することが開示されている。
【非特許文献1】Nitrogen−doped nickel monoSilicide technique for deep submicron CMOS salicide, IEDM95−453〜456
【非特許文献2】Low−Temperature Formation of Epitaxial NiSi2 Layers with Solid−Phase Reaction in Ni/Ti/Si(001) Systems, Japanese Journal of Applied PhySics vol.44,No5A,2005,pp.2945−2947
【発明の開示】
【発明が解決しようとする課題】
【0003】
非特許文献1に開示されたようなNiSiをCMOSに適用した場合、以下に示すような問題点がある。即ち、第1の問題点は、「薄膜のNiSiは平坦に形成しにくく、また、その先端位置を厳密には制御できない」ということである。ここで、先端位置とは、ソース/ドレイン層のチャネル領域側の端面位置や、基板の深さ方向の端面(即ち、底面)位置のことである。また、第2の問題点は、「NiSiは熱に弱く、高温でアニールした場合にはNiSiがニッケルダイシリサイド(NiSi)に部分的に変化するおそれがある」ということである。
【0004】
このような第1、第2の問題点を解決する方法としては、例えば非特許文献2がある。即ち、この非特許文献2には、NiSiと比べて、熱的安定性に優れ、先端位置の制御性に優れたニッケルダイシリサイド層(NiSi)を形成する技術が開示されている。しかし、この技術では平坦な界面を持つNiSiの形成には800℃以上の熱処理が必要である。それゆえ、NiSiの形成過程で基板中の不純物濃度分布が変化してしまう可能性があり、半導体プロセスへの適用は難しいという問題があった。
【0005】
本発明は、このような事情に鑑みてなされたものであって、熱的安定性に優れ、先端位置の制御性に優れたNiSiを低温で形成できるようにしたシリサイドの形成方法及び半導体装置の製造方法の提供を目的とする。
【課題を解決するための手段】
【0006】
〔発明1〕 上記目的を達成するために、発明1のシリサイドの形成方法は、シリコン層(若しくは、シリコン基板)上にニッケル膜を形成する工程と、前記ニッケル膜中、又は前記ニッケル膜と前記シリコン層(若しくは、シリコン基板)との界面の少なくとも一方に窒素を導入する工程と、前記窒素を導入した後で前記ニッケル膜と前記シリコン層(若しくは、シリコン基板)とに所定条件の熱処理を施して、ニッケルダイシリサイド層を形成する工程と、を含むことを特徴とするものである。
このような構成であれば、熱的安定性に優れ、先端位置の制御性に優れたニッケルダイシリサイド(NiSi)を、非特許文献2よりも低温度で形成することが可能である。
【0007】
〔発明2〕 発明2のシリサイドの形成方法は、シリコン層(若しくは、シリコン基板)上にニッケル膜を形成する工程と、前記ニッケル膜と前記シリコン層(若しくは、シリコン基板)とに所定条件の熱処理を施して、ニッケルダイシリサイド層を形成する工程と、を含み、前記ニッケル膜を形成する工程では、アルゴンガスと窒素ガスとを含む混合ガス雰囲気中で前記ニッケル膜をスパッタリングすることによって、当該ニッケル膜を前記シリコン層(若しくは、シリコン基板)上に形成することを特徴とするものである。
このような構成であれば、窒素を含んだニッケル膜をシリコン層(若しくは、シリコン基板)上に形成することができる。従って、熱的安定性に優れ、先端位置の制御性に優れたニッケルダイシリサイド(NiSi)を、非特許文献2よりも低温度で形成することが可能である。
【0008】
〔発明3〕 発明3のシリサイドの形成方法は、発明2のシリサイドの形成方法において、前記混合ガスにおける前記窒素ガスの分圧比は少なくとも5%以上であることを特徴とするものである。ここで、ニッケル膜中の窒素の含有率は、混合ガスにおける窒素ガスの分圧が高いほど増加する傾向がある。
従って、ニッケル膜中に窒素を効率良く導入することが可能である。
【0009】
〔発明4〕 発明4のシリサイドの形成方法は、シリコン層(若しくは、シリコン基板)上にニッケル膜を形成する工程と、前記ニッケル膜に窒素をイオン注入する工程と、前記窒素をイオン注入した後で前記ニッケル膜と前記シリコン層(若しくは、シリコン基板)とに所定条件の熱処理を施して、ニッケルダイシリサイド層を形成する工程と、を含むことを特徴とするものである。
このような構成であれば、ニッケル膜中、又はニッケル膜とシリコン層(若しくは、シリコン基板)との界面の少なくとも一方に窒素を導入することができるので、熱的安定性に優れ、先端位置の制御性に優れたニッケルダイシリサイド(NiSi)を、非特許文献2よりも低温度で形成することが可能である。
【0010】
〔発明5〕 発明5のシリサイドの形成方法は、シリコン層(若しくは、シリコン基板)上にシリコン窒化膜を形成する工程と、前記シリコン窒化膜上にニッケル膜を形成する工程と、前記ニッケル膜と、前記シリコン窒化膜及び前記シリコン層(若しくは、シリコン基板)に所定条件の熱処理を施して、ニッケルダイシリサイド層を形成する工程と、を含むことを特徴とするものである。
このような構成であれば、シリコン窒化膜から、ニッケル膜やシリコン層(若しくは、シリコン基板)に窒素が供給される。従って、熱的安定性に優れ、先端位置の制御性に優れたニッケルダイシリサイド(NiSi)を、非特許文献2よりも低温度で形成することが可能である。
【0011】
〔発明6〕 発明6のシリサイドの形成方法は、発明1から発明5の何れか一のシリサイドの形成方法において、前記ニッケル膜を形成する前に、水素ガスを含む雰囲気中で前記シリコン層(若しくは、シリコン基板)の表面をプラズマ処理する工程、を含むことを特徴とするものである。
このような構成であれば、シリコン層(若しくは、シリコン基板)の表面が水素終端されるので、シリコン層(若しくは、シリコン基板)とニッケル膜との間で界面準位を低減することができる。
【0012】
〔発明7〕 発明7のシリサイドの形成方法は、発明1から発明6の何れか一のシリサイドの形成方法において、前記ニッケルダイシリサイド層を形成する前に、前記ニッケル膜の内から外側への窒素の拡散を抑制するキャップ膜を当該ニッケル膜上に形成する工程、を含み、前記ニッケルダイシリサイド層を形成する工程では、前記キャップ膜で覆われた前記ニッケル膜と前記シリコン層(若しくは、シリコン基板)とに所定条件の熱処理を施して前記ニッケルダイシリサイド層を形成することを特徴とするものである。
このような構成であれば、熱処理によってニッケルダイシリサイド層を形成する際に、ニッケル膜の内から外側(即ち、チャンバ内)への窒素の拡散をキャップ膜で抑えることができるので、ニッケルダイシリサイド層を効率良く形成することができる。
【0013】
〔発明8〕 発明8のシリサイドの形成方法は、発明1から発明7の何れか一のシリサイドの形成方法において、前記所定条件とは、前記熱処理を施すチャンバ内の圧力が大気圧で、その温度が400℃以上800℃未満の条件である、ことを特徴とするものである。
ここで、大気圧とは、ほぼ1気圧(1気圧≒1013hPa)のことであり、チャンバ内に対して特に加圧操作や減圧操作を行わない気圧のことである。ニッケルダイシリサイド層を形成する際の熱処理の条件(即ち、所定条件)を上記範囲に設定することで、ニッケルダイシリサイド層を効率良く形成することができる。
【0014】
〔発明9〕 発明9のシリサイドの形成方法は、発明1から発明7の何れか一のシリサイドの形成方法において、前記所定条件とは、前記熱処理を施すチャンバ内の圧力が大気圧で、その温度が500℃以上600℃以下の条件である、ことを特徴とするものである。ニッケルダイシリサイド層を形成する際の熱処理の条件(即ち、所定条件)を上記範囲に設定することで、発明8と比べて、ニッケルダイシリサイド層をより効率良く形成することができる。
【0015】
〔発明10〕 発明10の半導体装置の製造方法は、ゲート電極をシリコン層上に形成する工程と、前記シリコン層のチャネル領域と接合されたニッケルダイシリサイド層を含んで構成されるソース/ドレイン層を形成する工程と、前記ニッケルダイシリサイド層に不純物を導入する工程と、前記ニッケルダイシリサイド層に導入された不純物を前記シリコン層側に追い出すことにより、前記ニッケルダイシリサイド層と前記シリコン層との界面に配置された不純物導入層を形成する工程と、を含み、前記ニッケルダイシリサイド層は、発明1から発明9の何れか一のシリサイドの形成方法を実行することによって形成することを特徴とするものである。
このような構成であれば、発明1から発明9の何れか一のシリサイドの形成方法が応用されるので、熱的安定性に優れ、先端位置の制御性に優れたニッケルダイシリサイド層を低温で形成することが可能である。
【0016】
また、ニッケルダイシリサイド層から追い出された不純物をシリコン層側に拡散させることで不純物導入層を形成することができ、ニッケルダイシリサイド層とシリコン層との界面に沿って不純物導入層を自己整合的に配置することが可能となる。このため、絶縁層に底面が接するようにニッケルダイシリサイド層を形成した場合においても、ニッケルダイシリサイド層がチャネル領域となるシリコン層と接触しないようにすることが可能となり、接合リークを抑制しつつ、ソース/ドレイン層の低抵抗化を図ることが可能となる。また、ニッケルダイシリサイド層を介して不純物をシリコン層側に拡散させることにより、シリコン層側に不純物を導入するために必要な温度を下げることができ、メタルゲートや高誘電率絶縁膜へのダメージを軽減することが可能となるとともに、シリコン層に不純物を導入するためにシリコン層に直接イオン注入を行う必要がなくなり、チャネル領域に発生する結晶欠陥を低減することができる。
【0017】
〔発明11〕 発明11の半導体装置の製造方法は、ダミーゲート電極をシリコン層上に形成する工程と、前記シリコン層のチャネル領域と接合されたニッケルダイシリサイド層を含んで構成されるソース/ドレイン層を形成する工程と、前記ニッケルダイシリサイド層に不純物を導入する工程と、前記ニッケルダイシリサイド層に導入された不純物を前記シリコン層側に追い出すことにより、前記ニッケルダイシリサイド層と前記シリコン層との界面に配置された不純物導入層を形成する工程と、前記ダミーゲート電極を埋め込む絶縁層を前記シリコン層上に形成する工程と、前記絶縁層に埋め込まれたダミーゲート電極を除去することにより、前記ダミーゲート電極に対応した溝を前記絶縁層に形成する工程と、前記溝内にゲート電極を埋め込む工程と、を含み、前記ニッケルダイシリサイド層は、発明1から発明9の何れか一のシリサイドの形成方法を実行することによって形成することを特徴とするものである。
【0018】
このような構成であれば、発明1から発明9の何れか一のシリサイドの形成方法が応用されるので、熱的安定性に優れ、先端位置の制御性に優れたニッケルダイシリサイド層を低温で形成することが可能である。
また、不純物導入層に対するゲート電極の配置位置の自己整合性を維持しつつ、不純物導入層の形成後にゲート電極を形成することが可能となる。このため、不純物導入層などの形成に必要な熱的負荷がゲート電極にかかることを防止することができ、ゲート電極のメタル化などを容易に行うことが可能となる。
【0019】
〔発明12〕 発明12の半導体装置の製造方法は、絶縁層上に配置されたシリコン層上にゲート電極を形成する工程と、前記ゲート電極の側壁にサイドウォールを形成する工程と、前記サイドウォールの側方に配置されたニッケルダイシリサイド層を形成する工程と、前記ニッケルダイシリサイド層に不純物を導入する工程と、熱処理にて前記ニッケルダイシリサイド層の底面を前記絶縁層に接触させることにより、前記シリコン層の結晶方位面に沿って接合面が配置されたニッケルダイシリサイド層からなるソース/ドレイン層を形成するとともに、前記ニッケルダイシリサイド層に導入された不純物を前記シリコン層側に拡散させ、前記ソース/ドレイン層と前記シリコン層との界面に配置された不純物導入層を形成する工程と、を含み、前記ニッケルダイシリサイド層は、発明1から発明9の何れか一のシリサイドの形成方法を実行することによって形成することを特徴とするものである。
このような構成であれば、発明1から発明9の何れか一のシリサイドの形成方法が応用されるので、熱的安定性に優れ、先端位置の制御性に優れたニッケルダイシリサイド層を低温で形成することが可能である。
【0020】
また、チャネル領域を深さ方向に広げながら、シリコン層の深さ方向全体に渡って配置されたニッケルダイシリサイド層にてソース/ドレイン層を構成することが可能となるとともに、ニッケルダイシリサイド層から追い出された不純物をシリコン層側に拡散させることで不純物導入層を形成することができ、ニッケルダイシリサイド層とシリコン層との界面に沿って不純物導入層を自己整合的に配置することが可能となる。このため、絶縁層に底面が接するようにニッケルダイシリサイド層を形成した場合においても、ニッケルダイシリサイド層がチャネル領域となるシリコン層と接触しないようにすることが可能となり、接合リークを抑制しつつ、ソース/ドレイン層の低抵抗化を図ることが可能となるとともに、ゲート電極による支配が及び難いチャネルの深い領域でのエネルギー障壁を高めることができ、ショートチャネル効果を抑制することができる。
【0021】
〔発明13〕 発明13の半導体装置の製造方法は、シリコン基板上にゲート電極を形成する工程と、前記ゲート電極の側壁にサイドウォールを形成する工程と、前記サイドウォールの側方に配置されたニッケルダイシリサイド層を形成する工程と、前記ニッケルダイシリサイド層に不純物を導入する工程と、チャネル領域に対する接合面が前記シリコン基板の結晶方位面に沿って配置されたニッケルダイシリサイド層からなるソース/ドレイン層を熱処理にて形成するとともに、前記ニッケルダイシリサイド層に導入された不純物を前記シリコン基板側に拡散させ、前記ソース/ドレイン層と前記シリコン基板との界面に配置された不純物導入層を形成する工程と、を含み、前記ニッケルダイシリサイド層は、発明1から発明9の何れか一のシリサイドの形成方法を実行することによって形成することを特徴とするものである。
このような構成であれば、発明1から発明9の何れか一のシリサイドの形成方法が応用されるので、熱的安定性に優れ、先端位置の制御性に優れたニッケルダイシリサイド層を低温で形成することが可能である。
【0022】
また、チャネル領域を深さ方向に広げながら、ソース/ドレイン層を構成するニッケルダイシリサイド層を厚膜化することが可能となるとともに、ニッケルダイシリサイド層から追い出された不純物をシリコン基板側に拡散させることで不純物導入層を形成することができ、ニッケルダイシリサイド層とシリコン基板との界面に沿って不純物導入層を自己整合的に配置することが可能となる。このため、ニッケルダイシリサイド層を厚膜化した場合においても、ニッケルダイシリサイド層がチャネル領域となるシリコン基板と接触しないようにすることが可能となり、接合リークを抑制しつつ、ソース/ドレイン層の低抵抗化を図ることが可能となるとともに、ゲート電極による支配が及び難いチャネルの深い領域でのエネルギー障壁を高めることができ、ショートチャネル効果を抑制することができる。
【発明を実施するための最良の形態】
【0023】
以下、本発明の実施の形態を図面に基づいて説明する。
(1)第1実施形態
図1は、本発明の第1実施形態に係るニッケルダイシリサイド(NiSi)の形成方法を示す概念図である。
図1に示すように、まず始めに、高真空を実現可能なチャンバ9を有するスパッタリング装置10を用意し、このスパッタリング装置10内にニッケル(Ni)ターゲット8を配置する。次に、高真空に引かれたチャンバ9内のNiターゲット8と対向する位置にウエーハ1を配置し、チャンバ9内にアルゴン(Ar)ガスと、窒素(N)ガスとからなる混合ガスを導入する。
【0024】
ここで、ウエーハ1は、例えばSOI基板又はバルクのシリコン基板であり、その表面にはMOSトランジスタのゲート電極と、ソース/ドレイン層等が形成されている。また、チャンバ9内で実現される高真空とは例えば1×10−4〜1×10−6[Pa]程度の真空度のことである。混合ガスにおけるNガスの割合(即ち、分圧比)は、例えば5%以上50%以下であり、より望ましくは10%以上20%以下である。
【0025】
次に、混合ガスに例えば高電界を印加して混合ガスをプラズマ化し、その状態でウエーハ1表面にNi膜をスパッタ成膜する。即ち、チャンバ9内のアルゴンイオン(Ar)でNiターゲット8を叩き、その反跳で飛び出してくるNi原子をウエーハ1の表面に付着させて成膜する。この際、チャンバ9内の窒素の一部がNi原子と共にウエーハ1表面に運ばれ、そのままNi膜中に含まれることとなる。つまり、ウエーハ1表面にはN原子を含むNi膜が成膜される。Ni膜の厚さは、例えば1〜30[nm]程度である。
【0026】
図2は、Nの分圧比と、Ni膜におけるN原子の含有率との関係を示す図である。図2の横軸は混合ガス(Ar/N)におけるNガスの割合(%)を示し、縦軸はバルクのシリコン基板上に成膜されたNi膜中のN原子の含有率(at%)を示す。上記のように、例えば、混合ガスにおけるNの分圧比が10〜20%程度である場合、スパッタ成膜によって形成されるNi膜中にはN原子が5〜8at%程度含まれることが分かる。
【0027】
次に、図3(a)においてNi膜2が成膜されたウエーハ1をアニール処理する。このアニール処理によって、Ni膜2中に含まれているN原子の少なくとも一部は、図3(a)の矢印で示すようにNi膜2とウエーハ1との界面方向に拡散する。そして、図3(b)に示すようにNiSi層3が形成される。
本発明者は、実験を繰り返し行いその結果から、NiSi層の形成メカニズムは以下のようなものではないかと考えるに至った。即ち、ウエーハの界面に到達したN原子がウエーハ1表面のSiと結合して仮想的バリア膜を形成する。この仮想的バリア膜が一時的にNiのSi中への拡散を抑制する。その結果、Si組成が多い状態でシリサイド反応が進行し、NiSi層が生成される(以上の形成メカニズムは、あくまで所見である。)。
【0028】
なお、本発明では、上記アニール処理は、図1に示したスパッタリング装置10のチャンバ9内で行っても良いし、他の装置のチャンバ(又は、炉)内で行っても良い。アニールの熱処理条件は、例えば、100%のN雰囲気、且つ大気圧(即ち、ほぼ1気圧)で、温度が400℃以上800℃未満、より望ましくは温度が500℃以上600℃以下である。
【0029】
図4は、Ni膜をスパッタ成膜するときのチャンバ内でのNの分圧比と、NiSiを形成するときのアニール温度、との組合せの範囲を示す図である。図4の横軸は、混合ガス(Ar/N)におけるNガスの割合を示し、縦軸はアニール温度を示す。本発明者が行った実験の結果から、スパッタ成膜時の混合ガスにおけるNガスの割合と、スパッタ成膜後のアニール温度とを上記点線Aで囲まれる範囲内に設定することでNiSiを形成することができる、ということがわかった。また、上記Nガスの割合とアニール温度とを、図4に示す点線Aの内側の、実線Bで囲まれる範囲内に設定することでNiSiをより効率良く形成することができる、ということもわかった。
【0030】
このように、本発明の第1実施形態によれば、窒素を含んだNi膜2をウエーハ1上に形成することができる。そして、この窒素を含んだNi膜2を、例えばN雰囲気(100%)・大気圧(即ち、ほぼ1気圧)で、温度が400℃以上800℃未満、より望ましくは温度が500℃以上600℃以下でアニール処理することで、熱的安定性に優れ、先端位置の制御性に優れたNiSi層3を形成することができる。従って、非特許文献2と比べて、NiSi層をより低温度で形成することが可能である。
【0031】
なお、この第1実施形態では、ウエーハ1表面にNi膜2をスパッタ成膜した後で、ウエーハ1をアニールしNiSi層3を形成することについて説明した。しかしながら、本発明では、ArガスとNガスとを含む混合ガスのプラズマ雰囲気中でウエーハ1をアニール処理しつつ、その表面にNi膜2をスパッタ成膜するようにしても良い。このような構成であっても、ウエーハ1表面にNiSi層を形成することが可能である。
【0032】
また、Ni膜2のスパッタ成膜時にチャンバ9内に導入する混合ガスは、Arガスとアンモニア(NH)ガスとで構成しても良い。NではなくNHを含む混合ガスをチャンバ9内に導入してプラズマ化し、この雰囲気中でウエーハ1表面にNiをスパッタ成膜した場合でも、Ni膜2中にN原子が供給される。従って、その後のアニール処理によって、NiSi層3を形成することが可能である。
(本発明と従来技術との比較)
図5(a)〜(c)は、ニッケルモノシリサイド(NiSi)とニッケルダイシリサイド(NiSi)とを比較した写真図(その1)である。
【0033】
図5(a)に示すNiSi層93は、チャンバ内にArガスだけ(Nガスの割合は0%)を導入することによってウエーハ1表面にNi膜(図示せず)をスパッタ成膜し、Ni膜が成膜されたウエーハ1を所定温度で熱処理して形成された膜である。図5(a)に示すウエーハ1はバルクのシリコン基板であり、その表面の面方位は(100)である。
図5(b)に示すNiSi層3は、チャンバ9内にArガスとNガスとからなる混合ガス(Nガスの割合は20%)を導入することによってウエーハ1表面にNi膜(図示せず)をスパッタ成膜し、Ni膜が成膜されたウエーハ1を所定温度で熱処理して形成された膜である。図5(b)に示すウエーハ1はバルクのシリコン基板であり、その表面の面方位は(100)である。
【0034】
図5(c)に示すNiSi層3は、チャンバ9内にArガスとNガスとからなる混合ガス(Nガスの割合は20%)を導入することによってウエーハ1表面にNi膜(図示せず)をスパッタ成膜し、Ni膜が成膜されたウエーハ1を所定温度で熱処理して形成された膜である。図5(c)に示すウエーハ1はバルクのシリコン基板であり、その表面の面方位は(111)である。
【0035】
図5(a)〜(c)から分かるように、本発明に係るNiSi層3は、NiSi層93と比べて、その底面位置がはっきりしている。つまり、先端位置の制御性に優れていることがわかる。
図6(a)及び(b)は、NiSiとNiSiとを比較した写真図(その2)である。図6(a)及び(b)から分かるように、本明に係るNiSi層3は、NiSi層93と比べて、チャネル領域側の端面の位置がはっきりしている。つまり、先端位置の制御性に優れていることがわかる。
【0036】
図7(a)及び(b)は、NiSiとNiSi層とを比較した写真図(その3)である。図7(a)及び(b)から分かるように、本明に係るNiSi層3は広範囲にわたって平坦に形成されており、NiSi層93のような凝集はほとんど見られない。
【0037】
(2)第2実施形態
図8は、本発明の第2実施形態に係るニッケルダイシリサイド(NiSi)の形成方法を示す概念図である。
この第2実施形態では、まず始めに、スパッタリング装置10を用いてウエーハ1上にNi膜2を成膜する。この成膜時のチャンバ9内の雰囲気は、第1実施形態で説明したようにArガスとNガスとからなる混合ガスでも良いし、第1実施形態と異なりArガスだけでも良い。次に、Ni膜2が成膜されたウエーハ1をスパッタリング装置10から取り出す。そして、取り出したウエーハ1をイオン注入装置内に配置する。
【0038】
次に、図8に示すように、ウエーハ1上に成膜されたNi膜2に窒素イオン(N)を注入する。例えばNi膜2の厚さ方向の真中あたりから、Ni膜2とウエーハ1との界面にかけての部分がNのピークとなるようにそのイオン注入条件を調整する。Nイオン注入後、ウエーハ1をイオン注入装置から取り出す。その後は、第1実施形態と同様の条件でウエーハ1をアニール処理する。
【0039】
即ち、アニール処理の条件は、例えばN雰囲気(100%)・大気圧(即ち、ほぼ1気圧)で、温度が400℃以上800℃未満、より望ましくは温度が500℃以上600℃以下である。このようなアニール処理によって、Ni膜2にイオン注入されたNの一部はNi膜2とウエーハ1との界面に拡散し、NiSi層が形成される。
このように、本発明の第2実施形態によれば、Ni膜2中やNi膜2とウエーハ1との界面にNを直接導入することで、熱的安定性に優れ、先端位置の制御性に優れたNiSi層3を、非特許文献2よりも低温度で形成することが可能である。
【0040】
なお、この第2実施形態では、Ni膜2をスパッタ成膜することについて説明したが、Ni膜2の成膜方法はこれに限られることはなく、例えば蒸着法やCVD法でも良い。
【0041】
(3)第3実施形態
図9(a)及び(b)は、本発明の第3実施形態に係るニッケルダイシリサイド(NiSi)の形成方法を示す概念図である。
図9(a)に示すように、この第3実施形態では、Ni膜2を成膜する前に、極薄のシリコン窒化(SiN)膜4をウエーハ1上に形成する。ここで、極薄とは、例えば5〜10[Å]程度の厚さのことである。SiN膜4の形成は例えばCVD法で行う。
次に、スパッタリング装置10を用いてSiN膜4上にNi膜2を成膜する。Ni膜2をスパッタ成膜する際のチャンバ内の雰囲気は、第1実施形態で説明したようにArガスとNガスとからなる混合ガスでも良いし、第1実施形態と異なりArガスだけでも良い。また、Ni膜2の成膜方法はこれに限られることはなく、例えばCVD法でも良い。
【0042】
その後、第1実施形態と同様の条件でウエーハ1をアニール処理する。

即ち、アニール処理の条件は、例えばN雰囲気(100%)・大気圧(即ち、ほぼ1気圧)で、温度が400℃以上800℃未満、より望ましくは温度が500℃以上600℃以下である。これにより、図9(b)に示すように、ウエーハ1上にNiSi層が形成される。
【0043】
このように、本発明の第3実施形態に係るシリサイドの形成方法によれば、SiN膜4から、Ni膜2やウエーハ1に窒素が供給される。従って、熱的安定性に優れ、先端位置の制御性に優れたNiSi層3を、非特許文献2よりも低温度で形成することが可能である。
なお、この第3実施形態において、SiNをシリコン酸化(SiO)膜で置き換えた場合も、NiSiを形成することが可能である。
【0044】
(4)第4実施形態
図10は、本発明の第4実施形態に係るニッケルダイシリサイド(NiSi)の形成方法を示す概念図である。
この第4実施形態では例えば第1実施形態において、ウエーハ1上にNi膜2をスパッタ成膜する前に、図10に示すように、ウエーハ1表面を水素(H2)雰囲気中でプラズマ処理する。このH2プラズマ処理は、図1に示したチャンバ9内で行ってもよいし、スパッタリング装置10以外の他の装置のチャンバ(又は、炉)内で行っても良い。どちらの場合も、ウエーハ1の表面が水素終端されるので、Ni膜2とウエーハ1表面との間の界面状態を安定化することができる。但し、図1に示したチャンバ9内でH2プラズマ処理とNi膜2のスパッタ成膜とを連続して行う(即ち、Ni膜をスパッタ成膜する前にin−SituのH2プラズマ処理をする)場合には、ウエーハ1を大気にさらさないで済むので、界面状態の安定化効果はより大きい。
【0045】
このようなH2プラズマ処理は、第2、第3実施形態にも適用可能である。即ち、第2、第3実施形態においてNi膜2を成膜する直前にH2プラズマ処理を行うことで、Ni膜2とウエーハ1表面との間の界面状態を安定化することができる。
【0046】
(5)第5実施形態
図11(a)及び(b)は、本発明の第5実施形態に係るニッケルダイシリサイド(NiSi)の形成方法を示す概念図である。
この第5実施形態では例えば第1実施形態において、Ni膜2をスパッタ成膜した後で、図11(a)に示すように、Ni膜2上にキャップ膜5を形成する。キャップ膜5は、例えば窒化チタン(TiN)膜等である。このような構成であれば、アニール処理の際に図11(B)の実線矢印で示すように、Ni膜2の内から外側(即ち、チャンバ内)への窒素の拡散をキャップ膜5で抑えることができる。従って、NiSi層3を効率良く形成することができる。
【0047】
このようなキャップ膜5の形成は、第2、第3実施形態にも適用可能である。即ち、第2、第3実施形態においてNi膜2を成膜した後で、Ni膜2上にキャップ膜5を形成する。これにより、Ni膜2の内から外側への窒素の拡散を抑えることができる。
【0048】
(6)第6実施形態
図12は、本発明の第6実施形態に係る半導体装置の概略構成を示す断面図である。
図12において、支持基板101上には絶縁層102が形成され、絶縁層102上には単結晶のSi層103が形成されている。なお、支持基板101としては、Si、Ge、SiGe、GaAs、InP、GaP、GaN、SiCなどの半導体基板を用いるようにしてもよく、ガラス、サファイアまたはセラミックなどの絶縁性基板を用いるようにしてもよい。また、絶縁層102としては、例えば、SiO2、SiONまたはSi3N4などの絶縁層または埋め込み絶縁膜を用いることができる。
【0049】
このような支持基板101と、絶縁層102と、Si層103とからなるSOI基板は、SIMOX(Separation by Implanted Oxgen)法や、貼り合わせ法等によって形成されたものである。
また、図12に示すように、Si層103上には、ゲート絶縁膜104を介してゲート電極105が配置されている。なお、ゲート絶縁膜104の材質としては、例えば、SiO2の他、HfO2、HfON、HfAlO、HfAlON、HfSiO、HfSiON、ZrO2、ZrON 、ZrAlO、ZrAlON、ZrSiO、ZrSiON、Ta2O5、Y2O3、(Sr,Ba)TiO3、LaAlO3、SrBi2Ta2O9、Bi4Ti3O12、Pb(Zi,Ti )O3などの誘電体を用いるようにしてもよい。また、ゲート電極105の材質としては、 例えば、多結晶シリコンの他、TaN、TiN、W、Pt、Cuなどの金属系材料を用いるようにしてもよい。また、ゲート電極105のゲート長は、100nm以下とすることが好ましい。
【0050】
そして、ゲート電極105の一方の側壁にはサイドウォール106aが形成されるとともに、ゲート電極105の他方の側壁にサイドウォール106bが形成されている。また、ゲート電極105の一方の側には、絶縁層102に底面が接するソース層108aが配置されている。ここで、ソース層108aはニッケルダイシリサイド(NiSi)で構成されており、Si層103の結晶方位面110aに沿ってチャネル領域17に対する接合面が形成されている。また、ゲート電極105の他方の側には、絶縁層102に底面が接するドレイン層108bが配置されている。ここで、ドレイン層108bはNiSiで構成されており、Si層103の結晶方位面110bに沿ってチャネル領域17に対する接合面が形成されている。 なお、結晶方位面110a、110bは、例えば、Si層103の(111)面とすることができる。
【0051】
また、ソース層108aを構成するNiSiとSi層103との界面には、結晶方位面110aに沿うようにして自己整合的に形成された不純物導入層109aが設けられている。また、ドレイン層108bを構成するNiSiとSi層103との界面には、結晶方位面110bに沿うようにして自己整合的に形成された不純物導入層109bが設けられている。なお、不純物導入層109a、109bは、ソース層108aおよびドレイン層108bを構成するNiSiとの間にエネルギー障壁ができないように高濃度にドーピングすることができる。
【0052】
次に、この半導体装置の製造方法について説明する。
図13(a)〜(e)は、本発明の第6実施形態に係る半導体装置の製造方法の一例を示す断面図である。 ここでは、図12に示した半導体装置の製造方法について説明する。
図13(a)において、支持基板101上には絶縁層102が形成され、絶縁層102上には単結晶のSi層103が形成されている。そして、Si層103の表面の熱酸化を行うことにより、Si層103の表面にゲート絶縁膜104を形成する。そして、ゲート絶縁膜104が形成されたSi層103上に、CVDなどの方法により導電体膜を形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いて導電体膜をパターニングすることにより、ゲート電極105をSi層103上に形成する。そして、CVDなどの方法により、Si層103上の全面に絶縁層を形成し、RIEなどの異方性エッチングを用いて絶縁層をエッチバックすることにより、ゲート電極105の側壁にサイドウォール106a、106bをそれぞれ形成する。
【0053】
次に、サイドウォール106a、106bが形成されたSi層103上にニッケルダイシリサイド(NiSi)を形成する。ここでは、第1実施形態から第5実施形態で説明した「NiSiの形成方法」の何れか一の方法を用いて、Si層103上にNiSiを形成すれば良い。
例えば、第1実施形態の方法を用いてNiSiを形成する場合には、図1に示したように、高真空を実現可能なチャンバ9を有するスパッタリング装置10を用意し、このスパッタリング装置10内にNiターゲット8を配置する。次に、高真空に引かれたチャンバ9内のNiターゲット8と対向する位置にウエーハ(ここでは、一例としてSOI基板)を配置し、チャンバ9内にArガスとNガスとからなる混合ガスを導入する。次に、混合ガスをプラズマ化してウエーハ表面にNi膜をスパッタ成膜する。
【0054】
このようにして、図13(b)に示すように、サイドウォール106a、106bが形成されたSi層103上にNi膜107を形成する。
次に、図13(c)に示すように、Ni膜107が形成されたSi層103の熱処理(アニール処理)を行い、Si層103とNi膜107とを反応させることにより、サイドウォール106a、106bの側方にそれぞれ配置されたNiSi層111a、111bをSi層103に形成する。アニール処理の条件は、第1実施形態で説明したように、例えばN雰囲気(100%)・大気圧(即ち、ほぼ1気圧)で、温度が400℃以上800℃未満、より望ましくは温度が500℃以上600℃以下である。そして、NiSi層111a、111bを形成した後に、Ni膜107のウェットエッチングを行うことにより、未反応のNi膜107を除去する。
【0055】
次に、図13(d)に示すように、ゲート電極105およびサイドウォール106a、106bをマスクとして、As、P、Bなどの不純物112のイオン注入IN1を行うことにより、NiSi層111a、111b内に不純物112を導入する。 次に、図13(e)に示すように、不純物112がNiSi層111a、111b内に注入された状態でSi層103の熱処理を行うことにより、Si層103の結晶方位面110a、110bにそれぞれ沿ってNiSi層111a、111bとの接合面を形成させながら、絶縁層102に底面が接触したNiSi層111a、111bからそれぞれ構成されるソース層108aおよびドレイン層108bを形成する。ここで、不純物112がNiSi層111a、111b内に注入された状態でSi層103の熱処理を行うと、NiSi層111a、111b内に注入された不純物112がSi層103側に拡散し、ソース層108aおよびドレイン層108bとSi層103との界面にそれぞれ配置された不純物導入層109a、109bが自己整合的に形成される。
【0056】
これにより、チャネル領域103を深さ方向に広げながら、Si層103の深さ方向全体に渡って配置されたNiSi層にてソース層108aおよびドレイン層108bを構成することが可能となるとともに、NiSi層111a、111bから追い出された不純物112をSi層103側に拡散させることで不純物導入層109a、109bをそれぞれ形成することができ、ソース層108aおよびドレイン層108bとSi層103との界面に沿って不純物導入層109a、109bをそれぞれ自己整合的に配置することが可能となる。このため、絶縁層102に底面が接するようにNiSi層をソース層108aおよびドレイン層108bに形成した場合においても、NiSi層がチャネル領域となるSi層103と接触しないようにすることが可能となり、接合リークを抑制しつつ、ソース層108aおよびドレイン層108bの低抵抗化を図ることが可能となるとともに、ゲート電極105による支配が及び難いチャネルの深い領域でのエネルギー障壁を高めることができ、ショートチャネル効果を抑制することができる。
【0057】
また、NiSi層111a、111bを介して不純物112をSi層103側に拡散させることにより、Si層103側に不純物112を導入するために必要な温度を下げることができ、メタルゲートや高誘電率絶縁膜へのダメージを軽減することが可能となるとともに、Si層103に不純物112を導入するためにSi層103に直接イオン注入IN1を行う必要がなくなり、チャネル領域17に発生する結晶欠陥を低減することができる。
【0058】
(7)第7実施形態
図14は、本発明の第7実施形態に係る半導体装置の製造方法を示す断面図である。
図14(a)において、図7(e)の工程の後、CVDなどの方法によって絶縁膜113を単結晶のSi層103上の全面に堆積する。なお、この第7実施形態では、ゲート電極105の代わりにダミーゲート電極105´を形成してから図13の工程を行う。ここで、ダミーゲート電極105´の材質としては、例えば、シリコン酸化膜やシリコン窒化膜などの絶縁体を用いることができる。そして、CMP(化学的機械的研磨)またはエッチバックなどの方法にて絶縁膜113を薄膜化することにより、ダミーゲート電極105´の表面を露出させる。
【0059】
次に、図14(b)に示すように、ウェットエッチングなどの方法により、Si層103上に絶縁膜113を残したままダミーゲート電極105´を除去し、サイドウォール106a、106bが側壁に配置された溝114を絶縁膜113に形成する。 次に、図14(c)に示すように、CVDなどの方法により、溝114内が埋め込まれるように配置された導電体膜を絶縁膜113上に形成する。そして、CMPなどの方法にて導電体膜を薄膜化することにより、溝114内に埋め込まれたゲート電極115をSi層103上に形成する。
【0060】
これにより、不純物導入層109a、109bに対するゲート電極115の配置位置の自己整合性を維持しつつ、不純物導入層109a、109bの形成後にゲート電極115を形成することが可能となる。このため、不純物導入層109a、109bなどの形成に必要な熱的負荷がゲート電極115にかかることを防止することができ、ゲート電極115のメタル化などを容易に行うことが可能となる。
【0061】
(8)第8実施形態
上記の第6、第7実施形態では、SOI基板に形成されたMOSトランジスタについて説明したが、本発明では、MOSトランジスタが形成される基板はSOI基板に限定されるものではなく、バルクのシリコン基板でも良い。その場合には、図12〜図13において、支持基板101と、絶縁層102と、Si層103とからなるSOI基板をシリコン基板に置き換えれば良い。その具体例を以下に示す。
【0062】
図15は、第8実施形態に係る半導体装置の概略構成を示す断面図である。 図15において、シリコン基板31上には、ゲート絶縁膜34を介してゲート電極35が配置されている。そして、ゲート電極35の一方の側壁にはサイドウォール36aが形成されるとともに、ゲート電極35の他方の側壁にサイドウォール36bが形成されている。
また、ゲート電極35の一方の側には、シリコン基板31に埋め込まれたニッケルダイシリサイド(NiSi)からなるソース層38aが配置されている。ここで、ソース層38aを構成するNiSiは、シリコン基板31の結晶方位面40aに沿ってチャネル領域37に対する接合面が形成されている。さらに、ゲート電極35の他方の側には、シリコン基板31に埋め込まれたNiSiからなるドレイン層38bが配置されている。ここで、ドレイン層38bを構成するNiSiは、シリコン基板31の結晶方位面20bに沿ってチャネル領域37に対する接合面が形成されている。
【0063】
このようなソース層38a及びドレイン層38bを構成するNiSiは、例えば第1実施形態から第5実施形態で説明した「NiSiの形成方法」の何れか一の方法を用いて、シリコン基板31上に形成されたものである。
なお、シリコン基板31として(100)基板を用いた場合、結晶方位面40a、40bは、例えば、シリコン基板31の(111)面とすることができる。
【0064】
また、ソース層38aを構成するNiSiとシリコン基板31との界面には、シリコン基板31との界面に沿うようにして自己整合的に形成された不純物導入層39aが設けられている。また、ドレイン層38bを構成するNiSiとシリコン基板31との界面には、シリコン基板31との界面に沿うようにして自己整合的に形成された不純物導入層39bが設けられている。なお、不純物導入層39a、39bは、ソース層38aおよびドレイン層38bを構成するNiSiとの間にエネルギー障壁ができないように高濃度にドーピングすることができる。
【0065】
これにより、チャネル領域37を深さ方向に広げながら、ソース層38aおよびドレイン層38bを構成するNiSiを厚膜化することが可能となるとともに、チャネル領域37に対する接合面の平坦性を向上させつつ、NiSiとシリコン基板31との界面に沿って配置された不純物導入層39a、39bの厚みを均一化することができる。このため、シリコン基板31に形成されるNiSiを厚膜化した場合においても、NiSiがチャネル領域となるシリコン基板31と接触しないようにすることが可能となり、接合リークを抑制しつつ、ソース層38aおよびドレイン層38bの低抵抗化を図ることが可能となるとともに、ゲート電極35による支配が及び難いチャネルの深い領域でのエネルギー障壁を高めることができ、ショートチャネル効果を抑制することができる。
【図面の簡単な説明】
【0066】
【図1】第1実施形態に係るNiSiの形成方法(その1)を示す図。
【図2】Nの分圧比と、Ni膜におけるN原子の含有率との関係を示す図。
【図3】第1実施形態に係るNiSiの形成方法(その2)を示す図。
【図4】Ni膜をスパッタ成膜するときのチャンバ内でのNの分圧比と、NiSiを形成するときのアニール温度、との組合せの範囲を示す図
【図5】NiSiとNiSiとを比較した写真図(その1)。
【図6】NiSiとNiSiとを比較した写真図(その2)。
【図7】NiSiとNiSiとを比較した写真図(その3))。
【図8】第2実施形態に係るNiSiの形成方法を示す図。
【図9】第3実施形態に係るNiSiの形成方法を示す図。
【図10】第4実施形態に係るNiSiの形成方法を示す図。
【図11】第5実施形態に係るNiSiの形成方法を示す図。
【図12】第6実施形態に係る半導体装置の概略構成を示す図。
【図13】第6実施形態に係る半導体装置の製造方法の一例を示す図。
【図14】第7実施形態に係る半導体装置の製造方法を示す図。
【図15】第8実施形態に係る半導体装置の概略構成を示す図。
【符号の説明】
【0067】
1 ウエーハ(シリコン基板、SOI基板)、2、107 Ni膜、3、111a、111b NiSi層、4 SiN膜、5 キャップ膜、31 シリコン基板、101 支持基板、102 絶縁層、13、33、53、173、103 Si層、34、104 ゲート絶縁膜、35、105、115 ゲート電極、105´ ダミーゲート電極、36a、36b、106a、106b サイドウォール、17、37 チャネル領域、38a、108a ソース層、38b、108b ドレイン層、39a、39b、109a、109b 不純物導入層、40a、40b、110a、110b 結晶方位面、112 不純物、IN1、IN2 イオン注入、113 絶縁膜、114 溝




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013