米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> エプソントヨコム株式会社

発明の名称 圧電発振器回路
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−74188(P2007−74188A)
公開日 平成19年3月22日(2007.3.22)
出願番号 特願2005−257324(P2005−257324)
出願日 平成17年9月6日(2005.9.6)
代理人
発明者 佐藤 富雄
要約 課題

解決しようとする課題は、雑音特性とエージング特性に優れると供に、消費電力化及び小型化を実現できる発振器回路を提供することである。

解決手段
特許請求の範囲
【請求項1】
圧電振動子と、圧電振動子の励振信号を入力信号とする発振用のFETと、該FETのソース抵抗とを備えた圧電発振回路と、前記FETのゲート・ソース間電位を制御する為のAGC回路とを備え、前記AGC回路が前記FETのゲートとソース間を接続する少なくとも2つの抵抗から成る直列回路と、該直列回路の接続中点と前記FETのソースとの間に挿入接続され、前記FETのソースに向かって少なくとも2つのダイオードを順方向に接続した直列回路と、該直列回路における陽極端子と接地との間に容量を接続するよう構成した圧電発振器回路。
発明の詳細な説明
【技術分野】
【0001】
本発明は、雑音特性、及び、エージング特性に優れる圧電発振器回路に関する。
【背景技術】
【0002】
通信機器の基準信号源等に用いられ雑音特性及びエージング特性に優れる水晶発振器としては、図6に示すような回路構成のものがある。
同図に示す水晶発振器は、水晶発振回路100と、水晶発振回路100の出力信号を増幅する為の増幅回路101と、増幅回路101の出力信号を整流すると共に、増幅回路101の利得を制御する為のAGC(Automatic Gain Control)回路102とを有するものである。
【0003】
水晶発振回路100は、水晶振動子103と、水晶振動子103からの入力信号を受けて発振増幅動作させる為の発振用のトランジスタ104及びトランジスタ104のバイアス回路と、負荷容量とを備えたコルピッツ型水晶発振回路である。
増幅回路101は、増幅用のトランジスタ105のベースを容量106を介して接地し、トランジスタ105のコレクタと電源Vccとの間に抵抗107とを接続したものであり、トランジスタ105のエミッタとトランジスタ104のコレクタとをカスコード接続したものである。
【0004】
AGC回路102は、トランジスタ108のエミッタと接地との間に抵抗109を挿入接続し、トランジスタ108のコレクタと電源Vccとの間に抵抗110を挿入接続し、トランジスタ108のベースにダイオード111のカソード端を接続すると共に、ダイオード111のアノード端を接地した構成を有するものであり、トランジスタ108のコレクタとトランジスタ105のベースとを接続すると共に、トランジスタ108のベースとトランジスタ105のコレクタとを容量112とを介して接続したものである。
そしてこのような構成の水晶発振器は、例えば電源電圧等の変動に伴って発振用のトランジスタ104のコレクタ電流が増加して水晶振動子103の励振信号レベルが増加しようとした場合であっても、当該励振信号レベルの増加に伴いトランジスタ108のベース電位が上昇してトランジスタ108のコレクタエミッタ間のインピーダンスが低下するので、トランジスタ105へ供給されるベース電流が減少する。
そして、これに伴いトランジスタ104のコレクタ電流を減少させて、その結果、水晶振動子103の励振信号レベルの増加を抑圧することができるものである。
【0005】
しかしながら、従来の水晶発振器は、AGC回路102による制御を可能とする為に、水晶発振回路100からAGC回路102に供給する信号レベルを十分に高く設定する為の増幅回路101及びAGC回路102がトランジスタ及びバイアス回路を構成する多くの回路素子を必要とするものである為に低消費電力化が十分に達成されない又は小型化が十分に達成されないなどの問題が発生する場合があった。
【特許文献1】特開2000−252749号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
解決しようとする課題は、雑音特性とエージング特性に優れると供に、消費電力化及び小型化を実現できる発振器回路を提供することである。
【課題を解決するための手段】
【0007】
本発明は、FETを発振用増幅器とした圧電発振器回路であり、FETのゲート・ソース間電位を制御する為のAGC回路がダイオードから成る整流回路を備えた単純構造であることを特徴とする。
【発明の効果】
【0008】
本発明の圧電発振器回路は、AGC回路の回路規模を小さくしたものであるので圧電発振器回路の低消費電流化及び小型化の実現できるという利点がある。
【発明を実施するための最良の形態】
【0009】
図1は、本発明の圧電発振器回路図である。
同図に示す発振器回路1は、圧電発振回路2と、圧電発振回路2の発振動作を制御する為のAGC(Automatic Gain Control)回路3と、圧電発振回路2の出力信号を増幅する等の為のバッファ回路4とを備えたものである。
圧電発振回路2は、ATカット水晶素板の表裏に励振電極を有する水晶振動素子を備えた水晶振動子5と、水晶振動子5の励振信号を入力信号とする発振用増幅器としてのJFET(Junction Field Effect Transistor)6と、発振用の負荷容量である複数の容量とを備えたものである。
【0010】
そして、圧電発振回路2は、水晶振動子5の一方の励振電極と接地との間に容量7を挿入接続し、水晶振動子5の他方の励振電極とNチャネル型のJFET6のゲートに接続し、JFET6のゲートとソースとの間に容量8を挿入接続し、JFET6のソースと接地との間に容量9と抵抗(ソース抵抗)10とから成る並列回路を挿入接続し、JFET6のドレインを電源Vccに接続した構成である。
AGC回路3は、ダイオード11のアノードとダイオード12のカソードを接続した直列回路に抵抗13を並列接続し、ダイオード12のアノード(陽極端子)と接地との間に容量14を挿入接続すると供に、ダイオード12のアノードと圧電発振回路2に於けるJFET6のゲートとの間に抵抗15を挿入接続し、ダイオード11のカソードを圧電発振回路2に於けるJFET6のソースに接続し、ダイオード11のアノードと水晶振動子5の一方の励振電極とを容量16を介して接続した構成である。
【0011】
バッファ回路4は、Nチャネル型のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)17のソースを接地し、MOSFET17のドレインと電源Vccとの間に抵抗18を挿入接続し、MOSFET17のゲートと接地との間に抵抗19を挿入接続すると供に、MOSFET17のゲートと圧電発振回路2の一方の励振電極との間に容量20を挿入接続し、MOSFET17のドレインを容量21を介して発振器出力端子OUTに接続した構成である。
次に、本願発明に基づくAGC回路3の動作説明をする。
電源Vccを印加して圧電発振回路2を発振動作させると、水晶振動子からの励振信号の一部が容量16を介してAGC回路3に供給される。
AGC回路3に供給された励振信号は、ダイオード11とダイオード12及び容量14の構成から成る整流回路によって直流電流化(AD/DC変換)されるので、接地から容量14及びダイオード11のカソード方向へ流れる電流が発生する。
従って、抵抗13と抵抗15との接続点には逆電位(マイナス電位)が発生し、当該逆電位の値に基づき抵抗13の端子間電位差=JFET6のゲート・ソース間電位VGSの値が決定する。
そして、ゲート・ソース間電位VGSに基づきJFET6のドレイン電流が所望の値に制御されると供に、ドレイン電流の値に伴いJFET6の順方向電圧アドミタンスが決定されるので、これに基づき水晶振動子5の励振信号レベルが所望のレベルとなるよう圧電発振器回路1は動作する。
【0012】
また、電源Vccの電圧値が高くなるとこれに伴いドレイン電流が増加すると供に水晶振動子5の励振信号レベルが上昇しようとするが、励振信号レベルの上昇に伴い、上記整流回路により整流される電流値が増加する。
そして、整流された電流値の増加に伴い、JFET6のソース電位が上昇し且つ、抵抗13と抵抗15との接続点に発生する逆電位の絶対値が上昇するので、抵抗13の端子間電位=JFET6のゲート・ソース間電位VGSの値が増加する。
ここでFETの伝達特性は例えば図2に示すようにゲート・ソース間電位VGSの絶対値の増加に対してドレイン電流IDが減少するような特性であり、更に、FETの順方向伝達アドミタンス特性は例えば図3に示すようにドレイン電流の増加に対してアドミタンスが増加するような特性である。
従って、上述の如く圧電発振器回路1に於けるJFET6のゲート・ソース間電位VGSの増加が起こると、その増加量に基づきJFET6のドレイン電流が減少し、更に、ドレイン電流の減少に伴い順方向伝達アドミタンスが減少し、圧電発振回路2の発振動作が抑圧されるので水晶振動子2の励振信号レベルの上昇を抑えることができるので、水腫振動子2の駆動電力(水晶振動子電流)を抑えたことによりエージング特性及び雑音特性に優れた圧電発振器回路を実現することができる。
【0013】
図4は本発明に基づく圧電発振器回路の他の実施例を示すものであり、図1に示す圧電発振器回路1と同一機能部分には同一の符号を付してある。
同図に示す水晶発振回路1は、圧電発振回路2と、圧電発振回路2の発振動作を制御する為のAGC回路3と、圧電発振回路2の出力信号を増幅する等の為のバッファ回路4とを備えたものである。
圧電発振回路2は、ATカット水晶素板の表裏面に励振電極を有する水晶振動素子を備えた水晶振動子5と、水晶振動子5の励振信号を入力信号とするJFET6と、複数の容量とを備えたものである。
そして同図に示す圧電発振器回路1が、図1に示す圧電発振器回路1と異なる点は、AGC回路3を圧電発振回路2の発振ループ回路に含めた構成とし、また、バッファ回路4をベース接地型増幅回路とした所にある。
【0014】
即ち、水晶振動子5の一方の励振電極とダイオード11のアノードとを容量16を介して接続したものであり、図1に示す圧電発振回路の容量7の如く一方の励振電極と接地間との間に挿入接続する容量は存在しない。
そして、バッファ回路4は、npnトランジスタ22のベースを容量23を介して接地すると供に、トランジスタ22のコレクタとベースとの間に抵抗24を挿入接続し、更にトランジスタ22のコレクタと電源Vccとの間に抵抗25を挿入接続し、トランジスタ22のエミッタと接地との間に抵抗26を挿入接続すると供に、トランジスタ22のエミッタと水晶振動子5の一方の励振電極とを容量20を介して接続した構成である。
このような構成の圧電発振器回路1であれば、図1に示す圧電発振器回路と比較して水晶振動子5の励振信号の分岐経路の数が少ない分、水晶振動子5の励振信号の必要レベルを小さく設定することが可能である。
【0015】
図5は本発明に基づく圧電発振器回路の他の実施例を示すものであり、図1に示す圧電発振器回路1と同一機能部分には同一の符号を付してある。
同図に示す圧電発振回路1は、圧電発振回路2と、圧電発振回路2の発振動作を制御する為のAGC回路3と、圧電発振回路2の出力信号を増幅する等の為のバッファ回路4とを備えたものである。
同図に示す圧電発振器回路1が図1に示す圧電発振器回路1と異なる点は、圧電発振回路2に於ける発振用増幅器にデュアルゲートFETを用いた所にある。
即ち、圧電発振回路2は、ATカット水晶素板の表裏面に励振電極を有する水晶振動素子を備えた水晶振動子5と、水晶振動子5の励振信号を入力信号とするデュアルゲート
FET27と、複数の容量とを備えたものである。
そして、圧電発振回路2は、水晶振動子5の一方の励振電極と接地との間に容量7を挿入接続し、水晶振動子5の他方の励振電極をデュアルFET27の第1ゲートに接続し、デュアルゲートFET27の第1ゲートとソースとの間に容量8を挿入接続し、デュアルゲートFET27のソースと接地との間に容量9と抵抗10とから成る並列回路を挿入接続し、デュアルゲートFET27のドレインを電源Vccに接続した構成を有する。
そして更に圧電発振回路2は、抵抗28と抵抗29とから成る直列回路を電源Vccと接地との間に挿入接続し、抵抗28と抵抗29との接続中点とデュアルゲートFET27の第2ゲートとを接続すると供に、抵抗28と抵抗29との接続中点と接地との間に容量30を挿入接続した構成である。
そしてこのような構成の圧電発振器回路1であっても上述した本発明に基づく圧電発振器回路と同等の機能が得られる。
【図面の簡単な説明】
【0016】
【図1】本発明に基づく圧電発振器回路の一実施例を示す回路図である。
【図2】FETの伝達特性を示すものである。
【図3】FETの順方向伝達アドミタンスとドレイン電流との関係を示すものである
【図4】本発明に基づく圧電発振器回路の他の実施例を示す回路図である。
【図5】本発明に基づく圧電発振器回路の他の実施例を示すものである、
【図6】従来の圧電発振器回路を示す回路図である。
【符号の説明】
【0017】
1 圧電発振器回路、2 圧電発振回路、3 AGC回路、4 バッファ回路、5 水晶振動子、6 FET、7、8、9 容量、10 抵抗、11、12 ダイオード、13 抵抗、14 容量、15 抵抗、16 容量、17 FET、18、19 抵抗、20、21 容量、22トランジスタ、23 容量、24、25、26 抵抗、27 FET、28、29 抵抗




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013