米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> NECエレクトロニクス株式会社

発明の名称 半導体装置の製造方法および半導体装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−49069(P2007−49069A)
公開日 平成19年2月22日(2007.2.22)
出願番号 特願2005−234274(P2005−234274)
出願日 平成17年8月12日(2005.8.12)
代理人 【識別番号】100110928
【弁理士】
【氏名又は名称】速水 進治
発明者 古谷 晃
要約 課題
多孔質膜の絶縁耐性が安定するとともに、隣接する配線間におけるリーク電流等が生じることがなく、配線の信頼性を向上させた半導体装置の製造方法が提供する。

解決手段
半導体基板12上に、多孔質膜16を形成する工程と、多孔質膜16に半導体基板12の表面が底部に露出した凹部22を形成する工程と、凹部22の内壁と多孔質膜16の全面を覆うように非多孔質膜24を形成する工程と、異方性エッチングにより、凹部22の底部に形成されている非多孔質膜24と、多孔質膜16上に位置する非多孔質膜24とを選択的に除去する工程と、凹部22を埋設するようにバリアメタル膜28と金属膜を形成する工程とを含む。異方性エッチングを行う工程が、式:(窒素含有化合物ガス+不活性ガス)/フッ素含有化合物ガスで表される混合比を45以上100以下としたエッチングガスにより行われる。
特許請求の範囲
【請求項1】
半導体基板上に、多孔質膜を形成する工程と、
前記多孔質膜上に、所定のパターンを有するレジスト膜を形成する工程と、
前記レジスト膜をマスクとして前記多孔質膜をエッチングし、前記半導体基板の表面が底部に露出した凹部を前記多孔質膜に形成する工程と、
前記凹部の内壁と前記多孔質膜の全面を覆うように非多孔質膜を形成する工程と、
異方性エッチングにより、前記凹部の底部に形成されている前記非多孔質膜と、前記多孔質膜上に位置する前記非多孔質膜とを選択的に除去する工程と、
前記非多孔質膜を側壁に有する前記凹部の内壁と、前記多孔質膜とを覆うようにバリアメタル膜を形成する工程と、
前記凹部を埋設するように前記バリアメタル膜上に金属膜を形成し、前記凹部の外部における前記バリアメタル膜および前記金属膜を除去し、該バリアメタル膜および該金属膜を前記凹部にのみ残す工程と、を含み、
前記異方性エッチングを行う前記工程が、下記式
式:(窒素含有化合物ガス+不活性ガス)/フッ素含有化合物ガス
で表される混合比を45以上100以下としたエッチングガスを用いる、半導体装置の製造方法。
【請求項2】
請求項1に記載の半導体装置の製造方法であって、
前記窒素含有化合物ガスが、Nガスである、半導体装置の製造方法。
【請求項3】
請求項1に記載の半導体装置の製造方法であって、
前記不活性ガスが、Arガスである、半導体装置の製造方法。
【請求項4】
請求項1に記載の半導体装置の製造方法であって、
前記フッ素含有化合物ガスが、CFガスである、半導体装置の製造方法。
【請求項5】
請求項1乃至4のいずれかに記載の半導体装置の製造方法であって、
前記異方性エッチングを行う前記工程が、真空度1mTorr以上10mTorr未満の条件下で行われる、半導体装置の製造方法。
【請求項6】
請求項1乃至5のいずれかに記載の半導体装置の製造方法であって、
前記異方性エッチングがプラズマエッチングである、半導体装置の製造方法。
【請求項7】
請求項1乃至6のいずれかに記載の半導体装置の製造方法であって、
前記非多孔質膜を形成する前記工程が、
プラズマ化学気相成長法により、前記凹部の内壁と前記多孔質膜の全面とを覆うように前記非多孔質膜を形成する工程である、半導体装置の製造方法。
【請求項8】
請求項1乃至7のいずれかに記載の半導体装置の製造方法であって、
前記バリアメタル膜を形成する前記工程が、
原子層堆積法により前記バリアメタル膜を形成する工程である、半導体装置の製造方法。
【請求項9】
請求項1乃至8のいずれかに記載の半導体装置の製造方法であって、
前記多孔質膜を形成する前記工程の前に、
前記半導体基板上に、エッチングストッパー膜を形成する工程を有する、半導体装置の製造方法。
【請求項10】
半導体基板と、
前記半導体基板上に形成された多孔質膜と、
前記多孔質膜に形成された、前記半導体基板の表面が底部に露出する凹部と、
前記凹部の側壁を覆うとともに、前記凹部に開口した前記多孔質膜の空孔の内壁を覆う非多孔質膜と、
前記凹部内において、前記非多孔質膜の表面を覆うとともに、前記凹部の底部に露出した前記半導体基板表面を覆うバリアメタル膜と、
前記バリアメタル膜上に形成され、前記凹部内を埋め込む金属膜と、を備え、
前記凹部の側壁を覆う前記非多孔質膜表面のメチル基の密度が、前記凹部に開口した前記多孔質膜の前記空孔の内壁を覆う前記非多孔質膜表面のメチル基の密度よりも少ない、半導体装置。
発明の詳細な説明
【技術分野】
【0001】
本発明は、多孔質膜とバリアメタル膜との間に非多孔質膜が形成された半導体装置の製造方法および半導体装置に関する。
【背景技術】
【0002】
近年の半導体装置において、配線における信号伝搬の遅延により素子動作が律速されている。配線における遅延定数は、配線抵抗と配線間容量との積で表される。そのため、配線には比抵抗値の小さいCuを用い、配線層の間に形成される層間絶縁間膜には従来のSiOよりも比誘電率の小さい多孔質材料を用いて、素子動作を高速化している。
【0003】
Cu多層配線は、配線およびビアを、ダマシン(damascene)法により作成することにより形成されていく。具体的には、まず、層間絶縁膜等の絶縁膜を半導体基板上に形成する。次いで、絶縁膜に、配線溝またはビア孔(以下、凹部ともいう)を形成する。そして、凹部の内壁を覆い、さらに絶縁膜表面を覆うように、バリアメタル膜を形成する。さらに、バリアメタル膜上にシード層としてCu薄膜を形成する。そして、Cu薄膜をカソード電極として電解めっきを行い、凹部内を埋設するようにバリアメタル膜上にCu膜を形成する。そして、凹部の外部におけるバリアメタル膜およびCu膜を、化学機械研磨(chemical mechanical polishing:以下、CMP)により除去する。このような方法により、バリアメタル膜およびCu膜を凹部内にのみ残し、配線またはビアを形成する。上記の工程において、バリアメタル膜は、Cuの半導体基板への拡散防止、層間絶縁膜とCuとの密着層、さらにCuの酸化防止等の目的で、Cuと層間絶縁膜との間に設けられる。
【0004】
上述のように、層間絶縁間膜は、従来のSiOよりも比誘電率の小さい多孔質材料で形成されている。そのため、バリアメタル膜やCu膜を形成する際に、これらの材料が多孔質膜(層間絶縁間膜)の空孔の内部に入り込むことがある。近年、バリアメタル薄膜の被覆性を向上させるために、原子層堆積(atomic layer deposition:以下、ALD)法により成膜することが検討されている。
【0005】
しかしながら、ALD法は被覆性が高いため、バリアメタルが多孔質膜の空孔の内部に入り込みやすい。これにより、凹部内に形成されるバリアメタル膜の膜厚が薄膜化し、バリアメタル膜のCu拡散防止能を低下させてしまう。そのため、半導体装置において、トランジスタ特性の信頼性が低下する。さらに、バリアメタルやCu等の金属が、多孔質膜の空孔の内部に入り込むことにより、絶縁耐圧等の絶縁耐性が低下する。またさらに、隣接する配線間におけるリーク電流等が生じ、配線による信号伝搬の信頼性が低下する。
【0006】
このような状況において、ALD法で形成したバリアメタルが多孔質膜の空孔の内部に入り込まず、バリアメタル膜が薄膜化していない半導体装置が望まれていた。
【0007】
そのような半導体装置として、特許文献1および2、非特許文献1には、図8に示すような半導体装置が記載されている。図8に示す半導体装置は、半導体基板112上に、エッチングストッパー膜114と、多孔質膜116と、保護膜118とが順に積層された多層膜132が形成されている。多層膜132には、半導体基板112の表面が底部に露出する凹部が形成されている。この凹部において、その側壁を覆う非多孔質膜124と、非多孔質膜124の表面および凹部の底部に露出した半導体基板表面を覆うバリアメタル膜128と、さらに凹部内を埋め込むCu膜130とが形成されている。
【0008】
この非多孔質膜124として、特許文献1には、SiO、特許文献2には、Si:H、非特許文献1には、SiO,SiC,SiNが用いられると記載されている。
【0009】
また、特許文献3には、凹部内に露出した多孔質膜の空孔の内部を、絶縁膜により埋め込んだ半導体装置が記載されている。特許文献3には、この絶縁膜として、非多孔質ポリアリルエーテルやSiO(CHが用いられると記載されている。
【特許文献1】特開2000−294634
【特許文献2】特表2004−535065
【特許文献3】特開2004−193326
【非特許文献1】K.Maex,M.R.Baklanov,D.Shamiryan,F.Iacopi,S.H.Brongersma,Z.S.Yanovitskaya,Journal of Applied Physics 93 (11),pp.8793-8841,2003.
【発明の開示】
【発明が解決しようとする課題】
【0010】
しかしながら、上記文献記載の従来技術は、以下の点で改善の余地を有していた。
特許文献1および2、非特許文献1に記載の方法においては、バリアメタルやCuが、多孔質膜の空孔の内部に入り込み、多孔質膜の絶縁耐性が低下し、さらに隣接する配線間におけるリーク電流等が生じ、配線による信号伝搬の信頼性が低下することがあった。特に、このような傾向は、バリアメタル膜をALD法で形成した場合に顕著であった。
【0011】
特許文献3に記載の方法においては、凹部内に露出した多孔質膜の空孔の内部を、絶縁膜で充分に埋め込むことはできず、上記と同様に改善の余地を有していた。さらに、特許文献3においては、多孔質膜の空孔の内部を埋設する工程の後、多孔質膜表面の余分な絶縁膜を除去する必要があり、工程が煩雑になる恐れがあった。
【課題を解決するための手段】
【0012】
この発明によれば、半導体基板上に、多孔質膜を形成する工程と、
前記多孔質膜上に、所定のパターンを有するレジスト膜を形成する工程と、
前記レジスト膜をマスクとして前記多孔質膜をエッチングし、前記半導体基板の表面が底部に露出した凹部を前記多孔質膜に形成する工程と、
前記凹部の内壁と前記多孔質膜の全面を覆うように非多孔質膜を形成する工程と、
異方性エッチングにより、前記凹部の底部に形成されている非多孔質膜と、前記多孔質膜上に位置する非多孔質膜とを選択的に除去する工程と、
前記非多孔質膜を側壁に有する凹部の内壁と、前記多孔質膜とを覆うようにバリアメタル膜を形成する工程と、
前記凹部を埋設するように前記バリアメタル膜上に金属膜を形成し、前記凹部の外部における前記バリアメタル膜および前記金属膜を除去し、該バリアメタル膜および該金属膜を前記凹部にのみ残す工程と、を含み、
前記異方性エッチングを行う前記工程が、下記式
式:(窒素含有化合物ガス+不活性ガス)/フッ素含有化合物ガス
で表される混合比を45以上100以下としたエッチングガスを用いる、半導体装置の製造方法が提供される。
【0013】
本発明によれば、多孔質膜の凹部の底部に位置する非多孔質膜を、所定の条件で異方性エッチングにより除去することにより、バリアメタルやCuが、多孔質膜の空孔の内部に入り込むことがなく、多孔質膜の絶縁耐性が安定する。さらに、隣接する配線間におけるリーク電流等が生じることがなく、配線による信号伝搬の信頼性が向上する。さらに、異方性エッチングを所定の条件で行うだけで、容易に上記の効果が得られるため、半導体装置の製造工程が煩雑にならない。
【発明の効果】
【0014】
本発明によれば、バリアメタルやCuが、多孔質膜の空孔の内部に入り込むことがないため多孔質膜の絶縁耐性が安定するとともに、隣接する配線間におけるリーク電流等が生じることがないため配線による信号伝搬の信頼性が向上する、半導体装置の製造方法が提供される。さらに、異方性エッチングの条件を所定の範囲とするだけで、上記の効果を得られるため、半導体装置の製造工程が煩雑にならない。
【発明を実施するための最良の形態】
【0015】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【0016】
本実施形態に係る半導体装置の製造方法の工程断面図を、図1乃至図3に示す。
図1(a)に示すように、まず、半導体基板12上に、エッチングストッパー膜14と、多孔質膜16と、多孔質膜16を保護するための保護膜18とを順に積層する。
【0017】
エッチングストッパー膜14は、SiOC膜等から形成され、膜厚を25nm以上150nm以下程度とすることができる。多孔質膜16は、メチルシルセスキオキサン(methyl silsesquioxane:以下、MSQ)薄膜から形成され、通常のスピン塗布法により形成される。多孔質膜16の膜厚は、50nm以上1000nm以下程度とすることができる。また、保護膜18は、SiO膜等から形成され、膜厚を25nm以上150nm以下程度とすることができる。
【0018】
多孔質膜16は、その空孔率を10%以上60%以下とし、さらに平均空孔径を0.1nm以上5nm以下とすることができる。このような多孔質膜16を用いることにより、隣接する配線間におけるリーク電流等が生じることがなく、配線による信号伝搬の信頼性が向上する。
【0019】
空孔率および平均空孔径は、X線散漫散乱測定結果をリガクの解析ソフトNano−Solverで解析することにより得ることができる。尚、当該ソフトの原理は、例えば「Omote, Y. Ito, S. Kawamura: "Small Angle X-Ray Scattering for Measuring Pore-Size Distribution in Porous Low-k Films", Appl. Phys. Lett. 82, pp.544-546, (2003).」に記載されている。
【0020】
次いで、保護膜18上に、配線溝(またはビア孔)のパターンが形成されたレジスト膜20を、通常のパターニング工程によって形成する。さらに、レジスト膜20をマスクとした通常のエッチング工程により、保護膜18と多孔質膜16とをエッチングして、エッチングストッパー膜14の表面でエッチングをストップさせる。これにより、エッチングストッパー膜14の表面が底面に露出した凹部22を形成する(図1(b))。
【0021】
凹部22を形成した後、レジスト膜20をアッシング等により除去する(図1(c))。
次いで、凹部22の内壁と、多孔質膜16上の保護膜18全面を覆うように非多孔質膜24を形成する(図2(d))。非多孔質膜24は、多孔質膜16の表面に開口した空孔を閉塞するシール膜として作用する。非多孔質膜24は、SiCH膜等からなり、その膜厚を1nm乃至10nm以下程度とすることができる。非多孔質膜24は、テトラメチルシランを原料として、プラズマ化学気相成長(plasma enhanced chemical vapor deposition:以下、PECVD)法により形成することができる。
【0022】
つまり、凹部22の側壁に形成されるサイドウォールは、半導体装置の動作を高速する観点から、可能な限り薄膜化して、配線溝またはビア孔の断面積を大きくして抵抗を下げることが望ましい。一方、MSQ薄膜からなる多孔質膜16は、高温で熱収縮をおこすため、非多孔質膜24の形成温度には上限がある。製造方法や使用材料によってその温度は異なるものの、500℃以下とする必要がある。以上の要件により、非多孔質膜24の形成方法としては被覆率が高く、成膜温度の低いプラズマを用いたPECVD法が用いられる。
【0023】
次いで、異方性エッチングにより、凹部22の底部に積層されているエッチングストッパー膜14および非多孔質膜24と、多孔質膜16上の保護膜18表面に形成された非多孔質膜24とを選択的に除去する(図2(e))。
【0024】
異方性エッチングは、プラズマエッチングにより行われる。プラズマエッチングにおいて、式:(窒素含有化合物ガス+不活性ガス)/フッ素含有化合物ガス
で表される混合比が45以上100以下のエッチングガスを用いることができる。
【0025】
このような混合比のエッチングガスを用いることにより、多孔質膜の絶縁耐性が安定するとともに、隣接する配線間におけるリーク電流等が生じることがないため配線による信号伝搬の信頼性が向上する。
【0026】
このエッチングガスにおいて、窒素含有化合物ガスとしては、Nガス等を挙げることができる。不活性ガスとしてはArガス等を挙げることができる。フッ素含有化合物ガスとしてはCF、C、CH2、SF6、HFC等の化合物ガスを挙げることができる。
【0027】
このような各種ガスのうちでも、窒素含有化合物ガスとしてNガス、不活性ガスとしてArガス、フッ素含有化合物ガスとしてCFを用いることにより、上記の効果にさらに優れる。
【0028】
さらに、プラズマエッチングは、真空度1mTorr以上10mTorr未満の条件下で行うことができる。これにより、多孔質膜の絶縁耐性がより安定するとともに、隣接する配線間におけるリーク電流等が生じることがないため配線による信号伝搬の信頼性がさらに向上する。このような効果が得られるのは、プラズマ化された各種ガスの直線性が増し、凹部22内に露出している非多孔質膜24表面のメチル基が、多孔質膜16の空孔16aに形成された非多孔質膜25の表面のメチル基よりも選択的に除去されるためであると考えられる。
【0029】
異方性エッチングを行った後、非多孔質膜24を側壁に有する凹部22の内壁全面と、多孔質膜16とを覆うようにバリアメタル膜28を形成する(図2(f))。
【0030】
バリアメタル膜28は、ALD法により形成することができる。バリアメタル膜28としては、TaN膜、Ta膜、TiN膜等を挙げることができ、膜厚を1nm以上5nm以下程度として形成される。
【0031】
次いで、凹部22を埋設するようにバリアメタル膜28上にCu膜(金属膜)30を形成する(図3(g))。具体的には、図示しないシードメタル層をカソード電極とした電解めっきによりCu膜30を形成する。
【0032】
そして、通常のCMP法等により、凹部22の外部におけるバリアメタル膜28およびCu膜30を除去し、バリアメタル膜28およびCu膜30を凹部22にのみ残し、凹部22内にCu配線(またはビアプラグ)を形成する(図3(h))。これにより、半導体基板12上に、多層膜32が形成された半導体装置が得られる。また、さらに所定の工程により、半導体基板12上に多層配線構造を作成して、本実施形態の半導体装置が製造される。
【0033】
以下に、本実施形態の効果を説明する。
本実施形態の半導体装置の製造方法によれば、バリアメタルやCuが、多孔質膜の空孔の内部に入り込むことがない。そのため、多孔質膜の絶縁耐性が安定した半導体装置を提供することができる。さらに、隣接する配線間におけるリーク電流等が生じることがないため、配線による信号伝搬の信頼性が向上した半導体装置を提供することができる。
【0034】
このような効果が得られる理由を、図面を参照しながら以下に説明する。
本実施形態の半導体装置の製造方法において、非多孔質膜24は、上記したようにPECVD法により形成されている。PECVD法においては、多孔質膜16の表面に空孔16aが開口していると、非多孔質膜24の成膜によっても空孔16aを閉塞することができず、開口した状態となる場合がある。
【0035】
つまり、本発明者の知見によれば、PECVD法による非多孔質膜24の形成において、反応副生成物等による微細な粒子が発生する。図4(a)に示すように、多孔質膜16の表面に形成される非多孔質膜24の膜厚が充分に厚い場合には、微細な粒子34の影響はなく、空孔16aが閉塞される。
【0036】
しかしながら、PECVD法により形成される非多孔質膜24は、1nm乃至10nm以下程度の薄膜であるため、図4(b)に示すように空孔16aを閉塞することができない場合がある。また、図4(c)に示すように、一旦は空孔16aが閉塞されても、後工程で微細な粒子34が除去されてしまうときは、非多孔質膜24にピンホール24aが形成され、空孔16aを開口してしまう。また、微細な粒子34の直径は数nm程度であり、膜厚が10nm以下の非多孔質膜24では、ピンホール24aが数多く形成される。
【0037】
このような非多孔質膜24上に、ALD法でバリアメタル膜28を成膜すると、ピンホール24aを介して空孔16aの内部に金属ガスが拡散し、空孔16a内でメタル膜が成膜される。このような空孔16a内部におけるメタル膜の成膜は、わずかな量であっても絶縁耐圧等を低下させ、さらに隣接配線間とのリーク電流等が生じ配線による信号伝搬の信頼性を低下させる恐れがある。
【0038】
特許文献1の半導体装置の製造方法においては、非多孔質膜をPECVD法により形成し、さらにALD法でバリアメタル膜を成膜する態様が記載されている。しかしながら、図5に示すように、当該方法において、非多孔質膜124のピンホール124aを介して、空孔116a内部に金属ガスが拡散し、空孔116a内に形成された非多孔質膜125の内壁にメタル膜129が形成される。そのため、絶縁耐圧等の絶縁耐性が低下し、さらに隣接配線間とのリーク電流等が生じ配線による信号伝搬の信頼性が低下する。
【0039】
これに対し、本実施形態の半導体装置の製造方法によれば、図6に示すように、非多孔質膜24にピンホール24aが形成されている場合でも、空孔16a内に形成された非多孔質膜25の内壁にメタル膜が形成されることがない。
【0040】
このような効果が得られる理由は、エッチングストッパー膜14を除去するプラズマエッチングの条件を、所定の条件とすることにより、凹部22内に露出した非多孔質膜24表面のメチル基の密度が、多孔質膜16の空孔16aに形成された非多孔質膜25表面のメチル基の密度よりも少なくなるためであると、推定することができる。
【0041】
このような現象を以下の実験により説明する。
2つの基板を準備し、これらの表面に、5nm程度の非多孔質膜をベタ膜で形成した。非多孔質膜は、テトラメチルシランを原料として、PECVD法により形成した。非多孔質膜は、テトラメチルシランを原料としたPECVD法により形成した。次いで、一方の非多孔質膜に、エッチングガス混合比:(N+Ar)/CF=70、真空度:5mTorrの条件で、プラズマエッチングを行った。FTIR法により、非多孔質膜表面のメチル基の密度を測定した。プラズマエッチングを行っていない非多孔質膜を100%とした場合、プラズマエッチングを行った非多孔質膜表面のメチル基の密度は、75%程度であった。
【0042】
このような非多孔質膜が形成された2つの基板を用い、非多孔質膜の表面にバリアメタル膜(TaN膜)をALD法により成膜した。ALD法によるバリアメタル膜の成膜は、一連の原料供給を繰り返すことで原子層または分子層を積層して成膜を行う。通常、金属を含む原料の供給、パージ、還元原料の供給、パージを1サイクルとして行う。ALD法における成膜サイクルと、バリアメタル膜厚との関係を図7に示す。
【0043】
図7に示すように、未処理の非多孔質膜(S)の場合、その表面に形成されるバリアメタル膜の膜厚は、バリアメタル成膜サイクルに比例して増加する。一方、プラズマエッチング処理された非多孔質膜(L)の場合、ある成膜サイクルまではほとんど成膜せず、それ以降は未処理の非多孔質膜の場合と同様な比率で成膜される。
【0044】
つまり、このような非成膜時間の差があれば、多孔質膜16の空孔16a内部に形成された非多孔質膜25の表面にバリアメタル膜が形成される前に、凹部22に露出している非多孔質膜24の表面にバリアメタル膜28が形成される。そのため、空孔16aの開口部は閉塞され、空孔16a内部にバリアメタルがほとんど成膜されないと考えられる。
【0045】
このような、非成膜時間の差は、非多孔質膜に形成されたピンホールの大きさや、多孔質膜の種類によって適宜変化する。しかしながら、本発明者らの検討によれば、図7に示すように、所望するバリアメタル膜厚をAとした場合、その際の膜厚BがAの80%以下となるだけの非成膜時間の差があれば、隣接する配線間におけるリーク電流が増加するなどの問題が生じなくなる。
【0046】
このように、凹部22に露出している非多孔質膜24の表面と、多孔質膜16の空孔16a内部に形成された非多孔質膜25の表面との間において、非成膜時間に差を設けるには、プラズマエッチングを行う際に、
【0047】
式:(窒素含有化合物ガス+不活性ガス)/フッ素含有化合物ガス
で表される混合比を45以上100以下、好ましくは60以上80以下としたエッチングガスを用いることができる。
【0048】
通常、エッチングストッパー膜のプラズマエッチングはCF、N、Arのエッチングガスを用いて行い、混合比:(N+Ar)/CF=1以上40以下程度の範囲で行われる。しかしながら、このような混合比であると、非成膜時間に差を設けることができずバリアメタル膜が空孔内部にも成膜される。そのため、隣接する配線間においてリーク電流等が生じることがある。
【0049】
これに対し、本実施形態における混合比のエッチングガスを用いることにより、凹部22内に露出している非多孔質膜24表面のメチル基を、選択的に除去することができる。そのため、隣接する配線間においてリーク電流等が生じず、配線による信号伝搬の信頼性が向上する。
【0050】
さらに、プラズマエッチングは、真空度1mTorr以上10mTorr未満、好ましくは3mTorr以上8mTorr以下の条件下で行うことができる。
【0051】
通常、エッチングストッパー膜のプラズマエッチングは、真空度:10mTorr以上100mTorr以下の範囲で行う。しかしながら、このような真空度であると、非成膜時間に差を設けることができずバリアメタル膜が空孔16a内部にも成膜される。そのため、隣接する配線間においてリーク電流等が生じることがある。
【0052】
これに対して、本実施形態における真空度でプラズマエッチングすることにより、プラズマ化された各種ガスの直線性が増し、凹部22内に露出している非多孔質膜24の表面のメチル基を、選択的に除去することができる。これにより、凹部22に露出している非多孔質膜24の表面と、多孔質膜16の空孔16a内部に形成された非多孔質膜25の表面との間において、非成膜時間に差を設けることができる。
【0053】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【0054】
たとえば、多孔質膜16は、スピン塗布法だけでなく、CVD法により形成することもできる。
【0055】
また、エッチングストッパー膜14と、多孔質膜16を保護するための保護膜18とを形成した例によって説明したが、特に限定されず、製造方法によっては形成しない構成とすることもできる。
[実施例]
(実施例1)
【0056】
図3(h)に示される半導体装置を、以下の構成となるように、上述の半導体装置の製造方法に従い製造した。なお、一対のCu配線を隣接させて形成した。また、凹部22の底部に積層されているエッチングストッパー膜14および非多孔質膜24と、多孔質膜16上の保護膜18表面に形成された非多孔質膜24とを選択的に除去するプラズマエッチングは以下の条件で行った。
<構成>
・エッチングストッパー膜14:SiOC薄膜、膜厚約100nm
・多孔質膜16:MSQ薄膜、膜厚500nm程度、空孔率40%程度、平均空孔径3nm程度
・保護膜18:SiO薄膜、膜厚100nm程度
・非多孔質膜24:SiCH膜、膜厚5nm程度
・バリアメタル膜28:TaN膜、膜厚3nm程度
<プラズマエッチングの条件>
・プラズマ電力:700W
・バイアス電力:100W
・真空度:1mTorr
・エッチングガス(混合比:(N+Ar)/CF=45):Nガス流量525sccm、Arガス流量1500sccm、CFガス流量45sccm
【0057】
得られた半導体装置において、隣接する配線間のリーク電流を測定した。その結果、実施例1の半導体装置においてリーク電流は確認されなかった。
【0058】
(実施例2)
エッチングガスを、Nガス流量2000sccm、Arガス流量2500sccm、CFガス流量45sccmとし、混合比:(N+Ar)/CF=100とした以外は、実施例1と同様にして、半導体装置を製造し、リーク電流を測定した。その結果、実施例2の半導体装置においてリーク電流は確認されなかった。
【0059】
(実施例3)
プラズマエッチングにおける真空度を9mTorrとした以外は、実施例1と同様にして、半導体装置を製造し、リーク電流を測定した。その結果、実施例3の半導体装置においてリーク電流は確認されなかった。
【0060】
(比較例1)
エッチングガスを、Nガス流量1500sccm、Arガス流量1500sccm、CFガス流量100sccmとし、混合比:(N+Ar)/CF=30とした以外は、実施例1と同様にして、半導体装置を製造し、リーク電流を測定した。その結果、比較例1の半導体装置においてリーク電流が確認された。
【0061】
(比較例2)
プラズマエッチングにおける真空度を20mTorrとした以外は、実施例1と同様にして、半導体装置を製造し、リーク電流を測定した。その結果、比較例2の半導体装置においてリーク電流が確認された。
【0062】
このように、半導体装置の製造方法のプラズマエッチングにおいて、(N+Ar)/CFで表される混合比を45以上100以下としたエッチングガスを用いることにより、リーク電流が生じることがなく、配線による信号伝搬の信頼性が向上することが確認された。さらに、上記混合比のエッチングガスを用い、さらに真空度1mTorr以上10mTorr未満の条件下でプラズマエッチングを行うことにより、上記効果を得ることができることが確認された。
【図面の簡単な説明】
【0063】
【図1】本実施の形態に係る半導体装置の製造方法を模式的に示した工程断面図である。
【図2】本実施の形態に係る半導体装置の製造方法を模式的に示した工程断面図である。
【図3】本実施の形態に係る半導体装置の製造方法を模式的に示した工程断面図である。
【図4】PECVD法による非多孔質膜の形成において、多孔質膜の表面に空孔の開口部が形成される態様を説明する図である。
【図5】従来の半導体装置における、多孔質膜の部分拡大図である。
【図6】本実施の形態の半導体装置における、多孔質膜の部分拡大図である。
【図7】ALD法における成膜サイクルとバリアメタル膜厚との関係を示す図である。
【図8】従来の半導体装置を模式的に示した断面図である。
【符号の説明】
【0064】
12 半導体基板
14 エッチングストッパー膜
16 多孔質膜
16a 空孔
18 保護膜
20 レジスト膜
22 凹部
24,25 非多孔質膜
24a ピンホール
28 バリアメタル膜
30 Cu膜
32 多層膜
34 粒子
112 半導体基板
114 エッチングストッパー膜
116 多孔質膜
116a 空孔
118 保護膜
124,125 非多孔質膜
124a ピンホール
128 バリアメタル膜
129 メタル膜
130 Cu膜
132 多層膜




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013