米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> NECエレクトロニクス株式会社

発明の名称 半導体装置およびその製造方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−35825(P2007−35825A)
公開日 平成19年2月8日(2007.2.8)
出願番号 特願2005−215409(P2005−215409)
出願日 平成17年7月26日(2005.7.26)
代理人 【識別番号】100110928
【弁理士】
【氏名又は名称】速水 進治
発明者 川野 連也 / 副島 康志 / 栗田 洋一郎
要約 課題
従来の半導体装置の製造方法では、製造コストが増大したり、配線層の平坦性が損なわれたりすることがある。

解決手段
本発明の一実施形態に係る製造方法は、支持基板70上にシードメタル層20aを形成する工程と、シードメタル層20a上に配線18を含む配線層10を形成する工程と、配線層10を形成した後に支持基板70を除去する工程と、支持基板を除去した後にシードメタル層20aをパターニングして配線20とする工程と、を含んでいる。
特許請求の範囲
【請求項1】
支持基板上にシードメタル層を形成する工程と、
前記シードメタル層上に、第1の配線を含む配線層を形成する工程と、
前記配線層を形成する工程よりも後に、前記支持基板を除去する工程と、
前記支持基板を除去する工程よりも後に、前記シードメタル層をパターニングして第2の配線とする工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項2】
請求項1に記載の半導体装置の製造方法において、
前記配線層を形成する工程は、
前記シードメタル層上に絶縁性樹脂層を形成する工程と、前記絶縁性樹脂層中にビアプラグを形成する工程と、前記ビアプラグが形成された前記絶縁性樹脂層上に前記第1の配線を形成する工程とを、含む半導体装置の製造方法。
【請求項3】
請求項2に記載の半導体装置の製造方法において、
前記第1の配線を形成する工程においては、密着導電膜を介して、前記絶縁性樹脂層上に前記第1の配線を形成する半導体装置の製造方法。
【請求項4】
請求項2または3に記載の半導体装置の製造方法において、
前記絶縁性樹脂層を形成する工程においては、前記シードメタル層上に絶縁性樹脂を塗布した後に、当該絶縁性樹脂を焼成する半導体装置の製造方法。
【請求項5】
請求項2乃至4いずれかに記載の半導体装置の製造方法において、
前記ビアプラグを形成する工程においては、前記シードメタル層を給電層として、電解めっきにより前記ビアプラグを形成する半導体装置の製造方法。
【請求項6】
請求項2乃至5いずれかに記載の半導体装置の製造方法において、
前記絶縁性樹脂層を形成する工程においては、絶縁性樹脂として感光性ポリイミド樹脂を用い、
前記ビアプラグを形成する工程においては、フォトリソグラフィーにより前記ビアプラグ用のビアホールを形成する半導体装置の製造方法。
【請求項7】
請求項1乃至6いずれかに記載の半導体装置の製造方法において、
前記支持基板を除去する工程よりも前に、前記配線層上に複数の半導体チップを固定する工程と、
前記複数の半導体チップを一括して覆うように封止樹脂を形成する工程と、を更に含む半導体装置の製造方法。
【請求項8】
請求項1乃至7いずれかに記載の半導体装置の製造方法において、
前記シードメタル層をパターニングして第2の配線とする工程においては、当該パターニングをウエットエッチングにより実行する半導体装置の製造方法。
【請求項9】
請求項1乃至8いずれかに記載の半導体装置の製造方法において、
前記支持基板を除去する工程よりも後に、前記シードメタル層を給電層とした電解めっきにより、当該シードメタル層上に金属膜を形成する工程を更に含む半導体装置の製造方法。
【請求項10】
請求項1乃至9いずれかに記載の半導体装置の製造方法において、
無電解めっきにより、前記第2の配線層上に金属膜を形成する工程を更に含む半導体装置の製造方法。
【請求項11】
第1のビアプラグが設けられた絶縁性樹脂層と、
前記絶縁性樹脂層の第1面上に設けられた密着導電膜と、
前記密着導電膜上に設けられ、前記第1のビアプラグと電気的に接続された第1の配線と、
前記絶縁性樹脂層の第2面上に直接に設けられ、前記第1のビアプラグと電気的に接続された第2の配線と、
を備えることを特徴とする半導体装置。
【請求項12】
請求項11に記載の半導体装置において、
前記絶縁性樹脂層の前記第1面側に設けられた半導体チップと、
前記絶縁性樹脂層の前記第2面側に設けられた外部電極端子と、を更に備える半導体装置。
【請求項13】
請求項12に記載の半導体装置において、
前記半導体チップを覆う封止樹脂を更に備える半導体装置。
【請求項14】
請求項12または13に記載の半導体装置において、
前記第2面側に設けられた第2の半導体チップを更に備える半導体装置。
【請求項15】
請求項11乃至14いずれかに記載の半導体装置において、
前記第1のビアプラグと前記第2の配線とは、同一の金属によって一体に形成されている半導体装置。
【請求項16】
請求項11乃至15いずれかに記載の半導体装置において、
前記絶縁性樹脂層を構成する絶縁性樹脂は、感光性ポリイミド樹脂である半導体装置。
【請求項17】
請求項11乃至16いずれかに記載の半導体装置において、
前記絶縁性樹脂層の前記第2面側に設けられ、一端が前記第1のビアプラグに接続された第2のビアプラグを更に備え、
前記第1および第2のビアプラグは、第2の密着導電膜を介して互いに接続されている半導体装置。
【請求項18】
請求項17に記載の半導体装置において、
前記第2のビアプラグの他端に接続された第3の配線を更に備える半導体装置。
【請求項19】
請求項17または18に記載の半導体装置において、
前記第1のビアプラグは、前記第2のビアプラグに近づくにつれて断面積が徐々に小さくなるテーパ状をしており、
前記第2のビアプラグは、前記第1のビアプラグに近づくにつれて断面積が徐々に小さくなるテーパ状をしている半導体装置。
発明の詳細な説明
【技術分野】
【0001】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【0002】
従来の半導体装置の製造方法としては、例えば特許文献1,2に記載されたものがある。特許文献1に記載の方法においては、支持層とキャリア銅箔とからなる支持基板上に形成された極薄銅箔上に配線層を形成している。続いて、極薄銅箔との界面で支持基板を剥離することにより当該支持基板と配線層とを分離した後、配線層から極薄銅箔を除去している。
【0003】
一方、特許文献2に記載の方法においては、転写用基板上にパターニングされた配線を形成した後、当該配線上に半導体基板を載置した状態で樹脂封止している。続いて、配線との界面で転写用基板を剥離することにより、当該転写用基板と半導体パッケージとを分離している。
【特許文献1】特開2005−101137号公報
【特許文献2】特開平8−167629号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
本発明者らは、上述の従来技術には、以下の課題があることを見出した。すなわち、特許文献1の方法では、極薄銅箔が最終的には配線層から除去されてしまうため、銅箔が無駄になってしまう。このことは、半導体装置の製造コストの増大につながる。
【0005】
また、特許文献2の方法では、転写用基板上に形成されるのはパターニングされた配線である。したがって、その配線上に絶縁膜を形成した後で当該絶縁膜上に別の配線を形成することにより、配線層を得ようとすると、転写用基板上に形成された上記配線の凹凸に起因して、当該配線層の平坦性が損なわれてしまう。
【課題を解決するための手段】
【0006】
本発明による半導体装置の製造方法は、支持基板上にシードメタル層を形成する工程と、上記シードメタル層上に、第1の配線を含む配線層を形成する工程と、上記配線層を形成する工程よりも後に、上記支持基板を除去する工程と、上記支持基板を除去する工程よりも後に、上記シードメタル層をパターニングして第2の配線とする工程と、を含むことを特徴とする。
【0007】
この方法においては、シードメタル層をパターニングすることにより、第2の配線を形成している。これにより、製造される半導体装置においてシードメタル層は、除去されることなく、配線として利用されることになる。また、第2の配線を形成するために、シードメタル層とは別に追加的な金属膜を形成する必要がない。したがって、製造コストの増大を抑制することができる。
【0008】
さらに、配線層は、パターニングされる前のシードメタル層上に形成される。これにより、平坦なシードメタル層上に配線層を形成できるため、高い平坦性を有する配線層を得ることが可能である。
【発明の効果】
【0009】
本発明によれば、製造コストの増大を抑制しつつ、高い平坦性を有する配線層を得ることが可能な半導体装置およびその製造方法が実現される。
【発明を実施するための最良の形態】
【0010】
以下、図面を参照しつつ、本発明による半導体装置およびその製造方法の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
【0011】
図1は、本発明による半導体装置の一実施形態を示す断面図である。半導体装置1は、配線層10、配線20、半導体チップ30、半田ボール40、および封止樹脂50を備えている。配線層10は、絶縁性樹脂層12、ビアプラグ14、密着導電膜16、および配線18を有している。
【0012】
絶縁性樹脂層12を構成する絶縁性樹脂は、例えば、PBO(ポリベンゾオキサゾール)またはポリイミド樹脂である。ポリイミド樹脂は、感光性ポリイミド樹脂であってもよく、非感光性ポリイミド樹脂であってもよい。絶縁性樹脂層12中には、ビアプラグ14(第1のビアプラグ)が設けられている。このビアプラグ14は、絶縁性樹脂層12を貫通している。本実施形態においてビアプラグ14は、銅によって形成されている。
【0013】
絶縁性樹脂層12の面S1(第1面)上には、密着導電膜16(第1の密着導電膜)が設けられている。この密着導電膜16は、ビアプラグ14の一端に接続されている。本実施形態において密着導電膜16は、多層の金属膜として構成された密着金属膜である。密着導電膜16の最上層(配線18に接する層)は、配線18と同一の金属によって形成されていることが好ましい。本実施形態において密着導電膜16は、チタン膜および銅膜からなる2層構造をしている。すなわち、密着導電膜16は、面S1上に設けられたチタン膜と、チタン膜上に設けられた銅膜とにより構成されている。
【0014】
密着導電膜16上には、配線18(第1の配線)が設けられている。本実施形態において配線18は、銅配線である。この配線18は、密着導電膜16を介して、ビアプラグ14と電気的に接続されている。
【0015】
絶縁性樹脂層12の面S2(第2面)上には、配線20(第2の配線)が直接に設けられている。配線20は、ビアプラグ14の他端(密着導電膜16と反対側の端部)に直接に接続されることにより、ビアプラグ14と電気的に接続されている。具体的には、配線20は、ビアプラグ14と同一の金属(本実施形態では銅)によって、ビアプラグ14と一体に形成されている。このように、配線20は、密着導電膜またはバリアメタル等を介在させることなく、絶縁性樹脂層12およびビアプラグ14上に直接に設けられている。配線20は、例えば、グランドプレーンとして用いられる。また、配線20上には、レジスト膜62が設けられている。
【0016】
なお、半導体装置1において、絶縁性樹脂層12の表面は粗化されていない。したがって、上述した密着導電膜16および配線20は、絶縁性樹脂層12の滑らかな面上に設けられている。同様に、ビアプラグ14用のビアホールの側面も粗化されていない。したがって、絶縁性樹脂層12とビアプラグ14との境界面も滑らかである。
【0017】
絶縁性樹脂層12の面S1側には、半導体チップ30が設けられている。半導体チップ30は、半田32によって配線18に接続されている。ここで、面S1上には、上述の密着導電膜16および配線18を覆うソルダーレジスト64が設けられている。半田32は、このソルダーレジスト64に設けられた開口部を通じて、配線18と半導体チップ30とを接続している。また、半導体チップ30は、ソルダーレジスト64と間隔を置いて、ソルダーレジスト64上に配置されている。半導体チップ30とソルダーレジスト64との間の間隙には、アンダーフィル樹脂66が充填されている。
【0018】
絶縁性樹脂層12の面S2側には、半田ボール40が設けられている。半田ボール40は、ビアプラグ14のうち、上述の配線20に接続されていないものに接続されている。この半田ボール40は、半導体装置1の外部電極端子である。
【0019】
ソルダーレジスト64上には、半導体チップ30を覆う封止樹脂50が設けられている。本実施形態において封止樹脂50は、半導体チップ30の側面および上面の全体を覆っている。
【0020】
図2〜図6を参照しつつ、本発明による半導体装置の製造方法の一実施形態として、半導体装置1の製造方法を説明する。まず、支持基板70上に、スパッタ等により、シードメタル層20aを形成する。このとき、支持基板70とシードメタル層20aとの間に、剥離層を形成してもよい。本実施形態において支持基板70は、シリコン基板である(図2(a))。
【0021】
次に、シードメタル層20a上に、感光性ポリイミド等の絶縁性樹脂を塗布した後、その絶縁性樹脂を焼成する。焼成温度は、例えば350℃である。これにより、絶縁性樹脂層12が形成される。続いて、その絶縁性樹脂層12に、フォトリソグラフィー等によりビアホール13を形成する(図2(b))。
【0022】
その後、ビアホール13を埋めるようにビアプラグ14を形成する。ビアプラグ14の形成は、例えば、シードメタル層20aを給電層とした電解めっきにより行うことができる(図3(a))。なお、ビアプラグ14がビアホール13を完全に埋めるようにする必要はなく、形成されたビアプラグ14が絶縁性樹脂層12に対して窪んでいてもよい。
【0023】
次に、スパッタまたは蒸着等により、ビアプラグ14が形成された絶縁性樹脂層12上にチタン膜および銅膜を順に成膜する。続いて、銅膜上にレジスト膜を設けた後、そのレジスト膜に開口部を形成する。この開口部は、配線18が形成される位置に設けられる。この状態で、例えばシードメタル層20aを給電層とした電解めっきを行うことにより、上記開口部中に配線18を形成する。その後、レジスト膜ならびに銅膜およびチタン膜をエッチバックすることにより、密着導電膜16および配線18が形成される。このエッチバックは、例えば、硫酸と過酸化水素との混合液またはHF(フッ化水素)をエッチング液としたウエットエッチングにより行うことができる。以上により、配線層10が形成される。
【0024】
続いて、密着導電膜16および配線18を覆うようにして絶縁性樹脂層12上にソルダーレジスト64を形成した後、フォトリソグラフィー等により、ソルダーレジスト64に開口部31を形成する(図3(b))。
【0025】
次に、開口部31を通じて半導体チップ30の電極(半田32)を配線18に接続することにより、配線層10上に半導体チップ30を固定する。図示しないが、本実施形態において配線層10上には、互いに間隔を置いて複数の半導体チップ30が固定される。その後、半導体チップ30とソルダーレジスト64との間の間隙に、アンダーフィル樹脂66を充填する(図4(a))。続いて、これら複数の半導体チップ30を一括して覆うように、封止樹脂50を形成する(図4(b))。
【0026】
次に、支持基板70を除去する(図5(a))。この除去は、研削、化学的機械的研磨またはエッチング等により行う。これらは、組み合わせて行うことも可能で、支持基板70を研削した後、残った部分を、化学的機械的研磨もしくはエッチング、またはその両方を用いて除去することができる。エッチングは、ドライエッチングまたはウェットエッチングのどちらでも用いることができるが、最終除去の工程をドライエッチにすると、エッチング選択比が大きく取れるために、シードメタル層20aを安定的に残すことが可能となる。また、シードメタル層20aとの界面で支持基板70を剥離することにより、支持基板70の除去を行ってもよい。なお、支持基板70を除去した後に、シードメタル層20aを給電層とした電解めっきにより、シードメタル層20a上に金属膜を形成してもよい。支持基板70を除去した後、半導体チップ30同士の間をダイシングすることにより、図5(a)に示す構造体を複数得る。
【0027】
続いて、シードメタル層20a上に、スクリーン印刷法等により、シードメタル層20aのパターニングに用いられるレジスト膜62を形成する。ただし、レジスト材料を塗布した後に、レーザーアブレーションでパターニングすることにより、レジスト膜62を形成してもよい(図5(b))。
【0028】
次に、レジスト膜62をマスクとしたウエットエッチング等により、シードメタル層20aをパターニングして配線20とする(図6)。なお、配線20を形成した後に、レジスト膜62を除去し、無電解めっきにより、配線20上に金属膜を形成してもよい。続いて、半田ボール40を形成することにより、図1に示す半導体装置1が得られる。
【0029】
本実施形態の効果を説明する。本実施形態においては、シードメタル層20aをパターニングすることにより、配線20を形成している。これにより、製造される半導体装置1においてシードメタル層20aは、除去されることなく、配線20として利用されることになる。また、配線20を形成するために、シードメタル層20aとは別に追加的な金属膜を形成する必要がない。したがって、製造コストの増大を抑制することができる。
【0030】
さらに、配線層10は、パターニングされる前のシードメタル層20a上に形成される。これにより、平坦なシードメタル層20a上に配線層を形成できるため、高い平坦性を有する配線層10を得ることが可能である。したがって、製造コストの増大を抑制しつつ、高い平坦性を有する配線層10を得ることが可能な半導体装置1およびその製造方法が実現されている。
【0031】
配線18を形成する工程においては、密着導電膜16を介して、絶縁性樹脂層12上に配線18を形成している。このように、密着導電膜16を介在させることにより、絶縁性樹脂層12と配線18との間の密着性を向上させることができる。
【0032】
絶縁性樹脂層12を形成する工程においては、シードメタル層20a上に絶縁性樹脂を塗布した後に、その絶縁性樹脂を焼成している。これにより、シードメタル層20aと絶縁性樹脂層12との間の密着性を向上させることができる。ひいては、半導体装置1において、配線20と絶縁性樹脂層12との間の密着性を向上させることができる。
【0033】
それゆえに、配線20と絶縁性樹脂層12との間で良好な密着性を得るために、密着導電膜を介在させたり、絶縁性樹脂層12の表面を粗化したりする必要がない。これにより、配線抵抗等の電気抵抗を小さく抑えることができるとともに、高周波伝送特性を向上させることができる。
【0034】
実際、半導体装置1においては、配線18は密着導電膜16を介して絶縁性樹脂層12上に設けられている一方で、配線20は絶縁性樹脂層12上に直接に設けられている。これにより、両配線18,20と絶縁性樹脂層12との間で良好な密着性を確保しつつも、電気抵抗が小さく且つ高周波伝送特性に優れた半導体装置1が実現されている。
【0035】
この点について、図7および図8を参照しつつ、より詳細に説明する。これらの図は、半導体装置1の比較例に係る半導体装置を示す断面図である。図7においては、絶縁性樹脂層101中にビアプラグ102が形成されている。また、絶縁性樹脂層101の両面にそれぞれ、ビアプラグ102と接続された配線103,104が形成されている。配線103および配線104には、それぞれ半導体チップ111および半田ボール112が接続されている。
【0036】
ここで、ビアプラグ102と配線103,104との間、および絶縁性樹脂層101と配線103,104との間には、それぞれバリアメタル105が設けられている。同様に、絶縁性樹脂層101とビアプラグ102との間にも、バリアメタル105が設けられている。しかしながら、かかる構造では、電気抵抗(特にビアプラグ102と配線103,104との接続部での電気抵抗)が大きくなってしまう。また、上記接続部での接続信頼性が低下してしまう。
【0037】
また、図8においては、絶縁性樹脂層201中に形成されたビアホール202の側面を覆うようにビアプラグ203が設けられている。また、絶縁性樹脂層201の両面にそれぞれ、ビアプラグ203と接続された配線204,205が形成されている。配線204および配線205には、それぞれ半導体チップ211および半田ボール212が接続されている。
【0038】
ここで、絶縁性樹脂層201の表面は、粗化されて樹脂粗化面206となっている。すなわち、ビアプラグ203および配線204,205は、樹脂粗化面206上に設けられている。しかしながら、かかる構造では、ビアプラグ203および配線204,205共に、電気抵抗が大きくなってしまう。そのうえ、電子散乱により、高周波伝送特性が劣化してしまう。
【0039】
これらの比較例とは異なり、半導体装置1においては、絶縁性樹脂層12と配線20との間に、密着導電膜またはバリアメタル等が設けられていない。また、絶縁性樹脂層12の表面が粗化されておらず、滑らかである。したがって、半導体装置1によれば、電気抵抗を小さく抑えられるとともに、ビアプラグと配線との間での優れた接続信頼性、および優れた高周波伝送特性を得ることができる。
【0040】
シードメタル層20aを給電層とした電解めっきによりビアプラグ14を形成した場合、ビアプラグ14と配線20とが同一の金属によって一体に形成された構造を容易に得ることができる。かかる構造によれば、ビアプラグ14と配線20との間の電気抵抗を小さく抑えることができる。また、ビアプラグ14と配線20との接続信頼性を向上させることができる。
【0041】
絶縁性樹脂層12を構成する絶縁性樹脂として感光性ポリイミド樹脂を用いた場合、フォトリソグラフィーにより、高い精度で微細なピッチのビアプラグ14を形成することができる。
【0042】
半導体装置1には、半導体チップ30を覆う封止樹脂50が設けられている。これにより、半導体装置1の機械的強度を向上させることができる。特に本実施形態において封止樹脂50は、半導体チップ30の側面および上面の全体を覆っている。このように半導体チップ30が外部に露出するのを防ぐことにより、半導体装置1の信頼性を向上させることができる。ただし、封止樹脂50を設けることは必須ではない。
【0043】
また、半導体装置1の製造においては、後にダイシングによって分割される複数の半導体チップ30を一括して覆うように封止樹脂50を形成している。これにより、各半導体チップ30を別々に樹脂封止する場合に比して、製造工程を簡略化することができる。さらに、支持基板70を除去する前に樹脂封止しておくことにより、支持基板70の除去後のハンドリングを容易にすることができる。
【0044】
配線20を形成する工程において、シードメタル層20aのパターニングをウエットエッチングにより実行した場合、製造コストを低く抑えることができる。この点に関し、配線20は、絶縁性樹脂層12の面S2側すなわち半田ボール40が設けられる側の配線であり、半導体チップ30が設けられる面S1側の配線18程には精度が要求されない。したがって、ウエットエッチングによっても、充分な精度で配線20を形成することができる。
【0045】
支持基板70を除去した後にシードメタル層20aを給電層とした電解めっきによりシードメタル層20a上に金属膜を形成した場合、簡略な方法で、シードメタル層20a(ひいては配線20)を所望の厚さまで厚くすることができる。同様に、配線20を形成した後に無電解めっきにより配線20上に金属膜を形成した場合にも、簡略な方法で、シードメタル層20aを所望の厚さまで厚くすることができる。
【0046】
上記製造方法において、支持基板70とシードメタル層20aとの間に剥離層を介在させた場合、後の工程における支持基板70の除去を容易にすることができる。例えば、剥離層として熱分解する材料を用いれば、支持基板70を除去する工程において、熱分解温度以上に熱することにより、シードメタル層20aと支持基板70とを剥離することができる。このときの加熱は、レーザー等で局所的に加熱する方法が望ましい。レーザーの波長は、支持基板70を透過し、剥離層を透過しない波長に設定することにより、剥離層のみを局所的に加熱することができる。これとは別に、支持基板70と剥離層との界面、または剥離層とシードメタル層20aとの界面の接着強度が弱くなるような材料を予め選択しておき、支持基板70を除去する工程において、機械的な力を加えて支持基板70を剥離してもよい。また、剥離層として、特定の溶液に溶ける材料、あるいは溶液の浸透によってシードメタル層20aまたは支持基板70との密着が極端に低下するような材料を選択することによって、剥離層の側面から溶液を浸透させ、支持基板70を剥離することも可能である。
【0047】
半導体装置1において配線20をグランドプレーンとする場合、シールド面を広く取れるため、高周波伝送特性が一層向上する。
【0048】
本発明による半導体装置およびその製造方法は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、図9に示すように、絶縁性樹脂層12の面S1側のみならず、面S2側にも半導体チップ80(第2の半導体チップ)を設ける構成としてもよい。同図においては、半導体チップ80が半田82によってビアプラグ14と接続されている。
【0049】
また、図10に示すように、一端がビアプラグ14に接続されたビアプラグ92(第2のビアプラグ)が絶縁性樹脂層12の面S2側に設けられていてもよい。同図においては、配線20を覆う絶縁膜68が設けられており、その絶縁膜68に形成された開口中にビアプラグ92が埋め込まれている。ビアプラグ92は、ビアプラグ14に近づくにつれて断面積が徐々に小さくなるテーパ状をしている。ここで、ビアプラグ14とビアプラグ92とは、互いに異なる金属によって形成されている。また、ビアプラグ14とビアプラグ92とが、密着導電膜(第2の密着導電膜、図示せず)を介して互いに接続されている。この密着導電膜は、絶縁性樹脂層12の面S2上に成膜された樹脂層(図示せず)上に設けられている。また、この密着導電膜は、密着導電膜16と同様に、多層の金属膜として構成された密着金属膜である。さらに、絶縁膜68上には、ビアプラグ92の他端(ビアプラグ14と反対側の端部)に接続された電極パッド94が設けられている。また、電極パッド94上には、半田ボール96が設けられている。
【0050】
また、図11に示すように、ビアプラグ92の上記他端に接続された配線98(第3の配線)が設けられていてもよい。すなわち、絶縁性樹脂層12の面S2側に多層配線が形成されていてもよい。この配線98は、絶縁膜68上に設けられた絶縁膜69中に形成されている。さらに、配線98には、半田ボール99が接続されている。この半田ボール99は、その一部が絶縁膜69中に埋没している。
【0051】
なお、図10および図11において、両ビアプラグ14,92は、配線20の上面(絶縁性樹脂層12の面S2)を境界として、互いに反対向きのテーパ状をしていてもよい。すなわち、図12および図13に示すように、ビアプラグ14は、ビアプラグ92に近づくにつれて断面積が徐々に小さくなるテーパ状をしており、ビアプラグ92は、ビアプラグ14に近づくにつれて断面積が徐々に小さくなるテーパ状をしていてもよい。かかる構造は、ビアプラグ14用のビアホールとビアプラグ92用のビアホールとが互いに反対の向きから形成されることに起因している。すなわち、前者は図中上側から下側に向けて形成されるのに対して、後者は図中下側から上側に向けて形成されることに起因している。
【0052】
本発明による半導体装置は、3つ以上の半導体チップを備えていてもよい。3つおよび4つの半導体チップを設けた場合の例をそれぞれ図14および図15に示す。図14の半導体装置は、半導体チップ30および半導体チップ80(図9参照)に加えて、半導体チップ30上に設けられた半導体チップ81(第3の半導体チップ)を備えている。半導体チップ81は、ボンディングワイヤ83によって配線18と接続されている。なお、同図においては、半導体チップ80と絶縁性樹脂層12との間隙にアンダーフィル樹脂84が充填されている。
【0053】
図15の半導体装置は、上述の半導体チップ30,80,81に加えて、半導体チップ81上に設けられた半導体チップ85(第4の半導体チップ)を備えている。半導体チップ85は、半田87によって半導体チップ81の電極(図示せず)に接続されている。これらの半導体チップ81,85の間隙には、アンダーフィル樹脂89が充填されている。
【0054】
本発明による半導体装置は、ダミーチップを備えていてもよい。ダミーチップは、絶縁性樹脂12の面S1側で最上層に位置する半導体チップ上に設けられる。なお、絶縁性樹脂12の面S1側に半導体チップが1つだけ設けられている場合には、その半導体チップを「最上層に位置する半導体チップ」とみなす。
【0055】
図16および図17は、それぞれ図14および図15の半導体装置にダミーチップを設けた場合の例を示している。前者においては、半導体チップ81上にダミーチップ90が設けられている。後者においては、半導体チップ85上にダミーチップ91が設けられている。ダミーチップ91は、面S1側に設けられた半導体チップ30,81,85の何れよりも大きな面積を有している。
【0056】
このように、ダミーチップ90,91を設けることにより、ダミーチップ90,91上の封止樹脂を薄くする、あるいは無くすことができる。それにより、半導体装置の放熱性を高めることができる。特に、図17の半導体装置においては、ダミーチップ91の面積を大きくしたことにより、放熱性が一層向上している。
【0057】
図18に示すように、半田ボール40は、その一部がレジスト膜62中に埋め込まれていてもよい。図19に示すように、絶縁性樹脂層12の面S1側に、2層以上の配線が設けられていてもよい。同図においては、ソルダーレジスト64中にビアプラグ301(第3のビアプラグ)が設けられている。このビアプラグ301は、一端が配線18に接続されている。ビアプラグ301の他端は、ソルダーレジスト64上に設けられた配線302(第4の配線)に接続されている。配線302上には、ポスト303が設けられている。ポスト303は、例えば銅ポストである。このポスト303に、半田32が接続されている。
【図面の簡単な説明】
【0058】
【図1】本発明による半導体装置の一実施形態を示す断面図である。
【図2】(a)および(b)は、図1の半導体装置の製造方法を示す工程図である。
【図3】(a)および(b)は、図1の半導体装置の製造方法を示す工程図である。
【図4】(a)および(b)は、図1の半導体装置の製造方法を示す工程図である。
【図5】(a)および(b)は、図1の半導体装置の製造方法を示す工程図である。
【図6】図1の半導体装置の製造方法を示す工程図である。
【図7】比較例に係る半導体装置を示す断面図である。
【図8】比較例に係る半導体装置を示す断面図である。
【図9】実施形態の変形例に係る半導体装置を示す断面図である。
【図10】実施形態の変形例に係る半導体装置を示す断面図である。
【図11】実施形態の変形例に係る半導体装置を示す断面図である。
【図12】実施形態の変形例に係る半導体装置を示す断面図である。
【図13】実施形態の変形例に係る半導体装置を示す断面図である。
【図14】実施形態の変形例に係る半導体装置を示す断面図である。
【図15】実施形態の変形例に係る半導体装置を示す断面図である。
【図16】実施形態の変形例に係る半導体装置を示す断面図である。
【図17】実施形態の変形例に係る半導体装置を示す断面図である。
【図18】実施形態の変形例に係る半導体装置を示す断面図である。
【図19】実施形態の変形例に係る半導体装置を示す断面図である。
【符号の説明】
【0059】
1 半導体装置
10 配線層
12 絶縁性樹脂層
13 ビアホール
14 ビアプラグ
16 密着導電膜
18,20 配線
20a シードメタル層
30 半導体チップ
32 半田
40 半田ボール
50 封止樹脂
62 レジスト膜
64 ソルダーレジスト
66 アンダーフィル樹脂
68 絶縁膜
69 絶縁膜
70 支持基板
80 半導体チップ
81 半導体チップ
82 半田
83 ボンディングワイヤ
84 アンダーフィル樹脂
85 半導体チップ
87 半田
89 アンダーフィル樹脂
90,91 ダミーチップ
92 ビアプラグ
94 電極パッド
96 半田ボール
98 配線
99 半田ボール
301 ビアプラグ
302 配線
303 ポスト




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013