米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> NECエレクトロニクス株式会社

発明の名称 受光回路および受光回路を備える半導体集積回路装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−5901(P2007−5901A)
公開日 平成19年1月11日(2007.1.11)
出願番号 特願2005−180759(P2005−180759)
出願日 平成17年6月21日(2005.6.21)
代理人 【識別番号】100080816
【弁理士】
【氏名又は名称】加藤 朝道
発明者 今井 恒
要約 課題

出力電圧におけるオフセット電圧が少なく、周波数特性の良好な受光回路を提供する。

解決手段
特許請求の範囲
【請求項1】
光入力信号を電流信号に変換する受光素子と、
前記電流信号をバッファリングするバッファ回路と、
前記バッファ回路の出力電流信号を電圧信号に変換する電流電圧変換回路と、
を備える受光回路において、
前記バッファ回路は、バイポーラトランジスタで構成される回路であって、
第1の基準電流と、電流値が前記第1の基準電流のN倍(N≧1)である第2の基準電流とを生成する定電流源回路と、
前記第1の基準電流と前記電流信号との和または差を入力してN倍に増幅するカレントミラー回路と、
を備え、
前記カレントミラー回路の出力電流と前記第2の基準電流との差分を前記出力電流信号とすることを特徴とする受光回路。
【請求項2】
前記定電流源回路は、カレントミラーで構成されることを特徴とする請求項1記載の受光回路。
【請求項3】
前記カレントミラー回路は、
コレクタとベースを共通として受光素子を接続し、エミッタを第1の電源に接続する第1の第1導電型バイポーラトランジスタと、
前記第1の第1導電型バイポーラトランジスタのベースとベースを共通に接続し、コレクタを出力端とし、エミッタを前記第1の電源に接続する第2の第1導電型バイポーラトランジスタと、
からなり、
前記定電流源回路は、
コレクタとベースを共通として定電流を流し、エミッタを第2の電源に接続する第1の第2導電型バイポーラトランジスタと、
前記第1の第2導電型バイポーラトランジスタのベースとベースを共通に接続し、コレクタを前記第1の第1導電型バイポーラトランジスタのコレクタに接続し、エミッタを前記第2の電源に接続する第2の第2導電型バイポーラトランジスタと、
前記第1の第2導電型バイポーラトランジスタのベースとベースを共通に接続し、コレクタを前記第2の第1導電型バイポーラトランジスタのコレクタに接続し、エミッタを前記第2の電源に接続する第3の第2導電型バイポーラトランジスタと、
を含むことを特徴とする請求項1または2記載の受光回路。
【請求項4】
前記電流電圧変換回路は、反転入力端子と非反転入力端子と出力端子とを有する差動増幅器であって、前記出力電流信号を前記反転入力端子に入力し、前記出力端子と前記反転入力端子との間に帰還回路を備えることを特徴とする請求項1〜3のいずれか一に記載の受光回路。
【請求項5】
前記バッファ回路に同等の回路と、前記帰還回路に同等の回路とを前記非反転端子に接続することを特徴とする請求項4記載の受光回路。
【請求項6】
請求項1〜5のいずれか一に記載の受光回路を備えることを特徴とする半導体集積回路装置。
発明の詳細な説明
【技術分野】
【0001】
本発明は、受光回路および受光回路を備える半導体集積回路装置に係り、特に、受光素子の出力電流を電圧に変換して出力する受光回路およびこの受光回路を備える半導体集積回路装置に係る。
【背景技術】
【0002】
CDやDVDといった光記録媒体等の再生装置には、記録データの読出しのために、照射されたレーザー光線の反射光を検出する受光素子が用いられる。受光素子は、反射光の強度を電流信号に変換し、受光素子に接続される電流電圧変換回路は、変換された電流信号を電圧信号に変換して出力する。
【0003】
このような電流電圧変換回路の例が特許文献1に開示されている。特許文献1における電流電圧変換回路では、電流反転要素が用いられている。この電流反転要素は、第1のPチャネル型MOSトランジスタと第2のPチャネル型MOSトランジスタと該第1のPチャネル型MOSトランジスタのドレインにドレインが接続された第1のNチャネル型MOSトランジスタと該第2のPチャネル型MOSトランジスタのドレインにドレインが接続された第2のNチャネル型MOSトランジスタを有し、該第1のNチャネル型MOSトランジスタのゲートは同ドレインに接続され、該第2のNチャネル型MOSトランジスタのゲートは該第1のNチャネル型MOSトランジスタのドレインに接続された構成となっている。
【0004】
より具体的には、図4に示すように、カレントミラーを構成するNチャネル型MOSトランジスタMN100、MN101は、ゲートにバイアス電圧VREFが与えられるPチャネル型MOSトランジスタMP100、MP101を電流源である負荷としてそれぞれ接続する。また、フォトダイオードPD100がNチャネル型MOSトランジスタMN100のドレインに接続される。さらに、Nチャネル型MOSトランジスタMN101のドレインおよび抵抗器R100の一端がアンプAMPの反転入力端子(−)に接続され、抵抗器R100の他端がアンプAMPの出力端子に接続される。
【0005】
このような構成の半導体集積回路装置は、フォトダイオードPD100に流れる電流を、カレントミラーで構成される電流反転要素によって反転し、アンプAMPで電圧に変換して出力電圧OUTとして出力する。
【0006】
また、特許文献2に低雑音で広帯域な受光回路が開示されている。この受光回路は、照射光の強度に応じた電流信号を発生させる光電変換部と、該光電変換部が発生させた電流信号にバイアス電流を重畳するバイアス回路と、該バイアス回路によりバイアス電流が重畳された電流信号を増幅する電流増幅型のカレントミラー回路からなる電流増幅部と、を備える回路である。
【0007】
より具体的には、図5に示すように、受光回路は、照射光に応じた電流信号Ipdを発生させる光電変換素子としてのフォトダイオードPD110と、フォトダイオードPD110からの電流信号Ipdに、一定のバイアス電流Ibを重畳するバイアス回路である電流源ISと、一対のバイポーラトランジスタQ110、Q111で構成された電流増幅型のカレントミラー回路からなる。そして、バイアス電流が重畳された電流信号Ipd+Ibを、m(m>1。例えばm=10)倍に増幅し、抵抗R110において電圧信号に変換して出力端子OUTに出力する。なお、バイポーラトランジスタQ110、Q111に代えて、MOS電界効果トランジスタを用いてもよい。また、抵抗R110に代えてダイオード接続するトランジスタや演算増幅器と帰還抵抗とからなるトランスインピーダンス回路を用いてもよいことが記載されている。
【0008】
【特許文献1】特開平9-321548号公報(図7)
【特許文献2】特開2004-343441号公報(図4)
【発明の開示】
【発明が解決しようとする課題】
【0009】
ところで、特許文献1における半導体集積回路装置は、従来のアンプ回路がバイポーラトランジスタで構成されるためにどうしても消帯電流が下げられないという問題、および同様にベース電流駆動なので回路全体の動作電圧を3V以下にするのが困難であるという問題を解決するためになされたものであることが開示されている。
【0010】
一方、特許文献2では、受光回路は、電流増幅部のカレントミラー回路を構成するトランジスタとしては、バイポーラトランジスタを用いてもよいし、MOS電界効果トランジスタを用いてもよいことが記載されている。さらに、図5では、敢えてバイポーラトランジスタ構成の回路を示しているが、特にMOS電界効果トランジスタを用いた場合、バイポーラトランジスタと比較して素子サイズを小型化でき、その分、寄生容量が抑えられるため、応答周波数をより向上させることができることが記載されている。
【0011】
近年、光記録媒体の読出し速度の高速化および光記録媒体の記録密度の向上に伴って、電流電圧変換回路のより一層の高速化が求められている。さらに、高速化に伴い、出力信号の振幅が小さくなるために、出力信号を2値化する際のスレッシュホールドレベルを一定にできるよう、出力信号に含まれる直流分の変動(例えばオフセット電圧相当)が極力少ないことが望ましい。しかしながら、このような観点からは、従来のMOS電界効果トランジスタ(MOSFET)構成の回路は、必ずしも望ましいものではないことを以下に説明する。
【0012】
カレントミラー回路では、ペアとなる2個のMOSFET(例えばNチャネル型MOSトランジスタMN100、MN101)の特性、特に閾値ができる限り揃っていることが要求される。もし2個のMOSFETの閾値に違いがあると、それぞれのMOSFETに流れる電流の電流値が異なってしまい、アンプAMPの出力電圧OUTが直流的にずれてしまう。これはアンプAMPにおけるオフセット電圧が増大するのと同じであって、受光回路として好ましくない。
【0013】
このようなMOSFETの閾値の差を極力小さくするための技術として、エッチング時に周辺パターンの影響を受けないようにダミー・パターンを配置してレイアウトし、チャネル長を同一とするようにしている。しかしながら実際には、製造されるMOSFETの閾値のばらつきは、ゲート面積の平方根に逆比例することが知られている。本発明者の検討によれば、同程度の閾値の差を持つカレントミラー回路を実現するには、バイポーラトランジスタに対し、MOSFETでは3倍程度の素子面積を必要とすることが判明した。すなわち、特性の揃ったMOSFET対を作るには、より大きなパターンの素子が必要となることが示された。ところが、MOSFET対の素子を大きくすると、特にゲート面積の増加による寄生容量が増大してしまい、電流増幅部における応答周波数の特性劣化を招くこととなる。
【0014】
一方、バイポーラトランジスタ対では、このような顕著な周波数特性の劣化は少ない。したがって、より高性能の受光回路を構成しようとすれば、バイポーラトランジスタ構成による電流増幅部が不可欠である。
【0015】
ところで、特許文献2における受光回路は、フォトダイオードPD110の電流信号を電圧信号に変換して出力する回路である。すなわち、フォトダイオードPD110の電流信号にバイアス電流Ibを重畳した電流をカレントミラー回路で電流変換し、負荷となる抵抗、ダイオード接続するトランジスタ、あるいは演算増幅器と帰還抵抗とからなるトランスインピーダンス回路によって出力電圧を生成している。言い換えれば、図5の受光回路は、単に電流電圧変換回路としてのみ機能し、バイアス回路である電流源ISと、抵抗R110あるいはその代替回路とは、関連なく独立して存在するために、出力端子OUTからフォトダイオードPD110の電流信号成分のみを取り出すことができない。出力端子OUTにおける出力電圧には、バイアス電流Ibに対応する直流分が含まれており、大きなオフセット電圧が存在するのと等価であり、受光回路として好ましくない。
【課題を解決するための手段】
【0016】
本発明の1つのアスペクトに係る受光回路は、光入力信号を電流信号に変換する受光素子と、電流信号をバッファリングするバッファ回路と、バッファ回路の出力電流信号を電圧信号に変換する電流電圧変換回路と、を備える。バッファ回路は、バイポーラトランジスタで構成される回路であって、第1の基準電流と、電流値が第1の基準電流のN倍(N≧1)である第2の基準電流とを生成する定電流源回路と、第1の基準電流と電流信号との和または差を入力してN倍に増幅するカレントミラー回路と、を備え、カレントミラー回路の出力電流と第2の基準電流との差分を出力電流信号とする。
【発明の効果】
【0017】
本発明によれば、バッファ回路の出力において受光素子の電流信号のみが取り出されるので、出力電圧におけるオフセット電圧相当分が少なく、周波数特性の良好な回路が実現される。
【発明を実施するための最良の形態】
【0018】
本発明の実施形態に係る受光回路は、光入力信号を電流信号に変換するフォトダイオードと、フォトダイオードで変換された電流信号をバッファリングするバッファ回路と、バッファ回路の出力電流信号を電圧信号に変換する電流電圧変換回路と、を備える。バッファ回路は、バイポーラトランジスタで構成される回路であって、第1の基準電流と、電流値が第1の基準電流のN倍(N≧1)である第2の基準電流とを生成する定電流源回路と、第1の基準電流と電流信号との和または差を入力してN倍に増幅するカレントミラー回路と、からなる。バッファ回路は、カレントミラー回路の出力電流と第2の基準電流との差分を出力電流信号とする。
【0019】
このような構成の受光回路は、半導体集積回路装置内においてバイポーラトランジスタで構成されるので、同一サイズのMOSFETで構成される回路に比べて浮遊容量が少なく、周波数特性が良好となる。また、バッファ回路は、カレントミラー回路の出力電流と第2の基準電流との差分を出力電流信号とし、電流電圧変換回路が出力電流信号を電圧信号に変換するので、出力電圧におけるオフセット電圧分が極めて少ない。以下に、実施例に即し、図面を参照して詳しく説明する。
【実施例1】
【0020】
図1は、本発明の第1の実施例に係る受光回路の構成を示す回路図である。図1において、受光回路は、受光素子PD1、NPNトランジスタQ1、Q2、Q3、PNPトランジスタQ4、Q5、Q6、抵抗R1、R2、R3、演算増幅器AMPを備える。受光素子PD1は、一端がNPNトランジスタQ1のコレクタに接続され、他端が接地(GNDに接続)される。NPNトランジスタQ1のコレクタとベースは共通とされ、NPNトランジスタQ2のベースに接続されると共に、PNPトランジスタQ5のコレクタに接続され、エミッタは接地される。NPNトランジスタQ2のコレクタは、演算増幅器AMPの反転入力端子(−)、抵抗R2の一端、およびPNPトランジスタQ6のコレクタに接続され、エミッタは接地される。NPNトランジスタQ3のベースは、バイアス電圧Vbが与えられ、コレクタは、PNPトランジスタQ4のコレクタに接続され、エミッタは、抵抗R1を介して接地される。PNPトランジスタQ4のコレクタとベースは共通とされ、PNPトランジスタQ5、Q6のベースに接続される。PNPトランジスタQ4、Q5、Q6のエミッタは、電源Vccに接続される。演算増幅器AMPの出力端は、抵抗R2の他端に接続され、出力端子Voutとなる。また、演算増幅器AMPの非反転入力端子(+)は、抵抗R3を介して基準電圧Vrefに接続される。なお、演算増幅器AMPの帯域制限あるいは安定動作のために、図示されない帰還容量を抵抗R2に並列に付加するようにしてもよい。
【0021】
以上のような構成の受光回路において、NPNトランジスタQ1、Q2は、カレントミラー回路10aを構成し、PNPトランジスタQ4、Q5は、カレントミラー回路10bを構成し、PNPトランジスタQ4、Q6は、カレントミラー回路10cを構成している。今、NPNトランジスタQ3のベースエミッタ間の電圧をΔVとすれば、NPNトランジスタQ3のコレクタ電流、すなわちPNPトランジスタQ4のコレクタ電流は、Ic=(Vb−ΔV)/R1となる。同じ値のコレクタ電流IcがミラーリングされてPNPトランジスタQ5、Q6にも流れる。一方、受光素子PD1の電流をIpdとすると、NPNトランジスタQ1のコレクタ電流は、Ic−Ipdとなる。この電流は、ミラーリングされてNPNトランジスタQ2のコレクタ電流となる。そして、PNPトランジスタQ6とNPNトランジスタQ2とのコレクタ電流の差分の電流が抵抗R2に流れ、その電流は、Ipdとなる。したがって、出力端子Voutの出力電圧としてVref−R2×Ipdが得られる。
【実施例2】
【0022】
図2は、本発明の第2の実施例に係る受光回路の構成を示す回路図である。図2において、図1と同一の符号は、同一物を示し、その説明を省略する。図2の受光回路は、図1のNPNトランジスタQ2の代わりに、コレクタ、ベース、エミッタをそれぞれ共通とするNPNトランジスタQ2、Q2、・・Q2を備える。また、PNPトランジスタQ6の代わりに、コレクタ、ベース、エミッタをそれぞれ共通とするPNPトランジスタQ6、Q6、・・Q6を備える。
【0023】
図2に示す回路構成において、NPNトランジスタQ1、Q2、Q2、・・Q2がそれぞれ同じサイズのトランジスタであり、PNPトランジスタQ4、Q5、Q6、Q6、・・Q6がそれぞれ同じサイズのトランジスタであるとする。NPNトランジスタQ1と、NPNトランジスタQ2、Q2、・・Q2とは、カレントミラー比がNであるカレントミラー回路10dを構成する。また、PNPトランジスタQ4、Q5は、カレントミラー回路10eを構成し、PNPトランジスタQ4と、PNPトランジスタQ6、Q6、・・Q6とは、カレントミラー比がNであるカレントミラー回路10fを構成する。PNPトランジスタQ6、Q6、・・Q6と、NPNトランジスタQ2、Q2、・・Q2とのコレクタ電流の差分の電流が抵抗R2に流れ、その電流は、N×Ipdとなる。したがって、出力端子Voutの出力電圧として、Vref−R2×N×Ipdが得られる。
【0024】
なお、図1に示す受光回路において、NPNトランジスタQ2のサイズをNPNトランジスタQ1のサイズのN倍とし、PNPトランジスタQ6のサイズをPNPトランジスタQ5のサイズのN倍として構成してもよく、図2と同様に機能する回路が得られる。
【0025】
このように、図2に示す受光回路は、図1の受光回路に比べて受光素子PD1の電流信号のN倍の出力を得ることができる。したがって、図1の受光回路と同じ信号出力を得る場合では、図2における帰還抵抗R2の値を1/Nと小さくして、演算増幅器AMPの利得を下げることができ、より広帯域にすることができる。
【実施例3】
【0026】
図3は、本発明の第3の実施例に係る受光回路の構成を示す回路図である。図3において、図1と同一の符号は、同一物を示し、その説明を省略する。図3の受光回路は、図1におけるNPNトランジスタQ1、Q2、Q3、PNPトランジスタQ4、Q5、Q6、抵抗R1からなるバッファ回路20aと同一のバッファ回路20bを用意し、バッファ回路20bの出力端を演算増幅器AMPの非反転入力端子(+)に接続している点が異なる。ただし、バッファ回路20bにおいて、受光素子PD1は接続されず、開放されているものとする。
【0027】
図1に示す受光回路において、受光素子PD1の電流Ipdの入力がない(電流が0の)場合には、NPNトランジスタQ1、Q2からなるカレントミラー回路の受光素子PD1側、演算増幅器AMP側がバランスし、抵抗R2を流れる電流Ipdもゼロとなるのが望ましい。しかしながら、実際にはNPNトランジスタQ1、Q2からなるカレントミラー回路のベース電流によるバランスのずれ等のために、受光素子PD1の電流Ipdが0であっても、抵抗R2に電流(ΔI)が流れてしまう。この電流によって出力端子Voutの出力電圧にオフセット電圧が生じてしまう。
【0028】
これに対して、図3に示すように、バッファ回路20aのダミーとなるバッファ回路20bと、抵抗R3とを非反転入力端子(+)に接続することで、バッファ回路20bから抵抗R3に電流ΔIが流れる。抵抗R2と抵抗R3との抵抗値を等しくすることで、反転入力端子(−)側と非反転入力端子(+)側における電圧降下を同一とし、オフセット電圧をキャンセルすることができる。図3のように構成することで、出力電圧におけるオフセット電圧が極めて少ない受光回路を実現することができる。特にバッファ回路20aとバッファ回路20bとを同一のチップ内に搭載することで、その効果はより大きなものとなる。
【0029】
なお、以上の実施例において、NPNトランジスタとPNPトランジスタとをそれぞれ逆の導電型のトランジスタとし、電源と接地とを入れ替えて回路を構成してもよいことは言うまでもない。
【図面の簡単な説明】
【0030】
【図1】本発明の第1の実施例に係る受光回路の構成を示す回路図である。
【図2】本発明の第2の実施例に係る受光回路の構成を示す回路図である。
【図3】本発明の第3の実施例に係る受光回路の構成を示す回路図である。
【図4】従来の受光回路の構成を示す回路図である。
【図5】従来の他の受光回路の構成を示す回路図である。
【符号の説明】
【0031】
10a、10b、10c、10d、10e、10f カレントミラー回路
20a、20b バッファ回路
AMP 演算増幅器
PD1 受光素子
Q1、Q2、Q3、Q2、Q2、・・Q2 NPNトランジスタ
Q4、Q5、Q6、Q6、Q6、・・Q6 PNPトランジスタ
R1、R2、R3 抵抗




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013