米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> セイコーエプソン株式会社

発明の名称 半導体装置及びその製造方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−27234(P2007−27234A)
公開日 平成19年2月1日(2007.2.1)
出願番号 特願2005−204041(P2005−204041)
出願日 平成17年7月13日(2005.7.13)
代理人 【識別番号】100110858
【弁理士】
【氏名又は名称】柳瀬 睦肇
発明者 岡村 浩志
要約 課題
接続孔での接続信頼性を向上させることができる半導体装置の製造方法を提供する。

解決手段
本発明に係る半導体装置の製造方法は、第1の絶縁膜10上に配線20を形成する工程と、第1の絶縁膜10上及び配線20上に、第2の絶縁膜30を形成する工程と、第2の絶縁膜30に、配線20上に位置する接続孔30aを形成する工程と、接続孔30aの底に位置する配線20をスパッタリングすることにより、接続孔30aの側面に被覆膜31を形成する工程と、第2の絶縁膜30上及び被覆膜31上にバリア膜41を形成する工程と、接続孔30aに導電膜42を埋め込む工程とを具備する。
特許請求の範囲
【請求項1】
第1の絶縁膜上に形成された配線と、
前記第1の絶縁膜上及び前記配線上に形成された第2の絶縁膜と、
前記第2の絶縁膜に形成され、前記配線上に位置する接続孔と、
前記接続孔の側壁を覆い、前記接続孔の底に位置する前記配線をスパッタリングすることにより形成された被覆膜と、
前記被覆膜上及び前記接続孔の底面に設けられたバリア膜と、
前記接続孔の中に埋め込まれた導電体と、
を具備する半導体装置。
【請求項2】
前記配線は、Al合金膜、Ti膜及びTiN膜をこの順に積層した構造を有しており、
前記被覆膜は前記TiN膜をスパッタリングすることにより形成されている請求項1に記載の半導体装置。
【請求項3】
前記配線は、Al合金膜、Ti膜及びTiN膜をこの順に積層した構造を有しており、
前記被覆膜は、前記TiN膜及び前記Ti膜をスパッタリングすることにより形成されている請求項1に記載の半導体装置。
【請求項4】
前記接続孔の底に位置している前記配線は、Al合金膜及びTi膜をこの順に積層した構造を有しており、
前記被覆膜は、前記Ti膜及び前記Al合金膜をスパッタリングすることにより形成されている請求項1に記載の半導体装置。
【請求項5】
前記接続孔の底に位置している前記配線は、上面にAl合金膜が露出しており、
前記被覆膜は前記Al合金膜をスパッタリングすることにより形成されている請求項1に記載の半導体装置。
【請求項6】
第1の絶縁膜上に形成された配線と、
前記第1の絶縁膜上及び前記配線上に形成された第2の絶縁膜と、
前記第2の絶縁膜に形成され、前記配線上に位置する接続孔と、
前記接続孔の側壁を覆い、下から上に行くにつれて薄くなる被覆膜と、
前記被覆膜上及び前記接続孔の底面に設けられたバリア膜と、
前記接続孔の中に埋め込まれた導電体と、
を具備する半導体装置。
【請求項7】
前記被覆膜にはTi及びOが含まれている請求項6に記載の半導体装置。
【請求項8】
前記被覆膜にはAl及びOが含まれている請求項6に記載の半導体装置。
【請求項9】
前記被覆膜は、前記接続孔のうち、下側の2/3以上の領域を覆っており、
前記被覆膜が形成されていない前記接続孔の側壁は、前記バリア膜で覆われている請求項1〜8のいずれか一項に記載の半導体装置。
【請求項10】
前記導電体はタングステンプラグである請求項1〜9のいずれか一項に記載の半導体装置。
【請求項11】
第1の絶縁膜上に配線を形成する工程と、
前記第1の絶縁膜上及び前記配線上に、第2の絶縁膜を形成する工程と、
前記第2の絶縁膜に、前記配線上に位置する接続孔を形成する工程と、
前記接続孔の底に位置する前記配線をスパッタリングすることにより、前記接続孔の側面に被覆膜を形成する工程と、
前記第2の絶縁膜上及び前記被覆膜上にバリア膜を形成する工程と、
前記接続孔に導電膜を埋め込む工程と、
を具備する半導体装置の製造方法。
【請求項12】
前記導電膜を埋め込む工程は、
前記接続孔中及び前記第2の絶縁膜上に、前記導電膜をCVD法により形成する工程と、
前記第2の絶縁膜上に位置する前記導電膜を除去する工程と、
を具備する請求項11に記載の半導体装置の製造方法。
【請求項13】
前記第2の絶縁膜は酸化シリコン膜であり、
前記導電膜はタングステン膜であり、フッ化タングステンを原料ガスに含むCVDにより形成される請求項12に記載の半導体装置の製造方法。
発明の詳細な説明
【技術分野】
【0001】
本発明は、接続孔を用いて上下の配線層が接続された半導体装置及びその製造方法に関する。特に本発明は、接続孔での配線信頼性を向上させることができる半導体装置及びその製造方法に関する。
【背景技術】
【0002】
図4の各図は、従来の半導体装置の製造方法を説明する為の断面図である。本例によって製造される半導体装置は、タングステンプラグを用いて上下の配線が接続される。
【0003】
まず、図4(A)に示すように、絶縁膜110上に第1の配線120を形成する。第1の配線120は、バリア膜121、Al合金膜122、及び反射防止膜123をこの順に積層した構造である。反射防止膜123は、Ti膜及びTiN膜をこの順に積層した構造である。次いで、絶縁膜110上及び第1の配線120上に、酸化シリコンを主成分とする層間絶縁膜130を形成する。次いで、層間絶縁膜130の表層を平坦化し、さらに層間絶縁膜130に、第1の配線120上に位置する接続孔130aを形成する。
【0004】
上記した工程において、接続孔130aの底部に位置する反射防止膜123の表面に、エッチング残渣物が残存する。また、大気曝露によって、反射防止膜123の表面に酸化物層が形成される。そこで、接続孔130aの底面で露出している第1の配線120を、Arプラズマを用いてスパッタリングする。これにより、反射防止膜123の表面に残存する残渣物、及び酸化物層が除去される。除去された残渣及び酸化物層は、接続孔130aの側壁に島状の酸化物131として付着する。
【0005】
次いで、層間絶縁膜130上、並びに接続孔130aの側壁及び底面に、TiN膜からなるバリア膜141を形成する。接続孔130aの側壁には島状の酸化物131が付着しているため、酸化物131の周囲でバリア膜141のカバレッジが低下することがある。
【0006】
次いで、図4(B)に示すように、バリア膜141上及び接続孔130a中に、タングステン膜142をCVD法により形成する。原料ガスにはフッ化タングステン(WF)が用いられる。接続孔130aの側壁でバリア膜141のカバレッジが悪く、層間絶縁膜130が部分的に露出している場合、この露出部130bではタングステン膜142と層間絶縁膜130とが直に接する。しかし、これら2つの膜の密着性が悪いため、タングステン膜142と層間絶縁膜130の間には、露出部130b上に位置する空隙130cが形成される。
【0007】
次いで、図4(C)に示すように、層間絶縁膜130上に位置するタングステン膜142及びバリア膜141を除去する。これにより、接続孔130aにはタングステンプラグ140が埋め込まれる。次いで、層間絶縁膜130上に、タングステンプラグ140上に位置する第2の配線150が形成される。第2の配線150は、バリア膜151、AlCu合金膜152及び反射防止膜123をこの順に積層した構造である(例えば特許文献1参照)。
【特許文献1】特開平9−283624号公報(第2段落)
【発明の開示】
【発明が解決しようとする課題】
【0008】
上記したように、接続孔の側壁に島状の酸化物が付着すると、接続孔に導電体(例えばタングステンプラグ)を埋め込む工程で、接続孔の側壁と導電体の間に部分的な空隙が形成されることがある。この場合、接続孔での接続信頼性(例えばストレスマイグレーション特性又はエレクトロマイグレーション特性)が低下する。
また、接続孔の側壁に島状の酸化物が付着していると、バリア膜が接続孔の側壁から剥離し、接続孔での配線信頼性(例えばストレスマイグレーション特性又はエレクトロマイグレーション特性)が低下することがある。
【0009】
本発明は上記のような事情を考慮してなされたものであり、その目的は、接続孔での接続信頼性を向上させることができる半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【0010】
上記課題を解決するため、本発明に係る半導体装置は、第1の絶縁膜上に形成された配線と、
前記第1の絶縁膜上及び前記配線上に形成された第2の絶縁膜と、
前記第2の絶縁膜に形成され、前記配線上に位置する接続孔と、
前記接続孔の側壁を覆い、前記接続孔の底に位置する前記配線をスパッタリングすることにより形成されている被覆膜と、
前記被覆膜上及び前記接続孔の底面に設けられたバリア膜と、
前記接続孔の中に埋め込まれた導電体とを具備する。
【0011】
この半導体装置によれば、前記接続孔の側壁は前記被覆膜で覆われているため、前記バリア膜は前記接続孔の側壁に連続して形成される。従って、前記導電体を埋め込む工程で、前記接続孔の側壁と前記導電体の間に空隙が形成されることを抑制できる。このため、前記接続孔での接続信頼性が向上する。
【0012】
前記配線は、Al合金膜、Ti膜及びTiN膜をこの順に積層した構造である場合、前記被覆膜は前記TiN膜をスパッタリングすることにより形成されている。また、前記接続孔の底に位置している前記配線が、Al合金膜及びTi膜をこの順に積層した構造を有している場合、前記覆膜は、前記Ti膜及び前記Al合金膜をスパッタリングすることにより形成されている。また、前記配線が、Al合金膜、Ti膜及びTiN膜をこの順に積層した構造を有している場合、前記被覆膜は、前記TiN膜及び前記Ti膜をスパッタリングすることにより形成されている。前記接続孔の底に位置している前記配線の上面にAl合金膜が露出している場合、前記被覆膜は前記Al合金膜をスパッタリングすることにより形成されている。
【0013】
本発明に係る半導体装置は、第1の絶縁膜上に形成された配線と、
前記第1の絶縁膜上及び前記配線上に形成された第2の絶縁膜と、
前記第2の絶縁膜に形成され、前記配線上に位置する接続孔と、
前記接続孔の側壁を覆い、下から上に行くにつれて薄くなる被覆膜と、
前記被覆膜上及び前記接続孔の底面に設けられたバリア膜と、
前記接続孔の中に埋め込まれた導電体とを具備する。
【0014】
この半導体装置において、前記被覆膜にはTi及びOが含まれている場合、若しくはAl及びOが含まれている場合がある。
【0015】
上記した半導体装置それぞれにおいて、前記被覆膜は、前記接続孔のうち、下側の2/3以上の領域を覆っており、前記被覆膜が形成されていない前記接続孔の側壁は、前記バリア膜で覆われていてもよい。
【0016】
本発明に係る半導体装置の製造方法は、第1の絶縁膜上に配線を形成する工程と、
前記第1の絶縁膜上及び前記配線上に、第2の絶縁膜を形成する工程と、
前記第2の絶縁膜に、前記配線上に位置する接続孔を形成する工程と、
前記接続孔の底に位置する前記配線をスパッタリングすることにより、前記接続孔の側面に被覆膜を形成する工程と、
前記第2の絶縁膜上及び前記被覆膜上にバリア膜を形成する工程と、
前記接続孔に導電膜を埋め込む工程とを具備する。
【0017】
前記導電膜を埋め込む工程は、前記接続孔中及び前記第2の絶縁膜上に、前記導電膜をCVD法により形成する工程と、前記第2の絶縁膜上に位置する前記導電膜を除去する工程とを具備してもよい。
前記第2の絶縁膜は例えば酸化シリコン膜であり、前記導電膜は例えばタングステン膜である。この場合、タングステン膜を形成するための原料ガスには、フッ化タングステンが含まれる。
【発明を実施するための形態】
【0018】
以下、図面を参照して本発明の実施形態について説明する。図1及び図2の各図は、本発明の第1の実施形態に係る半導体装置の製造方法を説明する為の断面図である。本方法は、第1の配線と、第1の配線の上方に位置する第2の配線とをタングステンプラグで接続する方法である。
【0019】
まず、図1(A)に示すように、シリコン基板(図示せず)上又はその情報に、絶縁膜10を形成する。絶縁膜10は、例えば層間絶縁膜である。次いで、絶縁膜10上にバリア膜21、AlCu合金膜22、及び反射防止膜23をこの順に積層する。バリア膜21は、TiN膜により形成されており、反射防止膜23は、Ti膜及びTiN膜をこの順に積層したものである。それぞれの層において、TiN膜は反応性スパッタリング法により形成され、Ti膜はスパッタリング法により形成される。また、AlCu合金膜22もスパッタリング法により形成される。なお、反射防止膜23が有するTiN膜の厚さは、例えば20nm以上150nm以下である。
【0020】
次いで、反射防止膜23上にフォトレジスト膜(図示せず)を塗布し、このフォトレジスト膜を露光及び現像する。これにより、反射防止膜23上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして、反射防止膜23、AlCu合金膜22及びバリア膜21をエッチングする。これにより、絶縁膜10上には、第1の配線20が形成される。その後、レジストパターンを除去する。
【0021】
次いで、絶縁膜10上及び第1の配線20上に、酸化シリコンを主成分とする層間絶縁膜30を、CVD法を用いて形成する。次いで、層間絶縁膜30の表面をCMP法により平坦化する。第1の配線20上に位置する層間絶縁膜30の厚さは、例えば400nm以上1200nm以下である。
【0022】
次いで、層間絶縁膜30上にフォトレジスト膜(図示せず)を塗布し、このフォトレジスト膜を露光及び現像する。これにより、層間絶縁膜30上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして層間絶縁膜30をエッチングする。これにより、層間絶縁膜30には、第1の配線20上に位置する接続孔30aが形成される。接続孔30aの直径は、例えば100nm以上500nm以下である。
【0023】
その後、レジストパターンを除去する。このレジストパターンの除去工程等において、第1の配線20が有する反射防止膜23の表面は酸化し、高抵抗化する。
【0024】
次いで、図1(B)に示すように、ArをICP法によって励起してプラズマ化し、このプラズマに接続孔30aを晒す。プラズマ生成のための入力エネルギーは例えば500Wであり、ガス圧力は例えば0.7mTorrである。また、絶縁膜10等が形成されたシリコン基板は、プラズマ以外からは加熱されない。これにより、接続孔30aの底部に位置する第1の配線20の反射防止膜23は、表面がスパッタリングされ、凹部23aが形成される。これにより、反射防止膜23の表面に形成された高抵抗層は除去される。
【0025】
また、反射防止膜23のスパッタリングは、凹部23aの深さが例えば1nm以上20nm以下になるまで行われる。このため、スパッタリングされた物が、被覆膜31として接続孔30aの側壁に付着する。被覆膜31は、下から上に行くにつれて厚さが薄くなる。本実施例では接続孔30aの側壁全面に被覆膜31が形成されるが、側壁のうち下から2/3以上の部分に被覆膜31が形成されればよい。被覆膜31の厚さは、接続孔30aの中央部分で例えば1nm以上2nm以下であるのが好ましい。なお、被覆膜31は、Ti、O及びNを含んでいる。
【0026】
次いで、図1(C)に示すように、層間絶縁膜30上及び接続孔30a内にバリア膜41を形成する。バリア膜41は例えばTiN膜であり、反応性スパッタリング法により形成される。接続孔30aの側壁には、従来のように島状の酸化物ではなく被覆膜31が形成されているため、バリア膜41は接続孔30aの側壁全面に連続的に形成される。従って、バリア膜41のカバレッジが従来と比べて良くなる。なお、接続孔30aの側壁の上部に被覆膜31が形成されていない場合、接続孔30aの上部では、側壁上に直接バリア膜41が形成される。
【0027】
次いで、バリア膜41上及び接続孔30a内に、タングステン膜42をCVD法により形成する。原料ガスにはフッ化タングステン(WF)が用いられる。上記したように、バリア膜41のカバレッジが従来と比べて良い。従って、層間絶縁膜30が直接タングステン膜42と接する領域が無いため、タングステン膜42と層間絶縁膜30の間に空隙が形成されることが抑制される。
【0028】
その後、図2(A)に示すように、層間絶縁膜30上に位置するバリア膜41及びタングステン膜42をCMP法により研磨除去する。これにより、接続孔30a内にはタングステンプラグ40が埋め込まれる。
【0029】
次いで、図2(B)に示すように、層間絶縁膜30上及びタングステンプラグ40上に、バリア膜51、AlCu合金膜52及び反射防止膜53をこの順に積層する。これらの膜の構造及び製造方法は、それぞれバリア膜21、AlCu合金膜22及び反射防止膜23と同一である。
【0030】
次いで、反射防止膜53上にフォトレジスト膜を塗布し、このフォトレジスト膜(図示せず)を露光及び現像する。これにより、反射防止膜53上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして、反射防止膜53、AlCu合金膜52及びバリア膜51をエッチングする。これにより、層間絶縁膜30上には、タングステンプラグ40上に位置する第2の配線50が形成される。その後、レジストパターンを除去する。
【0031】
以上、本発明の第1の実施形態によれば、接続孔30aの底部に露出している反射防止膜23をスパッタリングすることにより、接続孔30aの側壁に被覆膜31を形成している。このため、接続孔30aの側壁に形成されたバリア膜41のカバレッジが、従来と比べて良くなる。従って、タングステン膜42と接続孔30aの側壁の間に空隙が形成されることを抑制できる。このため、接続孔30aの側壁とタングステンプラグ40の密着性が向上し、タングステンプラグ40のストレスマイグレーション特性及びエレクトロマイグレーション特性が向上する。
【0032】
図3の各図は、本発明の第2の実施形態に係る半導体装置の製造方法を説明する為の断面図である。本実施形態は、第1の配線20の構造を除いて第1の実施形態と同一である。以下、第1の実施形態と同一の構成については同一の符号を付し、説明を省略する。
【0033】
まず、図3(A)に示すように、絶縁膜10及び第1の配線20を形成する。次いで、層間絶縁膜30及び接続孔30aを形成する。次いで、接続孔30aの形成時に用いられたレジストパターンをマスクとしたエッチングを行うことにより、接続孔30aの底部に位置する第1の配線20から、反射防止膜23(第1の実施形態で図示)を除去する。この工程において、反射防止膜23のTiN膜及びTi膜の双方が除去される。
【0034】
次いで、接続孔30aの底面に露出しているAlCu合金膜22をスパッタリングすることにより、接続孔30aの側壁に被覆膜31を形成する。被覆膜31の構造は、組成を除いて第1の実施形態と同一である。本実施形態において、被覆膜31にはAl、Cu及びOが含まれる。
【0035】
次いで、図3(B)に示すように、タングステンプラグ40及び第2の配線50を形成する。これらの構造及び形成方法は第1の実施形態と同一である。
本実施形態によっても第1の実施形態と同一の効果を得ることができる。
【0036】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば第2の実施形態において、接続孔30aの底部に位置する反射防止膜23を除去する際に、Ti膜が残存してもよいし、TiN膜の一部及びTi膜が残存してもよい。この場合、被覆膜31には、Al、Cu、Ti及びOが含まれる。
【図面の簡単な説明】
【0037】
【図1】(A)は第1の実施形態に係る半導体装置の製造方法を説明する為の断面図、(B)は(A)の次の工程を説明する為の断面図、(C)は(B)の次の工程を説明する為の断面図。
【図2】(A)は図1(C)の次の工程を説明する為の断面図、(B)は(A)の次の工程を説明する為の断面図。
【図3】(A)は第2の実施形態に係る半導体装置の製造方法を説明する為の断面図、(B)は(A)の次の工程を説明する為の断面図。
【図4】(A)は従来の半導体装置の製造方法を説明する為の断面図、(B)は(A)の次の工程を説明する為の断面図、(C)は(B)の次の工程を説明する為の断面図。
【符号の説明】
【0038】
10,110…絶縁膜、20,120…第1の配線、21,41,51,121,141,151…バリア膜、22,52,122,152…AlCu膜、23,53,123…反射防止膜、23a…凹部、30,130…層間絶縁膜、30a,130a…接続孔、31…被覆膜、40,140…タングステンプラグ、52,142…タングステン膜、50,150…第2の配線,130b…露出部,130c…空隙、131…酸化物




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013