発明の名称 |
半導体装置及びその製造方法 |
|
発行国 |
日本国特許庁(JP) |
公報種別 |
公開特許公報(A) |
公開番号 |
特開2007−27232(P2007−27232A) |
公開日 |
平成19年2月1日(2007.2.1) |
出願番号 |
特願2005−203918(P2005−203918) |
出願日 |
平成17年7月13日(2005.7.13) |
代理人 |
【識別番号】100095728 【弁理士】 【氏名又は名称】上柳 雅誉
|
発明者 |
原 寿樹 |
要約 |
課題 セルフヒート効果を低減することができ、基板浮遊効果も解消できるようにした半導体装置及びその製造方法を提供する。
解決手段 Si基板1上のSi層10にゲート酸化膜21を介して形成されたゲート電極23と、ゲート電極23を挟んでSi層10に形成されたソース層27a及びドレイン層27bと、を含んで構成されるSDONトランジスタ100を有し、ソース層27aとSi基板1との間及び、ドレイン層27bとSi基板1との間にはそれぞれ空洞部15が存在し、且つゲート電極23下のSi層10とSi基板1との間には空洞部が存在していないことを特徴とするものである。ゲート電極23下のSi層10がSi基板1とつながっているので、SONトランジスタと比べて、セルフヒート効果を低減することが可能である。また、ボディ電位はSi基板1に固定されるので、基板浮遊効果を解消することができる。 |