発明の名称 |
半導体集積回路 |
|
発行国 |
日本国特許庁(JP) |
公報種別 |
公開特許公報(A) |
公開番号 |
特開2007−27160(P2007−27160A) |
公開日 |
平成19年2月1日(2007.2.1) |
出願番号 |
特願2005−202533(P2005−202533) |
出願日 |
平成17年7月12日(2005.7.12) |
代理人 |
【識別番号】100095728 【弁理士】 【氏名又は名称】上柳 雅誉
|
発明者 |
門脇 忠雄 |
要約 |
課題 複数のセルを配置・配線することによってレイアウト設計される論理回路部を有する半導体集積回路において、論理回路以外のアナログ回路等の配置や配線の自由度を増加させて配線のインピーダンス低減を図ると共に、ダミーパターンの面積を削減する。
解決手段 半導体集積回路は、複数のセルを配置・配線することによって構成される論理回路が形成された第1の領域と論理回路以外の回路が形成された第2の領域と複数の入出力回路が形成された周辺領域とを有する半導体基板と、半導体基板上に層間絶縁膜を介して繰り返し形成された複数の配線層であって、第1及び第2の領域に形成された回路の内部配線又は入出力配線が形成されたN層の下層側の配線層と、第2の領域に形成された回路の内部配線又は入出力配線が形成されたM層の上層側の配線層とを含む(N+M)層の配線層とを具備する。 |