米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> セイコーエプソン株式会社

発明の名称 キャパシタの製造方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−19407(P2007−19407A)
公開日 平成19年1月25日(2007.1.25)
出願番号 特願2005−201796(P2005−201796)
出願日 平成17年7月11日(2005.7.11)
代理人 【識別番号】100090387
【弁理士】
【氏名又は名称】布施 行夫
発明者 中山 雅夫 / 小林 大輔
要約 課題
生産性の向上を図ることができるキャパシタの製造方法を提供する。

解決手段
本発明に係るキャパシタ10の製造方法は,
特許請求の範囲
【請求項1】
基体の上方に下部電極を形成する工程と、
前記下部電極の上方に、強誘電体または圧電体からなる誘電体膜を形成する工程と、
前記誘電体膜の上方に上部電極を形成する工程と、
少なくとも前記誘電体膜および前記上部電極を被覆するように酸化シリコン膜を形成する工程と、
前記酸化シリコン膜を被覆するように水素バリア膜を形成する工程と、を含む、キャパシタの製造方法。
【請求項2】
請求項1において、
前記酸化シリコン膜は、トリメトキシシランを用いて形成される、キャパシタの製造方法。
【請求項3】
請求項1または2において、
前記水素バリア膜は、酸化アルミニウムからなる、キャパシタの製造方法。
【請求項4】
請求項1〜3のいずれかにおいて、
前記酸化シリコン膜は、2周波励起プラズマCVD法により形成される、キャパシタの製造方法。
【請求項5】
請求項1〜4のいずれかにおいて、
前記水素バリア膜を形成する工程前に、前記酸化シリコン膜をエッチバックする工程を有する、キャパシタの製造方法。
【請求項6】
請求項1〜5のいずれかにおいて、
前記水素バリア膜および前記酸化シリコン膜を貫通するコンタクトホールを形成する工程と、
前記コンタクトホールを埋め込むように配線層を形成する工程と、を含み、
前記酸化シリコン膜の前記上部電極に対するエッチング選択比は、前記水素バリア膜の前記上部電極に対するエッチング選択比より大きい、キャパシタの製造方法。
【請求項7】
請求項1〜6のいずれかにおいて、
前記水素バリア膜の上方に他の酸化シリコン膜を形成する工程を有する、キャパシタの製造方法。
【請求項8】
請求項7において、
前記他の酸化シリコン膜の成膜温度は、前記酸化シリコン膜の成膜温度より高い、キャパシタの製造方法。
発明の詳細な説明
【技術分野】
【0001】
本発明は、キャパシタの製造方法に関する。
【背景技術】
【0002】
近年、次世代型メモリの一つとして、強誘電体メモリ(FeRAM)が期待されている。強誘電体メモリは、不揮発性、高速動作、低消費電力などの特長を有する。
【0003】
この強誘電体メモリにおいては、強誘電体からなる誘電体膜の結晶状態がデバイスの特性を決定する要因の一つとなる。そして、強誘電体メモリの製造工程は、層間絶縁膜や保護膜を形成する工程を有し、通常、該工程では水素が大量に発生する。このとき、誘電体膜は、酸化物から形成されているため、製造工程中に発生した水素により酸化物が還元され、強誘電体メモリの特性に望ましからぬ影響を与えることがある。
【0004】
このため、従来の強誘電体メモリにおいては、特性劣化を防止するために酸化アルミニウム膜などの水素バリア膜により誘電体膜を被覆することによってキャパシタの耐還元性を担保していた(例えば特開2003−243625号公報参照)。
【特許文献1】特開2003−243625号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
本発明の目的は、生産性の向上を図ることができるキャパシタの製造方法を提供することにある。
【課題を解決するための手段】
【0006】
本発明に係るキャパシタの製造方法は、
基体の上方に下部電極を形成する工程と、
前記下部電極の上方に、強誘電体または圧電体からなる誘電体膜を形成する工程と、
前記誘電体膜の上方に上部電極を形成する工程と、
少なくとも前記誘電体膜および前記上部電極を被覆するように酸化シリコン膜を形成する工程と、
前記酸化シリコン膜を被覆するように水素バリア膜を形成する工程と、を含む。
【0007】
このキャパシタの製造方法によれば、少なくとも前記誘電体膜および前記上部電極が前記酸化シリコン膜により被覆されるため、所望の水素バリア性を確保しつつ、前記水素バリア膜を薄くすることができる。これにより、生産性の向上および生産コストの低減を図ることができる。
【0008】
なお、本発明に係る記載では、「上方」という文言を、例えば、「特定のもの(以下「A」という)の「上方」に他の特定のもの(以下「B」という)を形成する」などと用いている。本発明に係る記載では、この例のような場合に、A上に直接Bを形成するような場合と、A上に他のものを介してBを形成するような場合とが含まれるものとして、「上方」という文言を用いている。
【0009】
本発明に係るキャパシタの製造方法において、
前記酸化シリコン膜は、トリメトキシシランを用いて形成されることができる。
【0010】
本発明に係るキャパシタの製造方法において、
前記水素バリア膜は、酸化アルミニウムからなることができる。
【0011】
本発明に係るキャパシタの製造方法において、
前記酸化シリコン膜は、2周波励起プラズマCVD法により形成されることができる。
【0012】
本発明に係るキャパシタの製造方法において、
前記水素バリア膜を形成する工程前に、前記酸化シリコン膜をエッチバックする工程を有することができる。
【0013】
本発明に係るキャパシタの製造方法において、
前記水素バリア膜および前記酸化シリコン膜を貫通するコンタクトホールを形成する工程と、
前記コンタクトホールを埋め込むように配線層を形成する工程と、を含み、
前記酸化シリコン膜の前記上部電極に対するエッチング選択比は、前記水素バリア膜の前記上部電極に対するエッチング選択比より大きいことができる。
【0014】
本発明に係るキャパシタの製造方法において、
前記水素バリア膜の上方に他の酸化シリコン膜を形成する工程を有することができる。
【0015】
本発明に係るキャパシタの製造方法において、
前記他の酸化シリコン膜の成膜温度は、前記酸化シリコン膜の成膜温度より高いことができる。
【0016】
本発明に係るキャパシタは、
基体の上方に形成された下部電極と、
前記下部電極の上方に形成された、強誘電体または圧電体からなる誘電体膜と、
前記誘電体膜の上方に形成された上部電極と、
少なくとも前記誘電体膜および前記上部電極を被覆する酸化シリコン膜と、
前記酸化シリコン膜を被覆する水素バリア膜と、を含む。
【発明を実施するための最良の形態】
【0017】
以下、本発明に好適な実施形態について、図面を参照しながら説明する。
【0018】
1. 本実施形態に係るキャパシタの製造方法およびその製造方法により得られるキャパシタについて、図1、図2、図4〜図8を参照しながら説明する。図1、図2、図4〜図8は、本実施形態に係るキャパシタの製造工程を模式的に示す断面図である。
【0019】
(1)まず、基体1上に下部電極4、誘電体膜5、上部電極6を順次積層する。次に、図1に示すように、上部電極6、誘電体膜5、および下部電極4をエッチングして所望の形状に加工する。これにより、基板1上に、下部電極4、誘電体膜5、および上部電極6から構成される柱状の堆積体(以下「柱状部」という)30が形成される。柱状部30は、キャパシタとして機能することができる。このキャパシタとしては、図1に示すようなスタック型であっても良いし、プレーナ型であっても良い。このキャパシタは、例えば強誘電体からなる誘電体膜5を用いて、強誘電体キャパシタとして用いられることができる。この強誘電体キャパシタは、強誘電体メモリに適用されることができる。強誘電体メモリとしては、1T1C型やクロスポイント型などの各種のセル方式を用いることができる。
【0020】
基体1としては、例えば、半導体基板、樹脂基板などを用途に応じて任意に用いることができ、特に限定されない。下部電極4および上部電極6としては、例えば、Pt、Irなどの高融点金属やその酸化物などを用いることができる。下部電極4および上部電極6は、例えば、スパッタ法、蒸着法などにより形成することができる。下部電極4および上部電極6としては、誘電体膜5と反応しにくく、かつ、良好に誘電体膜5が形成されるものを用いることが望ましい。具体的には、例えば、下部電極4および上部電極6として、Ptを用い、誘電体膜5として、Pb、Zr、Tiを構成元素として含むチタン酸ジルコン酸鉛にNbをドープした強誘電体膜(以下「PZTN」という)を用いることができる。誘電体膜5は、Pb、Zr、Ti、Nbを含むゾルゲル溶液を、例えばスピンコート法などを用いて、下部電極4上に塗布することにより形成されることができる。下部電極4の膜厚は、例えば200nm、誘電体膜5の膜厚は、例えば150nm、上部電極6の膜厚は、例えば200nmとすることができる。
【0021】
(2)次に、図2に示すように、下部電極4、誘電体膜5、および上部電極6、即ち、柱状部30を被覆するように、酸化シリコン(SiO)膜(以下「第1酸化シリコン膜」という)12を形成する。これにより、後述する工程において水素バリア膜14が形成される面をなだらかにすることができる。
【0022】
第1酸化シリコン膜12は、例えば、トリメトキシシラン(TMS)を用いて化学気相成長(CVD)法により形成されることができる。第1酸化シリコン膜12は、例えば600nmの膜厚となるように形成されることができる。CVD法としては、特に、プラズマソース側とバイアス側の両方にRF(radio frequency)を印加する2周波励起プラズマCVD法が好ましい。これにより、誘電体膜5のヒステリシス特性の劣化を防ぐことができる。図3に、TMSを用いて第1酸化シリコン膜12を成膜する前と成膜した後のヒステリシス特性の測定結果を示す。図3に示すように、TMSの成膜の前後において、ヒステリシス特性は変化しておらず、特性が劣化していないことが分かる。なお、この場合の実験条件としては、酸化剤としてN2Oを用い、プラズマソース側の電力を300W、バイアス側の電力を300Wとした。
【0023】
トリメトキシシラン(TMS:(CHO)SiH)における1分子当りの炭素原子(C)と水素原子(H)の数は、酸化シリコン膜の形成に一般的に用いられているテトラエトキシシラン(TEOS:(CO)Si)に比べ、約半分である。このため、TMSを用いることにより、CVDプロセス中の水素の発生が抑えられるとともに、TEOSと比較してTMSは分解されやすく、低温(室温〜350℃)で良質な第1酸化シリコン膜12を得ることができる。即ち、TMSを用いた第1酸化シリコン膜12の形成プロセスは、TEOSを用いた形成プロセス(形成温度400℃以上)に比べて、低水素量、低温で行うことができるため、水素が誘電体膜5へ拡散するのを抑えることができる。従って、TMSを用いることにより、誘電体膜5への還元反応によるプロセスダメージを低減させつつ、良質な第1酸化シリコン膜12を得ることができる。特に、誘電体膜5としてPZTNを用い、TMSを用いて第1酸化シリコン膜12を形成すると、誘電体膜5にほとんどダメージが入らない。
【0024】
(3)次に、必要に応じて熱処理を行うことができる。これにより、電気的な特性を向上させることができる。熱処理の条件としては、例えば、600℃、5分間などとすることができる。
【0025】
(4)次に、図4に示すように、第1酸化シリコン膜12をエッチバックすることができる。これにより、第1酸化シリコン膜12の表面がなだらかになり、次の工程で形成される水素バリア膜14をより良好なカバレッジで成膜することができる。エッチバックされる膜厚は、例えば400nmとすることができる。エッチバックは、例えば、CHFとOの混合ガスを用いたRIE(reactive ion etching)などにより行うことができる。
【0026】
(5)次に、図5に示すように、第1酸化シリコン膜12を被覆するように水素バリア膜14を形成する。水素バリア膜14としては、例えば酸化アルミニウム(Al)、酸化チタンなどを用いることができる。水素バリア膜14は、例えばスパッタ法により形成することができる。
【0027】
水素バリア膜14が形成される面は、柱状部30が第1酸化シリコン膜12により被覆されていない場合に比べ、被覆されている方がなだらかである。従って、本実施形態では、なだらかな第1酸化シリコン膜12上に、水素バリア膜14を良好なカバレッジで成膜することができる。その結果、水素バリア膜14を薄くしても、所望の水素バリア性を確保することができる。水素バリア膜14として例えば酸化アルミニウムを用いる場合には、水素バリア膜14の膜厚を例えば20nm程度としても所望の水素バリア性を確保することができる。これに対し、例えば、柱状部30が第1酸化シリコン膜12により被覆されていない場合では、柱状部30を被覆する酸化アルミニウムを均一に成膜することが難しいため、所望の水素バリア性を確保するためには、水素バリア膜14の膜厚は例えば60nm程度となる。従って、水素バリア膜14として例えば酸化アルミニウムを用いる場合には、柱状部30が第1酸化シリコン膜12により被覆されている方が、被覆されていない場合に比べ、水素バリア膜14の膜厚を1/3程度に減らすことができる。
【0028】
(6)以上の工程によって、図5に示すように、本実施形態に係る第1のキャパシタ50を形成することができる。
【0029】
(7)次に、図6に示すように、水素バリア膜14の上に他の酸化シリコン膜(以下「第2酸化シリコン膜」という)16を形成することができる。第2酸化シリコン膜16の膜厚は、例えば400nmとすることができる。第2酸化シリコン膜16は、例えばTMSを用いてCVD法により形成されることができる。
【0030】
また、第2酸化シリコン膜16を形成する際には、既に水素バリア膜14が形成されているため、プロセス中の水素の発生などを考慮せずに、酸化シリコン膜の形成に用いられる種々の材料(例えばTEOSなど)を用いることもできる。また、水素バリア膜14が形成されているため、第2酸化シリコン膜16の成膜温度を高くしても、誘電体膜5へのプロセスダメージを抑制することができる。言い換えるならば、誘電体膜5へのプロセスダメージを考慮せずに第2酸化シリコン膜16の成膜温度を設定することができるので、良質な第2酸化シリコン膜16を形成することができる。
【0031】
なお、必要に応じて、第2酸化シリコン膜16の形成を行わないこともできる。
【0032】
(8)以上の工程によって、図6に示すように、本実施形態に係る第2のキャパシタ60を形成することができる。
【0033】
(9)次に、図7に示すように、上部電極6の上に、第2酸化シリコン膜16、水素バリア膜14、および第1酸化シリコン膜12を貫通するコンタクトホール22を形成する。コンタクトホール22は、第2酸化シリコン膜16、水素バリア膜14、および第1酸化シリコン膜12をエッチングすることにより形成される。具体的には、以下の通りである。
【0034】
まず、第2酸化シリコン膜16の所望の領域をエッチングする。第2酸化シリコン膜16のエッチングは、例えば、CHFとOの混合ガスを用いたRIEなどにより行うことができる。
【0035】
次に、水素バリア膜14の所望の領域をエッチングする。このとき、水素バリア膜14と上部電極6との間には、第1酸化シリコン膜12が形成されている。このため、水素バリア膜14がオーバーエッチングされる場合に、上部電極6がエッチングされるのを防ぐことができる。水素バリア膜14のエッチングは、例えば、BClとClの混合ガスを用いた高密度プラズマエッチングなどにより行うことができる。これにより、例えば、後述する第1酸化シリコン膜12のエッチングと同じく例えばCHFとOの混合ガスを用いたRIEなどにより行う場合に比べ、エッチングレートを大きくすることができる。例えば、水素バリア膜14が酸化アルミニウムからなり、水素バリア膜14のエッチングをCHFとOの混合ガスを用いたRIEにより行う場合、エッチングレートは、10nm/min程度となる。これに対し、水素バリア膜14のエッチングをBClとClの混合ガスを用いた高密度プラズマエッチングにより行う場合、エッチングレートは、100nm/min程度となる。
【0036】
次に、第1酸化シリコン膜12の所望の領域をエッチングする。本実施形態では、第1酸化シリコン膜12の上部電極6に対するエッチング選択比(=第1酸化シリコン膜12のエッチングレート/上部電極6のエッチングレート)を、水素バリア膜14の上部電極6に対するエッチング選択比(=水素バリア膜14のエッチングレート/上部電極6のエッチングレート)よりも大きくすることができる。これにより、上部電極6がオーバーエッチングされないようにすることができる。即ち、例えば、従来例のように、上部電極6上に直接水素バリア膜14を形成するような場合に比べ、上部電極6はエッチングされにくくなる。従って、上部電極6を構成する物質(例えばPtなどの不揮発性の金属)がコンタクトホール22内に叩き上げられて付着し、パーティクルや配線層20の断線の原因になるのを防ぐことができる。
【0037】
例えば、第1酸化シリコン膜12のエッチングは、CHFとOの混合ガスを用いたRIEにより行うことができる。このとき、上部電極6を構成する物質は、エッチングガスとほとんど反応しない。さらに、物理的な作用を弱くすれば、上部電極6は第1酸化シリコン膜12と比較してほとんどエッチングされない。よって、第1酸化シリコン膜12の上部電極6に対するエッチング選択比を、例えば10以上とすることができる。一方、水素バリア膜14の上部電極6に対するエッチング選択比は、例えば1程度である。
【0038】
(10)次に、図8に示すように、コンタクトホール22を埋め込むように配線層20を形成する。配線層20は、例えばスパッタ法などにより形成されることができる。配線層20としては、例えばアルミニウムなどを用いることができる。
【0039】
(11)以上の工程によって、図8に示すように、本実施形態に係る第3のキャパシタ10を形成することができる。
【0040】
2. 本実施形態によれば、上述したように、柱状部30が第1酸化シリコン膜12により被覆されているため、所望の水素バリア性を確保しつつ、水素バリア膜14を薄くすることができる。これにより、生産性の向上および生産コストの低減を図ることができる。特に、水素バリア膜14の形成工程では、成膜速度を遅くすると良質な膜を得ることができるため、本実施形態のように水素バリア膜14を薄くすることができると、所望のスループットを確保しつつ、良質な水素バリア膜14を得ることができる。
【0041】
また、本実施形態では、第1酸化シリコン膜12の上部電極6に対するエッチング選択比を、水素バリア膜14の上部電極6に対するエッチング選択比よりも大きくすることができる。これにより、上述したように、上部電極6を構成する物質(例えばPtなどの不揮発性の金属)がコンタクトホール22内に叩き上げられて付着するのを防ぐことができる。従って、コンタクトホール22内のパーティクルの発生や配線不良を防ぐことができる。即ち、本実施形態によれば、良質なコンタクトホール22を形成することができる。また、パーティクルの発生を防ぐことができるため、歩留りの向上やエッチング装置のメンテナンスサイクルを長くすることができる。
【0042】
また、本実施形態では、柱状部30を覆う第1酸化シリコン膜12、水素バリア膜14、および第2酸化シリコン膜16の膜厚の総和は、デバイスの設計に応じて適宜決定される。本実施形態によれば、水素バリア膜14上に第2酸化シリコン膜16を形成することができるので、第2酸化シリコン膜16を厚く形成することにより、相対的に第1酸化シリコン膜12を薄く形成することができる。即ち、第1酸化シリコン膜12を形成する際に誘電体膜5が受けるプロセスダメージを最小限に抑えることができる。
【0043】
3. 上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。
【0044】
例えば、本実施形態に係るキャパシタは、例えば圧電体からなる誘電体膜5を用いて、圧電素子として用いられることができる。この圧電素子は、例えば、インクジェットプリンタに用いられるインクジェット式記録ヘッドに適用されることができる。
【図面の簡単な説明】
【0045】
【図1】本実施形態に係るキャパシタの製造工程を模式的に示す断面図。
【図2】本実施形態に係るキャパシタの製造工程を模式的に示す断面図。
【図3】本実施形態に係る第1酸化シリコン膜の成膜前後のヒステリシス特性。
【図4】本実施形態に係るキャパシタの製造工程を模式的に示す断面図。
【図5】本実施形態に係るキャパシタの製造工程を模式的に示す断面図。
【図6】本実施形態に係るキャパシタの製造工程を模式的に示す断面図。
【図7】本実施形態に係るキャパシタの製造工程を模式的に示す断面図。
【図8】本実施形態に係るキャパシタの製造工程を模式的に示す断面図。
【符号の説明】
【0046】
1 基体、4 下部電極、5 誘電体膜、6 上部電極、10 第3のキャパシタ、12 第1酸化シリコン膜、14 水素バリア膜、16 第2酸化シリコン膜、20 配線層、22 コンタクトホール、30 柱状部、50 第1のキャパシタ,60 第2のキャパシタ




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013