米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> セイコーエプソン株式会社

発明の名称 半導体集積回路
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−19363(P2007−19363A)
公開日 平成19年1月25日(2007.1.25)
出願番号 特願2005−201149(P2005−201149)
出願日 平成17年7月11日(2005.7.11)
代理人 【識別番号】100110858
【弁理士】
【氏名又は名称】柳瀬 睦肇
発明者 吉澤 正幸
要約 課題
外付けの発光ダイオードを定電流駆動する機能を有し、低電源電圧に対応することが容易な半導体集積回路を提供する。

解決手段
この半導体集積回路は、定電圧生成回路20によって生成される定電圧と帰還電圧との差に基づいて出力電位を生成する差動増幅回路と、差動増幅回路の出力電位がゲートに印加されて第1の電流を生成するトランジスタQP30と、トランジスタQP30から第1の電流が供給されて帰還電圧を生成する抵抗R11、R12、・・・と、第1の電流に比例する第2の電流を生成する第1のカレントミラー回路を構成するトランジスタQP41及びQP42と、第2の電流に比例する駆動電流を生成する第2のカレントミラー回路を構成するトランジスタQN51及びQN52と、制御信号が非活性化されたときに発光ダイオードをカットオフさせるトランジスタQP51とを具備する。
特許請求の範囲
【請求項1】
制御信号が活性化されたときに所定の電圧を生成する定電圧生成回路と、
前記定電圧生成回路によって生成される所定の電圧と帰還電圧との差に基づいて出力電位を生成する差動増幅回路と、
前記差動増幅回路の出力電位がゲートに印加されてソース・ドレイン間に第1の電流を生成する第1のPチャネルMOSトランジスタと、
前記第1のPチャネルMOSトランジスタのドレインから前記第1の電流が供給されることにより前記帰還電圧を生成する少なくとも1つの抵抗と、
前記第1の電流に比例する第2の電流を生成するための第1のカレントミラー回路を構成する第2のPチャネルMOSトランジスタ及び第3のPチャネルMOSトランジスタと、
電源電位に接続されたアノードを有する発光ダイオードのカソードを駆動するために、前記第2の電流に比例する駆動電流を生成するための第2のカレントミラー回路を構成する第1のNチャネルMOSトランジスタ及び第2のNチャネルMOSトランジスタと、
前記第2のNチャネルMOSトランジスタのドレインに接続されたドレインを有し、制御信号が非活性化されたときに前記発光ダイオードのカソード電位を上昇させて前記発光ダイオードをカットオフさせる第4のPチャネルMOSトランジスタと、
を具備する半導体集積回路。
【請求項2】
前記少なくとも1つの抵抗が、前記発光ダイオードの駆動電流を調整可能とするために、配線層において配線の接続状態を変更することにより抵抗値が可変となる複数の抵抗を含む、請求項1記載の半導体集積回路。
【請求項3】
前記第1のカレントミラー回路を構成する第2及び第3のPチャネルMOSトランジスタが、他のPチャネルMOSトランジスタよりも小さいゲート・ソース間しきい電圧の絶対値を有する、請求項1又は2記載の半導体集積回路。
【請求項4】
前記第2のカレントミラー回路が、前記第2の電流のN倍の駆動電流を生成する(N>1)、請求項1〜3のいずれか1項記載の半導体集積回路。
発明の詳細な説明
【技術分野】
【0001】
本発明は、外付けの発光ダイオードを直接駆動する機能を有する半導体集積回路に関する。
【背景技術】
【0002】
携帯電話等の電子機器において、操作ボタンを表示する照明やバックライトの光源として、発光ダイオード(LED)が広く用いられている。特に、携帯電話は、バッテリーを電源として用いるので、LEDの明るさがバッテリーの電圧変化によって変化しないようにLEDを定電流駆動し、かつ、低電源電圧に対応することが必要となる。
【0003】
関連する技術として、下記の特許文献1には、低電圧動作化及び低消費電力化を図った発光ダイオード駆動回路が開示されている。この発光ダイオード駆動回路においては、発光ダイオードの駆動電流を作成する定電流回路及びその駆動電流をスイッチングする電流スイッチ回路をMOSトランジスタで構成することによって、バイポーラトランジスタで必要とされていたコレクタ・エミッタ間電圧のマージンをなくすことにより低電源電圧化を図っている。しかしながら、この発光ダイオード駆動回路の出力段は、定電流回路のMOSトランジスタと電流スイッチ回路のMOSトランジスタとが直列に接続される構成となっており、発光ダイオードに印加される電圧は、電源電圧から2つのトランジスタのドレイン・ソース間電圧を引いたものとなるので、低電源電圧の場合には発光ダイオードに印加される電圧が不足するおそれがある。
【0004】
また、下記の特許文献2には、定電流生成のための基準電圧を電池電圧の変動に対応して変化させる基準電圧制御回路を設けたバックライト用発光ダイオード駆動回路が開示されている。これにより、電池電圧が高いときは発光ダイオードを明るく発光させ、電池電圧が低くなったら発光ダイオードを暗く発光させることによって、電池の消耗を防ぐようにしている。この発光ダイオード駆動回路の出力段は1つのMOSトランジスタによって構成されているが、MOSトランジスタと直列に抵抗が接続されており、抵抗による電圧降下が生じるので、低電源電圧の場合には発光ダイオードに印加される電圧を十分にとることができない。
【特許文献1】特開2000−4202号公報(第1頁、図1)
【特許文献2】特開2001−325824号公報(第1頁、図1)
【発明の開示】
【発明が解決しようとする課題】
【0005】
そこで、上記の点に鑑み、本発明は、外付けの発光ダイオードを定電流駆動する機能を有し、低電源電圧に対応することが容易な半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【0006】
以上の課題を解決するために、本発明に係る半導体集積回路は、制御信号が活性化されたときに所定の電圧を生成する定電圧生成回路と、定電圧生成回路によって生成される所定の電圧と帰還電圧との差に基づいて出力電位を生成する差動増幅回路と、差動増幅回路の出力電位がゲートに印加されてソース・ドレイン間に第1の電流を生成する第1のPチャネルMOSトランジスタと、第1のPチャネルMOSトランジスタのドレインから第1の電流が供給されることにより帰還電圧を生成する少なくとも1つの抵抗と、第1の電流に比例する第2の電流を生成するための第1のカレントミラー回路を構成する第2のPチャネルMOSトランジスタ及び第3のPチャネルMOSトランジスタと、電源電位に接続されたアノードを有する発光ダイオードのカソードを駆動するために、第2の電流に比例する駆動電流を生成するための第2のカレントミラー回路を構成する第1のNチャネルMOSトランジスタ及び第2のNチャネルMOSトランジスタと、第2のNチャネルMOSトランジスタのドレインに接続されたドレインを有し、制御信号が非活性化されたときに発光ダイオードのカソード電位を上昇させて発光ダイオードをカットオフさせる第4のPチャネルMOSトランジスタとを具備する。
【0007】
ここで、上記少なくとも1つの抵抗が、発光ダイオードの駆動電流を調整可能とするために、配線層において配線の接続状態を変更することにより抵抗値が可変となる複数の抵抗を含むようにしても良い。また、第1のカレントミラー回路を構成する第2及び第3のPチャネルMOSトランジスタが、他のPチャネルMOSトランジスタよりも小さいゲート・ソース間しきい電圧の絶対値を有するようにしても良い。さらに、第2のカレントミラー回路が、第2の電流のN倍の駆動電流を生成するようにしても良い(N>1)。
【発明の効果】
【0008】
本発明に係る半導体集積回路によれば、差動増幅回路の出力端子に接続された第1のPチャネルMOSトランジスタが定電流を生成し、PチャネルMOSトランジスタによる第1のカレントミラー回路と、NチャネルMOSトランジスタによる第2のカレントミラー回路を介してLEDを駆動するので、低電源電圧に対応することが容易となる。
【発明を実施するための最良の形態】
【0009】
以下、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図1は、本発明の一実施形態に係る半導体集積回路に内蔵されているLED駆動回路の構成を示す回路図である。
【0010】
図1に示すように、LED駆動回路100は、入力される制御信号を反転して出力する直列接続された2つのインバータ11及び12と、制御信号がハイレベルに活性化されたときに所定の電圧(定電圧)を生成する定電圧生成回路20と、制御信号が非活性化されたときに定電圧生成回路20の出力端子を電源電位VSSに固定するNチャネルMOSトランジスタQN10と、差動増幅回路を構成するPチャネルMOSトランジスタQP21〜QP22及びNチャネルMOSトランジスタQN21〜QN23と、制御信号が非活性化されたときに差動増幅回路の出力端子を電源電位VDDに固定するPチャネルMOSトランジスタQP23と、差動増幅回路の出力電位がゲートに印加されてドレイン電流Iを生成するPチャネルMOSトランジスタQP30と、トランジスタQP30のドレイン電流Iが供給されて帰還電圧を生成する少なくとも1つの抵抗(図1においては、直列に接続された複数の抵抗R11〜R13を示している)とを有している。
【0011】
さらに、LED駆動回路100は、トランジスタQP30のドレイン電流Iに基づいて動作する第1のカレントミラー回路を構成するPチャネルMOSトランジスタQP41及びQP42と、制御信号が非活性化されたときにトランジスタQP41及びQP42をカットオフするPチャネルMOSトランジスタQP43と、トランジスタQP42のドレイン電流Iに基づいて動作する第2のカレントミラー回路を構成するNチャネルMOSトランジスタQN51及びQN52と、制御信号が非活性化されたときにトランジスタQN51及びQN52をカットオフするNチャネルMOSトランジスタQN53と、制御信号が非活性化されたときにLED駆動回路100の出力端子を電源電位VDDに固定するPチャネルMOSトランジスタQP51とを有している。
【0012】
電源電位VDDとLED駆動回路100の出力端子との間には、発光ダイオード(LED)200が接続される。トランジスタQN52は、電源電位VDDに接続されたアノードから、LED駆動回路100の出力端子に接続されたカソードに向けて、LED200に駆動電流を流す。
【0013】
トランジスタQP21〜QP22及びQN21〜QN23によって構成される差動増幅回路は、定電圧生成回路20によって生成されてノードAに出力される定電圧と、ノードBに印加される帰還電圧との差に基づいて、出力電位を生成する。差動増幅回路の出力電位は、トランジスタQP30のゲートに印加されて、トランジスタQP30は、ソース・ドレイン間にドレイン電流Iを生成する。
【0014】
トランジスタQP30のドレインには、複数の抵抗R11〜R13が接続されている。これらの抵抗R11〜R13は、半導体集積回路の配線層において配線の接続状態を変更することにより抵抗値が可変となるので、そのようにして接続された抵抗を「抵抗回路」と呼ぶことにする。この抵抗回路にトランジスタQP30のドレイン電流Iが流れることによって、帰還電圧が生成される。
【0015】
差動増幅回路のオープンループゲインが十分に大きければ、負帰還の原理により、ノードAに印加される電圧と、ノードBに印加される電圧とは、ほぼ等しくなる。従って、トランジスタQP30のドレイン電流Iは、定電圧生成回路20によって生成される定電圧の値を抵抗回路の抵抗値で割ることによって求められる値を有し、定電流となる。抵抗回路の抵抗値を変更することにより、トランジスタQP30のドレイン電流Iの値を変化させて、LED200の駆動電流を調整することが可能となる。
【0016】
トランジスタQP30のドレイン電流Iは、第1のカレントミラー回路を構成するトランジスタQP41にも伝達される。第1のカレントミラー回路は、トランジスタQP41のドレイン電流Iに比例するトランジスタQP42のドレイン電流Iを生成する。ここでは、ドレイン電流Iが、ドレイン電流Iとほぼ等しいとする。
【0017】
さらに、トランジスタQP42のドレイン電流Iは、第2のカレントミラー回路を構成するトランジスタQN51にも伝達される。第2のカレントミラー回路は、トランジスタQN51のドレイン電流Iに比例するトランジスタQN52のドレイン電流Iを生成する。ここでは、ドレイン電流Iが、ドレイン電流IのN倍であるとする(N>1)。これは、トランジスタQN52のサイズをトランジスタQN51のサイズのN倍とすることにより実現できる。トランジスタQN52のドレイン電流Iは、LED200の駆動電流となるので、例えば、Nを10〜100の範囲に設定することにより、小さな内部電流で大きな駆動電流を生成することができる。
【0018】
このように、本実施形態においては、差動増幅回路の出力端子に接続されたPチャネルMOSトランジスタQP30が定電流を生成し、生成された定電流に基づいて第1のカレントミラー回路のPチャネルMOSトランジスタQP41及びQP42が動作し、トランジスタQP42のドレイン電流に基づいて第2のカレントミラー回路のNチャネルMOSトランジスタQN51及びQN52が動作してLED200を駆動するので、低電源電圧においても動作し易くなっている。
【0019】
加えて、第1のカレントミラー回路を構成するPチャネルMOSトランジスタQP41及びQP42のゲート・ソース間しきい電圧の絶対値を通常よりも下げることにより、さらに低電源電圧に対応することが容易となる。これは、例えば、PチャネルMOSトランジスタにおけるNウエルの不純物濃度を通常よりも上げることにより実現できる。
【0020】
また、出力段のPチャネルMOSトランジスタQP51及びNチャネルMOSトランジスタQN52は、入出力セルにおいて用いられる一般的な出力ドライバと同様の構成であるので、一般的な出力ドライバのレイアウトをそのまま使用することができると共に、静電破壊に関しても問題がない。なお、トランジスタQP51は、制御信号が非活性化されているときにはカットオフしているので、LEDを駆動する動作には影響しない。また、一般に、NチャネルMOSトランジスタは、同一サイズのPチャネルMOSトランジスタよりも駆動能力が高いので、トランジスタQN52は、同一面積でLEDを強力に駆動することができる。その結果、レイアウトがコンパクトに収まる。
【0021】
一方、制御信号がローレベルに非活性化されたときには、定電圧生成回路20が動作を停止し、トランジスタQN10がオン状態となって、定電圧生成回路20の出力端子(ノードA)を電源電位VSSに固定し、トランジスタQP23がオン状態となって、差動増幅回路の出力端子を電源電位VDDに固定する。また、トランジスタQP43がオン状態となって、第1のカレントミラー回路を構成するトランジスタQP41及びQP42をカットオフし、トランジスタQN53がオン状態となって、第2のカレントミラー回路を構成するトランジスタQN51及びQN52をカットオフする。さらに、トランジスタQP51が、LED駆動回路100の出力端子を電源電位VDDに固定することにより、LED200のカソード電位を上昇させて、LED200をカットオフさせる。
【図面の簡単な説明】
【0022】
【図1】本発明の一実施形態におけるLED駆動回路の構成を示す回路図。
【符号の説明】
【0023】
11、12 インバータ、 20 定電圧生成回路、 100 LED駆動回路、 200 発光ダイオード、 QP21〜QP51 PチャネルMOSトランジスタ、 QN10〜QN53 NチャネルMOSトランジスタ、 R11、R12、・・・ 抵抗




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013