米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> セイコーエプソン株式会社

発明の名称 半導体装置製造用基板、半導体装置の製造方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−19221(P2007−19221A)
公開日 平成19年1月25日(2007.1.25)
出願番号 特願2005−198494(P2005−198494)
出願日 平成17年7月7日(2005.7.7)
代理人 【識別番号】100107836
【弁理士】
【氏名又は名称】西 和哉
発明者 今井 英生
要約 課題
半導体装置を簡便且つ確実に製造することを実現可能な半導体装置製造用基板を提供する。

解決手段
本発明の半導体装置製造用基板50は、ウェーハ1と、該ウェーハ1上に形成された接着材層2とを具備し、前記ウェーハ1には、複数の半導体素子5と、該半導体素子5の周辺部に配設されてなるバンプ3と、同じく該半導体素子5の周辺部に配設されてなるアライメントマークとが形成されてなり、前記接着材層2は、前記各半導体素子5のうち前記バンプ3が配設された周辺部よりも、該バンプ3が配設されていない中央部において厚膜に形成されてなることを特徴とする。
特許請求の範囲
【請求項1】
ウェーハと、該ウェーハ上に形成された接着材層とを具備する半導体装置製造用基板であって、
前記ウェーハには、複数の半導体素子と、該半導体素子の周辺部に配設されたバンプと、同じく該半導体素子の周辺部に配設されたアライメントマークとが形成されており、
前記接着材層は、前記各半導体素子のうち前記バンプが配設された周辺部に比して、該バンプが配設されていない中央部において厚膜に形成されてなることを特徴とする半導体装置製造用基板。
【請求項2】
前記接着材層は、前記ウェーハ上に均一な厚さで形成された第1接着材層と、該第1接着材層上のうち前記半導体素子の中央部に選択的に形成されてなる第2接着材層とを含むことを特徴とする請求項1に記載の半導体装置製造用基板。
【請求項3】
前記第1接着材層及び前記第2接着材層のうち、前記第1接着材層にのみ導電粒子が含有されてなることを特徴とする請求項2に記載の半導体装置製造用基板。
【請求項4】
請求項1ないし3のいずれか1項に記載の半導体装置製造用基板を用いた半導体装置の製造方法であって、
前記半導体装置製造用基板を切断して、前記各半導体素子を個々に含む個片半導体素子を得る切断工程と、
該個片半導体素子を、当該個片半導体素子に形成されてなる前記接着材層を介して、所定パターンの配線を具備した配線基板に実装する実装工程と、を含むことを特徴とする半導体装置の製造方法。
発明の詳細な説明
【技術分野】
【0001】
本発明は、半導体装置製造用基板、及びそれを用いた半導体装置の製造方法に関する。
【背景技術】
【0002】
従来、異方性導電フィルムや非導電性フィルム等の接着フィルムを用いたフリップチップ実装方法は、基板側に接着フィルムを供給し、その上からバンプ付きのICを加熱加圧ボンディングすることで接続する方法が一般的であった。
しかしながら、最近の高密度実装の要求から、できるだけ接着フィルムのはみ出し量を少なくし、IC近傍にも他の部品を搭載したり、実装領域を小さくしたいといった要望から、ウェーハ側に予め接着フィルムを供給し、ダイシングすることで、ICと同サイズの接着フィルムで実装する方法が提案されている(例えば特許文献1)。
【特許文献1】特開2001−237268号公報
【発明の開示】
【発明が解決しようとする課題】
【0003】
特許文献1のような手法によると、基板とICのアライメント時には、IC側は接着フィルム越しにアライメントマークを検知することになる。しかしながら、このような場合、以下の課題を生じている。
通常、接着フィルムの厚さは、IC側に形成されたバンプの高さと、基板側に形成された配線の厚み分(IC−基板間ギャップ)を考慮して決定される。例えば、ガラス基板に実装するCOG(Chip on Glass)の場合、ガラス基板側の配線厚さはオングストロームオーダーの厚さなので、ほとんど考慮する必要が無く、バンプの高さ分を考慮して接着フィルムの厚さを決めれば良い。一方、COB(Chip on Board)の場合、配線の厚さ(数十μm)分、接着フィルムを厚く設けなければならない。その場合、接着フィルムを厚くした分、アライメント時のフリップチップボンダーのカメラ認識性が低下するといった問題が発生していた。
【0004】
本発明は上記問題を解決するためになされたもので、半導体装置を簡便且つ確実に製造することを実現可能な半導体装置製造用基板と、これを用いた半導体装置の製造方法とを提供することを目的としている。
【課題を解決するための手段】
【0005】
上記課題を解決するために、本発明の半導体装置製造用基板は、ウェーハと、該ウェーハ上に形成された接着材層とを具備する半導体装置製造用基板であって、前記ウェーハには、複数の半導体素子と、該半導体素子の周辺部に配設されたバンプと、同じく該半導体素子の周辺部に配設されたアライメントマークとが形成されてなり、前記接着材層は、前記各半導体素子のうち前記バンプが配設された周辺部に比して、該バンプが配設されていない中央部において厚膜に形成されてなることを特徴とする。
【0006】
このような半導体装置製造用基板によると、ウェーハに形成した接着材層のうち、バンプが配設されていない半導体素子中央部に位置する接着材層が、バンプが配設された半導体素子周辺部における接着材層よりも厚膜で、接着材層が中央部において突出した形となるため、当該半導体素子を含む基板を、例えば所定の配線パターンを有した配線基板に実装する際、その突出部分を配線基板と対向させて実装を行うことで、該突出部分において確実な接着を実現できるようになる。一方、バンプの形成領域たる周辺部における接着材層は中央部に比して相対的に薄膜としているため、該周辺部に配設されたアライメントマークの検知性(視認性)が接着材層の介在によって低下する不具合も生じ難いものとなっている。その結果、本発明の半導体装置製造用基板によれば、上述したような配線基板に対して半導体素子を実装する際の接続信頼性と、アライメント時のマーク検知性(視認性)とを満足させることが可能となる。特に、配線基板の配線の厚さが大きい場合には、半導体素子の視認性を考慮した薄膜を均一に形成した接着材層では、配線基板と半導体素子との間に接着材層が充填されない領域(隙間)が発生し、密着性の低下から接続信頼性が低下する問題が生じ得る。しかしながら、本発明のように、中央部を相対的に厚膜(つまり凸形状)とした場合には、そのような隙間を埋め尽くすことが可能となり、密着性を向上させ、ひいては接続信頼性を獲得することができるのである。
【0007】
上記のような半導体装置製造用基板において、前記接着材層は、前記ウェーハ上に均一な厚さで形成されてなる第1接着材層と、該第1接着材層上のうち前記半導体素子が形成された領域に選択的に形成されてなる第2接着材層とを含むものとすることができる。このように接着材層を積層型とした場合には、上述した膜厚の関係を有した接着材層を簡便に形成することができるようになる。具体的には、第1接着材層を形成した後に、第2接着材層を選択的にラミネートする方法、第1接着材層を形成した後にフォトリソグラフィにより第2接着材層を選択形成する方法等を採用することができる。
【0008】
また、本発明の半導体装置製造用基板において、前記第1接着材層及び前記第2接着材層のうち、前記第1接着材層にのみ導電粒子が含有されてなるものとすることができる。このように第1接着材層にのみ導電粒子を含有させることで、半導体素子と配線基板との間を絶縁できる一方、バンプと配線との間の電気的接続を確実にとることが可能となる。
【0009】
次に、上記課題を解決するために、本発明の半導体装置の製造方法は、上記半導体装置製造用基板を切断して、前記各半導体素子を個々に含む個片半導体素子を得る切断工程と、該個片半導体素子を、当該個片半導体素子に形成されてなる接着材層を介して、所定パターンの配線を具備した配線基板に実装する実装工程と、を含むことを特徴とする。このような半導体装置製造用基板を用いた半導体素子の実装は、非常に信頼性が高く、接続安定性に優れたものとなる。
【0010】
なお、前記切断工程においては、前記半導体素子の周辺部において切断を行うものとすることができる。切断工程では、ウェーハと接着材を同時にダイシングすることで、半導体素子と接着材層の大きさが同一となり(つまり半導体素子の表面全体を接着材層が覆うこととなり)、半導体素子周辺に他の電子部品を搭載することが可能となるため、高密度実装を実現できるようになる。
【0011】
また、前記実装工程において、前記個片半導体素子に形成されてなる接着材層のうちの前記厚膜の部分(突出部分)と、前記配線基板のうち前記配線が形成されていない部分とを対向させた状態で、当該個片半導体素子を配線基板に実装させることができる。この場合、周辺部においてバンプと配線基板の配線とが接続される一方、突出部分において当該半導体素子と配線基板とが隙間を形成することなく確実に密着して、接続安定性を確保することができるようになる。
【発明を実施するための最良の形態】
【0012】
以下、本発明の実施形態につき、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
【0013】
図1は、本発明の半導体装置製造用基板の一実施形態を示す平面模式図、図2は、図1のA−A’断面模式図である。図1及び図2に示す半導体装置製造用基板50は、複数の半導体素子5を備えるウェーハ1を基材として構成されている。なお、ここではウェーハ1はシリコンを用いて構成した。
【0014】
ウェーハ1の表面にはバンプ3が形成され、詳しくは該バンプ3が各半導体素子5の周辺部に配設されてそれぞれペリフェラル型の半導体素子5を構成している。また、バンプ3を含むウェーハ1上には接着材層2が形成され、該接着材層2はウェーハ1の全面にベタ状の均一な膜厚で形成された第1接着材層2aと、該第1接着材層2a上に所定パターンで形成された島状の第2接着材層2bとから構成されている。
【0015】
ここで、接着材層2は加熱加圧により接着が可能な熱硬化型の接着材からなり、本実施形態では第1接着材層2aと第2接着材層2bとでは異なる種類の接着材が採用されている。このような熱硬化型接着材としては、例えばエポキシ樹脂、アクリル樹脂などを主材とする接着材等を用いることができ、例えば第1接着材層2aをエポキシ樹脂により構成し、第2接着材層2bをアクリル樹脂により構成することができる。なお、第2接着材層2bの存在により、当該接着材層2が突出形状となるのであれば、特に材質に制限はなく、第1接着材層2aと第2接着材層2bとで同種の接着材を用いることも可能である。
【0016】
また、第2接着材層2bは、各半導体素子5のバンプ3が形成されていない領域、つまり各半導体素子5の中心側領域に配設されている。このように第2接着材層2bが半導体素子5の中心側(中央部)に選択形成されてなることで、接着材層2は、各半導体素子5のうちバンプ3が配設された周辺部に比して、該バンプ3が配設されていない中心側において厚膜に形成されている。すなわち、各半導体素子5において、接着材層2は半導体素子5の周辺部において薄膜(例えば30μm)に、半導体素子5の中心側において厚膜(例えば20μm)に形成され、結果的に該接着材層2は半導体素子5の中心側において突出部分を含む形で構成されている。
【0017】
また、第1接着材層2a及び第2接着材層2bのうち、第1接着材層2aにのみ導電粒子6が含有されている。このような導電粒子6の含有により、当該半導体装置製造用基板50を配線基板等に接着させた場合に、当該配線とバンプ3とを電気的に接続させることが可能となる。
【0018】
なお、バンプ3は、ここではめっきにて形成した金バンプを採用しているが、ニッケルを積み上げた後に金をめっきしてなるものを採用しても良い。
【0019】
次に、半導体装置製造用基板50を製造する方法について図3を参照しつつ説明する。
まず、図3(a)に示すように、シリコンの半導体結晶からなるウェーハ1上にバンプ3を所定パターンで形成して、同一構成の半導体素子5を複数形成する。ここでは、めっきにて形成した金バンプを形成するものとしているが、ボールバンプを採用することも可能である。
【0020】
続いて、ウェーハ1上に接着材層2を形成する(図2(b))。ここでは、接着材層2が凸状パターンを有するように以下の方法で形成した。
つまり、エポキシ樹脂からなるフィルム樹脂をウェーハ1の全面にラミネートして第1接着材層2aを形成した後、アクリル樹脂からなる接着フィルムを各半導体素子5毎に形成するために所定の母材に配列させ、これを用いて一括ラミネートする。
【0021】
なお、このようなラミネートにより接着材層2を形成する場合には、第1接着材層2aと第2接着材層2bとで同じ材質の接着材を用いることもでき、例えばそれぞれエポキシ樹脂からなるフィルム樹脂を全面ベタ状に形成した後、その上に所定のパターンにて該フィルム樹脂の個片を形成するものとすることができる。また、ラミネートに際しては、減圧状態で行うことが好ましい。減圧状態で行うことで、ウェーハ1と接着材層2との間に気泡が混入する不具合発生を防止することができるからである。
【0022】
或いは、感光性樹脂を使用して、第1接着材層2aを全面ベタ状に形成した後、第2接着材層2bも同様にベタ状に形成し、これを露光によりパターニングして接着材層2を突出形状化することもできる。この場合は、第1接着材層2aが、第2接着材層2bの露光時に耐光性を有している材料であることが必要であり、第1接着材層2a及び第2接着材層2bはそれぞれ異なる接着材を用いることが必要である。
【0023】
また、例えば図9に示すように、接着材層2を単一の材料で形成する場合、フォトリソグラフィ法を用いたマスクエッチングにより突出形状を得ることができる。具体的には、接着材をウェーハ1の全面にベタ状に形成した後、各半導体素子5の中央部(つまり突出形状を形成したい部分)をマスクし、当該接着材をエッチングすることで図9に示した構成の接着材層2を形成することが可能である。
【0024】
次に、上記半導体装置製造用基板50を用いた半導体装置の製造方法について、図4及び図5を参照しつつ説明する。
まず、図4に示すように、上述の半導体装置製造用基板50をダイシングする。具体的には、ダイヤモンドカッター30を用いて、半導体素子5の境界線(切断ライン)45に沿ってウェーハ1及び接着材層2を一括で切断するものとしており、該ダイシングにより図5に示すような個片半導体素子15が得られる。なお、境界線45は実際に線引きされたものではなく、アライメントマーク40(図1参照)による位置合わせにより一義的に決まる仮想の切断ラインのことを言うものである。
【0025】
なお、個片半導体素子15は、バンプ3を含むウェーハ1を覆うように接着材層2が形成されてなり、該接着材層2は第1接着材層2a上に凸状となる第2接着材層2bが形成されている。その結果、該接着材層2は、上述の通りバンプ3を有する周辺部で薄膜に、中心側で厚膜に形成されている。
【0026】
続いて、図5に示すような所定のパターンを有した配線11を備える配線基板10上に、個片半導体素子15を実装させる。ここでは、配線基板10と個片半導体素子15とを上述の接着材層2を介して接着させるものとしている。
【0027】
具体的には、配線基板10と個片半導体素子15とをアライメントした後、配線基板10のうち配線11が形成されていない領域(配線非形成領域)12と接着材層2の突出部分(つまり第2接着材層2b)とを対向させた状態で、当該配線基板10と個片半導体素子15を接着させる。なお、アライメントは図1に示したアライメントマーク40を参照しつつ行うものとし、また、接着は、基板10と素子15とが接触した状態のものを加熱することで、接着材層2を溶融させることにより行うものとしている。
【0028】
このような実装方法により、図6に示したような半導体素子15が実装された半導体装置100が製造される。製造された半導体装置100は、バンプ3と配線11との電気的接続に優れ、基板10と半導体素子15との密着性も優れたものとなる。
【0029】
特に、配線基板10に形成する配線11の厚さが大きい場合、図7に示すようにアリメントマーク40(図1参照)の検知性(視認性)を考慮した厚さの均一な接着材層22を形成すると、配線基板10と接着材層22との間に当該接着材層22が充填されない領域(隙間)が形成される。このように半導体素子15と配線基板10との間に隙間が形成されるような実装では、該隙間により密着性が低下し、接続信頼性が低下する場合がある。しかしながら、上述した方法により製造される半導体装置100(図6参照)によれば、第2接着材層2bが突出形状を有してなるため、半導体素子15と配線基板10との間に隙間が形成されることもなく、確実に接着を行うことが可能となるのである。
【0030】
なお、上述のように配線11の厚さが大きい場合において、電気的接続性と基板−素子間接続性とを兼ね備えさせるためには、例えば図8に示すような方法を採用することもできる。つまり、配線基板10の配線11が形成されていない領域12に接着材層2dを配置する一方(接着材層2dは配線11よりも厚く形成する)、半導体素子15には厚さの均一な接着材層2aを形成し、接着材層2dと接着材層2aとを対向させて接着を行うものとすることができる。このような実装方法であっても、領域12には隙間が形成されず、基板−素子間に隙間が形成される不具合発生を防止することができるようになる。
【図面の簡単な説明】
【0031】
【図1】本実施形態の半導体装置製造用基板の平面模式図。
【図2】図1のA−A’断面模式図。
【図3】半導体装置製造用基板の一製造工程例を示す断面模式図。
【図4】半導体装置製造用基板の切断工程の一例を示す断面模式図。
【図5】実装工程の一例を示す断面模式図。
【図6】図1の半導体装置製造用基板を用いて製造された半導体装置の一例を示す断面模式図。
【図7】図6の半導体装置の効果を示すための説明図。
【図8】実装工程の一変形例を示す断面模式図。
【図9】半導体装置製造用基板の一変形例を示す断面模式図。
【符号の説明】
【0032】
1…ウェーハ、2…接着材層、2a…第1接着材層、2b…第2接着材層、3…バンプ、5…半導体素子、40…アライメントマーク、50…半導体装置製造用基板




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013