米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> セイコーエプソン株式会社

発明の名称 電子基板とその製造方法及び電気光学装置の製造方法並びに電子機器の製造方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−19220(P2007−19220A)
公開日 平成19年1月25日(2007.1.25)
出願番号 特願2005−198493(P2005−198493)
出願日 平成17年7月7日(2005.7.7)
代理人 【識別番号】100107836
【弁理士】
【氏名又は名称】西 和哉
発明者 橋元 伸晃
要約 課題
高精度の抵抗部を容易に形成する。

解決手段
配線パターン21を有する基板上に、開口部22aを有するマスクを設ける工程と、開口部22aを介して配線パターン21を所定の大きさで加工する工程とを有する。基板とマスクとの位置合わせ誤差に基づく大きさLX、LYで開口部22aを形成する。
特許請求の範囲
【請求項1】
配線パターンを有する基板に対して、開口部を有するマスクを設ける工程と、前記開口部を介して前記配線パターンを所定の大きさで加工する工程とを有する電子基板の製造方法であって、
前記基板と前記マスクとの位置合わせ誤差に基づく大きさで前記開口部を形成することを特徴とする電子基板の製造方法。
【請求項2】
請求項1記載の電子基板の製造方法において、
前記開口部を、前記所定の大きさよりも前記位置合わせ誤差以上の大きさで形成することを特徴とする電子基板の製造方法。
【請求項3】
請求項1または2記載の電子基板の製造方法において、
前記配線パターンの一部を除去して、抵抗素子を形成することを特徴とする電子基板の製造方法。
【請求項4】
請求項3記載の電子基板の製造方法において、
前記配線パターンは、第1配線パターンと、前記第1配線パターンとは異なる材料で形成され前記第1配線パターン上に積層された第2配線パターンとを有することを特徴とする電子基板の製造方法。
【請求項5】
請求項4記載の電子基板の製造方法において、
前記第1配線パターンは、前記第2配線パターンよりも抵抗値が大きい材料で形成されることを特徴とする電子基板の製造方法。
【請求項6】
請求項1から5のいずれかに記載の電子基板の製造方法において、
前記開口部を介して加工した配線パターンを保護膜で覆う工程を有することを特徴とする電子基板の製造方法。
【請求項7】
請求項1から6のいずれかに記載の電子基板の製造方法において、
前記マスクは、前記基板上に塗布された樹脂材であることを特徴とする電子基板の製造方法。
【請求項8】
請求項1から6のいずれかに記載の電子基板の製造方法において、
前記マスクは、前記基板上に貼付されたフィルム材であることを特徴とする電子基板の製造方法。
【請求項9】
請求項1から8のいずれかに記載の電子基板の製造方法において、
前記基板が半導体素子を有することを特徴とする電子基板の製造方法。
【請求項10】
請求項1から8のいずれかに記載の電子基板の製造方法において、
前記基板に半導体素子が非搭載状態であることを特徴とする電子基板の製造方法。
【請求項11】
請求項1から10のいずれかに記載の電子基板の製造方法において、
前記配線パターンは、基板上に形成された絶縁膜上に形成されていることを特徴とする電子基板の製造方法。
【請求項12】
電子基板が実装される電気光学装置の製造方法であって、
前記電子基板を請求項1から11のいずれかに記載の製造方法で製造することを特徴とする電気光学装置の製造方法。
【請求項13】
電気光学装置を備えた電子機器の製造方法であって、
前記電気光学装置を請求項12記載の製造方法で製造することを特徴とする電子機器の製造方法。
【請求項14】
開口部を有するマスクが配線パターンを有する基板に対して設けられ、前記開口部を介して前記配線パターンが所定の大きさに加工された電子基板であって、
前記開口部は、前記基板と前記マスクとの位置合わせ誤差に基づく大きさで形成されることを特徴とする電子基板。
【請求項15】
請求項13記載の電子基板において、
前記配線パターンは、一部が前記開口部を介して除去されて抵抗素子を形成することを特徴とする電子基板。
【請求項16】
請求項13または14記載の電子基板において、
前記基板が半導体素子を有することを特徴とする電子基板。
【請求項17】
請求項14から16のいずれかに記載の電子基板において、
前記配線パターンは、基板上に形成された絶縁膜上に形成されていることを特徴とする電子基板。
発明の詳細な説明
【技術分野】
【0001】
本発明は、電子基板とその製造方法及び電気光学装置の製造方法並びに電子機器の製造方法に関するものであり、特に基板上に抵抗体が設けられる電子基板とその製造方法及び電気光学装置の製造方法並びに電子機器の製造方法に関するものである。
【背景技術】
【0002】
近年、半導体装置は、電子機器の小型化及び高機能化に伴って、パッケージ自体の小型化または高密度化が求められようになっており、一例として、半導体素子上にポリシリコンを用いて抵抗を内蔵させる技術が知られている。
例えば特許文献1には、ポリシリコンに不純物をドープした多結晶粒界を用いて抵抗を形成する技術が開示されている。
また、特許文献2には、半導体素子上の再配置配線部に、厚膜形成法によって抵抗ペーストを塗布・硬化させて、抵抗部を形成する技術が開示されている。
【特許文献1】特開昭58−7848号公報
【特許文献2】特開2003−46026号公報
【発明の開示】
【発明が解決しようとする課題】
【0003】
しかしながら、上述したような従来技術には、以下のような問題が存在する。
基板上に設けられた抵抗等の受動素子を用いてインピーダンス制御等を行う際には、抵抗値を高精度に管理する必要があるが、上記の技術では要求された精度を確保することが困難であり、信頼性の高い抵抗部が得られないという問題がある。
また、上記の技術では、抵抗部を形成するための独立したプロセスが必要であり、生産性が低下するという問題が生じる。
【0004】
そこで、再配置配線等、基板上に設けられる配線パターンの一部を用いて抵抗素子を形成することが考えられる。この場合、マスクを用いて配線を加工することになるが、基板に対するマスクの位置合わせ精度が低いと、マスクの開口部と配線パターンとの位置ずれが大きくなり、開口部に対応して形成される抵抗素子が所定面積では得られないという問題が生じる。
【0005】
本発明は、以上のような点を考慮してなされたもので、マスクの位置合わせ精度が低い場合であっても、高精度の抵抗部を容易に形成できる電子基板とその製造方法及び電気光学装置の製造方法並びに電子機器の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0006】
上記の目的を達成するために本発明は、以下の構成を採用している。
本発明の電子基板の製造方法は、配線パターンを有する基板に対して、開口部を有するマスクを設ける工程と、前記開口部を介して前記配線パターンを所定の大きさで加工する工程とを有する電子基板の製造方法であって、前記基板と前記マスクとの位置合わせ誤差に基づく大きさで前記開口部を形成することを特徴とするものである。
この場合、前記開口部を、前記所定の大きさよりも前記位置合わせ誤差以上の大きさで形成することが好ましい。
【0007】
従って、本発明の電子基板の製造方法では、基板とマスクとの位置合わせの際に誤差が生じた場合でも、マスクの開口部が位置合わせ誤差に基づく位置ズレを含む大きさで形成されているため、配線パターンが所定の大きさよりも小さく形成されてしまい、所定面積で加工できなくなることを容易に防止することができる。
また、本発明では、開口部を介しての配線パターンの加工により、配線パターンの一部を除去して、抵抗素子を形成することが好ましい。
この抵抗素子は、配線パターンを加工することで形成されるため、別途抵抗素子を形成するための独立したプロセスを要せず、生産性の低下を回避することができる。
【0008】
また、本発明では、前記配線パターンが第1配線パターンと、前記第1配線パターンとは異なる材料で形成され前記第1配線パターン上に積層された第2配線パターンとを有する構成を好適に採用できる。
この構成では、例えば開口部を介しての加工により第2配線パターンを除去することにより、配線パターンの一部が局所的に第1配線パターンで構成される抵抗素子を形成することができる。また、エッチング処理等により第2配線パターンを除去する場合には、第2配線パターンに対応したエッチング材を選択することにより、容易に第2配線パターンのみを除去することが可能になる。
【0009】
また、この場合には、前記第1配線パターンが前記第2配線パターンよりも抵抗値が大きい材料で形成されることが好ましい。
これにより、本発明では、抵抗値が大きい抵抗素子を容易に形成することが可能になる。
【0010】
また、本発明では、前記開口部を介して加工した配線パターンを保護膜で覆う工程を有することが好ましい。
これにより、本発明では、抵抗素子を保護し、腐食や短絡を防止することが可能になる。
【0011】
また、本発明では、前記マスクとして、前記基板上に塗布された樹脂材とすることができる。
この場合、スピンコート、液滴吐出方式、印刷法等により、容易にマスクを形成することができる。
【0012】
また、マスクとしては、前記基板上に貼付されたフィルム材とする構成も好適に採用できる。
この場合、予め開口部を形成したフィルム材を用いることにより、容易にマスクを形成することができる。
【0013】
また、本発明では、基板に半導体素子が設けられる構成も好適に採用できる。
この場合、半導体素子としては、能動領域に形成される配線パターンによりトランジスタ等のスイッチング素子を形成する構成や、半導体素子を内蔵する半導体チップを能動領域に実装する構成とすることができる。
また、本発明では、基板に半導体素子が非搭載状態、つまり半導体素子が設けられていない、例えばシリコン基板状態であっても適用可能である。
また、前記配線パターンとしては、基板上に形成された絶縁膜上に形成されている構成にも適用可能である。
【0014】
一方、本発明の電気光学装置の製造方法は、電子基板が実装される電気光学装置の製造方法であって、前記電子基板を先に記載の製造方法で製造することを特徴とするものである。また、本発明の電子機器の製造方法は、電気光学装置を備えた電子機器の製造方法であって、前記電気光学装置を先に記載の製造方法で製造することを特徴とするものである。
従って、本発明では、抵抗素子が精度よく形成された高品質の電気光学装置及び電子機器を得ることができるとともに、生産性が低下することなく効率的な電気光学装置製造及び電子機器製造を実現することができる。
【0015】
そして、本発明の電子基板は、開口部を有するマスクが配線パターンを有する基板に対して設けられ、前記開口部を介して前記配線パターンが所定の大きさに加工された電子基板であって、前記開口部は、前記基板と前記マスクとの位置合わせ誤差に基づく大きさで形成されることを特徴とするものである。
従って、本発明の電子基板では、基板とマスクとの位置合わせの際に誤差が生じた場合でも、マスクの開口部が位置合わせ誤差に基づく位置ズレを含む大きさで形成されているため、配線パターンが所定の大きさよりも小さく形成されてしまい、所定面積で加工できなくなることを容易に防止することができる。
【0016】
上記の配線パターンとしては、一部が前記開口部を介して除去されて抵抗素子を形成する構成を好適に採用できる。
この抵抗素子は、配線パターンを加工することで形成されるため、別途抵抗素子を形成するための独立したプロセスを要せず、生産性の低下を回避することができる。
【0017】
また、本発明では、基板に半導体素子が設けられる構成も好適に採用できる。
この場合、半導体素子としては、能動領域に形成される配線パターンによりトランジスタ等のスイッチング素子を形成する構成や、半導体素子を内蔵する半導体チップを能動領域に実装する構成とすることができる。
また、本発明では、前記配線パターンが基板上に形成された絶縁膜上に形成されている構成にも適用可能である。
【発明を実施するための最良の形態】
【0018】
以下、本発明の電子基板とその製造方法及び電子機器の製造方法の実施の形態を、図1ないし図10を参照して説明する。
[電気光学装置]
図1は本発明の電気光学装置の一実施形態である液晶表示装置を示す模式図である。
図示の液晶表示装置100は、液晶パネル110と、半導体装置121とを有する。また、必要に応じて、図示しない偏光板、反射シート、バックライト等の付帯部材が適宜に設けられる。
【0019】
液晶パネル110は、ガラスやプラスチックなどで構成される基板111及び112を備えている。基板111と基板112は対向配置され、図示しないシール材などによって相互に貼り合わされている。基板111と基板112の間には電気光学物質である液晶(不図示)が封入されている。基板111の内面上にはITO(Indium Tin Oxide)などの透明導電体で構成された電極111aが形成され、基板112の内面上には上記電極111aに対向配置される電極112aが形成されている。なお、電極111a及び電極112aは直交するように配置されている。そして、電極111a及び電極112aは基板張出部111Tに引き出され、その端部にはそれぞれ電極端子111bx及び電極端子111cxが形成されている。また、基板張出部111Tの端縁近傍には入力配線111dが形成され、その内端部にも端子111dxが形成されている。
【0020】
基板張出部111T上には、封止樹脂122を介して、半導体装置121が実装されている。この半導体装置121は、例えば液晶パネル110を駆動する液晶駆動用ICチップである。半導体装置121の下面には図示しない多数のバンプ電極が形成されており、これらのバンプは基板張出部111T上の端子111bx,111cx,111dxにそれぞれ導電接続される。
【0021】
また、入力配線111dの外端部に形成された入力端子111dyには、異方性導電膜124を介してフレキシブル配線基板123が実装されている。入力端子111dyは、フレキシブル配線基板123に設けられた図示しない配線にそれぞれ導電接続されている。そして、外部からフレキシブル配線基板123を介して制御信号、映像信号、電源電位などが入力端子111dyに供給され、半導体装置121において液晶駆動用の駆動信号が生成されて、液晶パネル110に供給されるようになっている。
【0022】
以上のように構成された本実施形態の液晶表示装置100によれば、半導体装置121を介して電極111aと電極112aとの間に適宜の電圧が印加されることにより、両電極111a,112aが対向配置される画素部分の液晶を再配向させて光を変調することができ、これによって液晶パネル110内の画素が配列された表示領域に所望の画像を形成することができる。
【0023】
図2は図1のH−H線における側面断面図であり、上記液晶表示装置100における半導体装置121の実装構造の説明図である。図2に示すように、半導体装置121の能動面(図示下面)には、IC側端子として複数のバンプ電極10が設けられ、その先端は上記基板111の端子111bx,111dxに直接導電接触している。バンプ電極10と端子111bx,111dxとの間の導電接触部分の周囲には、熱硬化性樹脂などで構成される硬化された封止樹脂122が充填されている。
【0024】
[半導体装置]
次に、半導体装置121の端子構造について説明する。図3は、端子が形成される半導体装置121の能動面側の構造を示す部分斜視図である。
半導体装置121は、例えば液晶表示装置の画素を駆動するICチップであり、その能動面側には薄膜トランジスタ等の複数の電子素子や各電子素子間を接続する配線等の電子回路(集積回路)が形成されている(いずれも不図示)。
【0025】
図3に示す半導体装置121では、基板Pの能動面121aの長辺に沿って複数の電極パッド24が整列配置されている。この電極パッド24は、上述した電子素子等から引き出されたものであり、電子回路の外部電極として機能するものである。また、能動面121aにおける電極パッド列24aの内側には、その電極パッド列24aに沿って直線状に連続する樹脂突起12が形成されている。さらに、各電極パッド24の表面から樹脂突起12の表面にかけて、各電極パッド24と樹脂突起12の頂部とを結ぶ配線パターン(金属配線)としての複数の導電膜20が形成されている。そして、コアとしての樹脂突起12と、樹脂突起12の表面に配設された各導電膜20とを含んでバンプ電極10が構成されている。なお、図3の例では、電極パッド列24aの内側に樹脂突起12を配置しているが、電極パッド列24aの外側に樹脂突起12を配置してもよい。
【0026】
図4は、バンプ電極10の要部構成を示す図であり、図4(a)はバンプ電極の周辺の平面拡大図、図4(b)は図4(a)のA−A線における側面断面図である。
図4に示すように、半導体装置121の能動面121aの周縁部には、Al等の導電性材料からなる複数の電極パッド24が配列形成されている。また、半導体装置121の能動面全体にSiN等の電気絶縁性材料からなる保護膜としてのパッシベーション膜26が形成されており、上述した各電極パッド24の表面に、パッシベーション膜26の開口部26aが形成されている。パッシベーション膜26上には、応力緩和性の高い、ポリイミドなどの有機樹脂膜が、開口部以外全表面もしくは一部に、更に形成されていても良い。
【0027】
そのパッシベーション膜26の表面であって、電極パッド列24aの内側には、樹脂突起12が形成されている。樹脂突起12は、半導体装置121の能動面121aから突出して形成され、略同一高さで直線状に延在しており、電極パッド列24aと平行に配設されている。この樹脂突起12は、ポリイミド樹脂やアクリル樹脂、フェノール樹脂、エポキシ樹脂、シリコーン樹脂、変性ポリイミド樹脂等の弾性を有する樹脂材料からなっており、例えばインクジェット法を用いて形成されている。樹脂突起12の断面形状は、図4(b)に示すような半円状や台形状等の弾性変形が容易な形状とすることが望ましい。こうすることで、相手側基板との当接時にバンプ電極10を容易に弾性変形させることが可能になり、相手側基板との導電接続の信頼性を向上させることができる。
【0028】
また、各電極パッド24の表面から樹脂突起12の表面を越えて、各電極パッド24と樹脂突起12の頂部とを結ぶ導電膜20が形成されている。この導電膜20は、電極パッド24と逆側の端部において、導電膜20と直交する方向に延びる導電膜(配線パターン)21によって、隣り合う導電膜20と接続された略U字状に形成されている。導電膜20、21は下層に配される導電膜(第1配線パターン)20a、21aと、導電膜20a、21a上に積層される導電膜(第2配線パターン)20b、21bとからなる二層配線構造を有している。
【0029】
本実施形態では、いずれもスパッタリングにより、導電膜20a、21aはTiWで厚さ3000〜7000Å(ここでは3000Å)に形成され、導電膜20b、21bは導電膜20a、21aよりも抵抗値が大きいAuで厚さ1000〜5000Å(ここでは1000Å)に形成されている。そして、導電膜21においては、導電膜21bの一部を除去して導電膜21aを露出させて形成した抵抗素子Rが設けられている。
使用される各々の導電膜の材質・膜組成および抵抗部の面積は、得たい抵抗値によって適宜変更することができる。以下本実施形態では、二層の導電膜構成について説明するが、詳細は後述するが、得たい抵抗値や温度特性に応じて三層以上の導電膜を組み合わせても構わない。また、導電膜の形成はスパッタリング以外にも、蒸着、メッキなど公知の手法を用いても構わない。
【0030】
先の図1に示すように、上記のバンプ電極10は、封止樹脂122を介して基板111上の端子111bxに熱圧着されている。封止樹脂122は熱硬化性樹脂であり、実装前においては未硬化状態若しくは半硬化状態となっている。封止樹脂122が未硬化状態であれば、実装前に半導体装置121の能動面(図示下面)又は基板111の表面に塗布すればよく、また、封止樹脂122が半硬化状態であれば、フィルム状若しくはシート状として、半導体装置121と基板111との間に介挿すればよい。封止樹脂122としてはエポキシ樹脂が一般的に用いられるが、他の樹脂でも同じ目的を達することができるものであれば良い。
【0031】
半導体装置121の実装は、図示しない加熱加圧ヘッドなどを用いて半導体装置121を基板111上に加熱しながら加圧して行う。このとき、封止樹脂122は初期において加熱によって軟化し、この軟化した樹脂を押し分けるようにしてバンプ電極10の頂部が端子111bxに導電接触する。そして、上記の加圧によって内部樹脂である樹脂突起12が押圧されて接触方向(図示上下方向)に弾性変形する。そして、この状態でさらに加熱を続けると封止樹脂122は架橋して熱硬化するので、加圧力を解放しても封止樹脂122によってバンプ電極10が端子111bxに導電接触しつつ弾性変形した状態に保持される。
【0032】
[半導体装置の製造方法]
次に、半導体装置の製造方法について、特に、上記バンプ電極10を形成する工程について説明する。
図5〜図7は、半導体装置121の製造方法の一例を示す工程図である。この製造工程は、パッシベーション膜26を形成する工程と、樹脂突起12を形成する工程と、導電膜20、21を形成する工程とを有している。本実施形態では、樹脂突起12をインクジェット法を用いて形成する。
【0033】
まず、図5(a)に示すように、図示しない半導体素子が形成された基板Pの能動面121a上にパッシベーション膜26を形成する。すなわち、成膜法によりSiOやSiN等のパッシベーション膜26を基板P上に形成した後に、フォトリソグラフィ法を用いたパターニングにより電極パッド24が露出する開口部26aを形成する。開口部26aの形成は、パッシベーション膜26上にスピンコート法、ディッピング法、スプレーコート法等によってレジスト層を形成し、さらに所定のパターンが形成されたマスクを用いてレジスト層に露光処理及び現像処理を施し、所定形状のレジストパターン(図示せず)を形成する。その後、このレジストパターンをマスクにして前記膜のエッチングを行って電極パッド24を露出させる開口部26aを形成し、剥離液等を用いてレジストパターンを除去する。ここで、エッチングにはドライエッチングを用いるのが好ましく、ドライエッチングとしては反応性イオンエッチング(RIE:Reactive Ion Etching)が好適に用いられる。エッチングとしてウェットエッチングを用いることもできる。
パッシベーション膜26上には、応力緩和性の高い、ポリイミドなどの有機樹脂膜を、開口部以外全表面もしくは一部に、更にフォトリソ法等を用いて形成しても良い。すなわち、以下手法で形成される抵抗素子Rは、有機樹脂膜(絶縁膜)上に形成されていても良い。
【0034】
次に、図5(b)に示すように、電極パッド24及びパッシベーション膜26が形成された基板Pの能動面121a上に、インクジェット法(液滴吐出方式)を用いて樹脂突起12を形成する。このインクジェット法は、液滴吐出ヘッドに設けられたノズルから1滴あたりの液量が制御された液滴状の樹脂材(液体材料)を吐出(滴下)するとともに、ノズルを基板Pに対向させ、さらにノズルと基板Pとを相対移動させることによって、基板P上に樹脂材の所望形状の膜パターンを形成する。そして、この膜パターンを熱処理することにより樹脂突起12を得る。
【0035】
ここで、液滴吐出ヘッドから複数の液滴を滴下して樹脂材の配置を行うことにより、樹脂材からなる膜の形状を任意に設定可能となるとともに、樹脂材の積層による樹脂突起12の厚膜化が可能となる。例えば、樹脂材を基板P上に配置する工程と、樹脂材を乾燥する工程とを繰り返すことにより、樹脂材の乾燥膜が積層されて樹脂突起12が確実に厚膜化される。また、液滴吐出ヘッドに設けられた複数のノズルから樹脂材を含む液滴を滴下することにより、樹脂材の配置量や配置のタイミングを部分ごとに制御することが可能である。
また、フォトリソ法等で樹脂突起12を形成し、硬化時に突起周辺をだらすことにより、所望の樹脂突起12形状を得ても良い。
【0036】
次に、図5(c)に示すように、電極パッド24の表面から樹脂突起12の表面にかけて、電極パッド24と樹脂突起12の頂部とを覆う金属配線としての導電膜20a、21aを形成する。この導電膜20a、21aは、ここではパターニングされたものではなく、ベタ膜として全面的に製膜される。
【0037】
続いて、図6(a)に示すように、スパッタリングによって導電膜20a、21a上に導電膜20b、21bを成膜する。この導電膜20b、21bも、パターニングされたものではなく、ベタ膜として全面的に製膜される。この後、パッシベーション膜26と同様に、フォトリソグラフィ法を用いたパターニングにより、図3及び図4に示した形状の導電膜20b、21bを形成する。
【0038】
具体的には、導電膜20b、21b上にスピンコート法、ディッピング法、スプレーコート法等によってレジスト層を形成し、さらに所定のパターンが形成されたマスクを用いてレジスト層に露光処理及び現像処理を施し、所定形状のレジストパターン(所定の配線パターン以外の領域が開口するパターン)を形成する。その後、このレジストパターンをマスクにして前記膜のエッチングを行って、所定の配線パ剥離液等を用いてレジストパターンを除去することにより、所定形状の導電膜20b、21bが得られる。
次に、パターニングされた導電膜20b、21bをマスクとして、エッチング処理を行うことにより、図6(b)に示すように、導電膜20a、21aが導電膜20b、21bと同一形状でパターニングされて二層に積層された導電膜20、21が形成される。
【0039】
続いて、抵抗素子Rを形成するために、図6(c)に示すように、導電膜20、21(導電膜20、21が形成されていない領域ではパッシベーション膜26)上に、上記と同様の方法によりレジスト層(樹脂材)22を形成する。
次いで、抵抗素子Rの形状に対応した開口を有するマスクを用いてレジスト層に露光処理及び現像処理を施し、図7に示すように、レジスト層22に開口部22aを形成する。そして、このレジスト層22をマスクとして導電膜21bのみを選択的にエッチングして除去し、導電膜21aを露出させる。このときのエッチング液としては、例えば塩化第二鉄や過硫酸アンモニウム等が用いられる。
そして、剥離液等を用いてレジスト層22を除去することにより、図4に示したように、導電膜21の中、抵抗値が高い抵抗素子Rが形成される。
【0040】
ここで、抵抗素子Rの材質や膜厚、面積は、要求される抵抗値に応じて設定される。
導電膜20a、21aを構成するTiWは、厚さ1000Åの場合、7×10−2Ω/μm程度であり、導電膜20b、21bを構成するAuは、厚さ3000Åの場合、2×10−4Ω/μm程度であり、抵抗素子Rに70Ωの抵抗値が要求される場合には、例えば幅10μm、長さ100μmで導電膜20b、21bを除去して抵抗素子Rを形成すればよい。このとき、下層に位置する導電膜20a、21aは、上層に位置する導電膜20b、21bよりも抵抗が大きいため、より大きな抵抗値を容易に得ることができる。
上記の導電膜の厚さ、もしくは抵抗素子Rの面積を変更することで、例えば終端抵抗値として一般的に採用される、50Ωの抵抗素子Rは、容易に形成することができる。
【0041】
また、上記のレジスト層22を形成した際には、レジスト層22(より詳細には開口部22a)と基板P(より詳細には配線された導電膜21)との位置合わせ誤差が生じるため、所定の抵抗値を有する抵抗素子Rを形成できない可能性がある。例えば、レジスト層22を形成した際に生じた位置すれにより、レジストが抵抗素子形成領域を覆った場合には、抵抗素子形成領域に導電膜21bが残留するため、形成された抵抗素子Rの抵抗値が変動することになる。
【0042】
そのため、本実施形態では、マスクとしてのレジスト層22と基板Pとの位置合わせ誤差に基づく大きさで開口部22aを形成する。
具体的には、想定される最大位置ずれ量をΔEとすると、図8に示すように、開口部22aの大きさ(長さLX、LY)は、二点鎖線で示す設計上で形成すべき開口部22aの大きさ(長さLDX、LDY)に対して下式で設定される。
LX=LDX+2×ΔE …(1)
LY=LDY+2×ΔE …(2)
このように設定された開口部22aにより抵抗素子Rを形成することで、所定の抵抗値を得ることができる。
【0043】
この後、図4(b)に二点鎖線で示すように、抵抗素子Rをソルダーレジスト等の樹脂材で覆うことにより保護膜23を形成する。これにより、抵抗素子Rの耐湿性等が向上する。この保護膜23は、少なくとも抵抗素子Rを覆うように形成することが好ましく、例えばフォトリソグラフィ法や液滴吐出方式、印刷法、ディスペンス法等を用いることにより形成できる。
【0044】
以上説明したように、本実施の形態では、マスクであるレジスト層22と基板Pとの位置合わせ誤差に基づいて、開口部22aを大きく形成しているので、基板Pに対する位置合わせ精度の低いレジスト層22をマスクとして用いた場合でも、所定面積の抵抗素子Rを容易に形成することが可能になり、高精度で所望の抵抗値を得ることができる。
また、本実施形態では、二層構造の導電膜21のうちの導電膜21bを除去することにより容易に抵抗素子Rを形成することができ、特に下層に位置する導電膜21aが上層の導電膜21bよりも大きな抵抗を有しているので、より大きな抵抗値を容易に得ることが可能である。
なお、三層以上の構造も同様である。
【0045】
[電子機器]
次に、上述した電気光学装置又は半導体装置を備えた電子機器について説明する。
図9は、本発明に係る電子機器の一例を示す斜視図である。この図に示す携帯電話1300は、上述した電気光学装置を小サイズの表示部1301として備え、複数の操作ボタン1302、受話口1303、及び送話口1304を備えて構成されている。
上述した電気光学装置は、上記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、液晶テレビ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等々の画像表示手段として好適に用いることができ、いずれの場合にも抵抗値が高精度に確保されて品質に優れた電子機器を提供することができる。
【0046】
以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
【0047】
例えば、上記実施形態では、電極膜21に抵抗素子Rを形成する構成としたが、これに限定されるものではなく、電極膜20に抵抗素子を形成する構成であってもよい。また、上記実施形態では、隣り合う導電膜20が導電膜21で接続される構成としたが、これに限られるものではなく、外部接続端子となる再配置配線の一部に抵抗素子が設けられる構成としてもよい。
【0048】
また、上記実施形態では、二層構造の電極膜21のうちの一層を除去することにより、抵抗素子Rを形成する構成としたが、これに限定されるものではなく、一層構造の電極膜や三層以上の電極膜であっても適用可能である。例えば、一層構造の電極膜であれば、例えばエッチング時間を調整することにより、厚さを調整して所望の抵抗値とすればよい。また三層構造の電極膜としては、例えばスパッタリングによりTiw−Cuを形成した後に、メッキによりCuを積層した構成とすることができ、Cuメッキによる電極膜を除去してスパッタリングによるTiw−Cuで抵抗素子を形成したり、Cu(スパッタリング)−Cu(メッキ)の電極膜を除去して、Tiwの電極膜のみで抵抗素子を形成することも可能である。
【0049】
さらに、二層構造の電極膜であっても、上層の導電膜21bを厚さ方向に一部残し、残った導電膜21b及び下層の導電膜21aにより抵抗素子を形成してもよく、さらに導電膜21bを除去した後に、導電膜21aに対してもエッチング処理を施し、より薄い導電膜21aにより、より高い抵抗値を有する抵抗素子を形成する構成としてもよい。いずれの場合でも、所望の抵抗値に応じて導電膜を部分的に除去することにより、当該抵抗値を有する抵抗素子を容易に形成することが可能である。
【0050】
さらに、抵抗素子を形成する方法としては、厚さ方向を除去する場合に限定されるものではなく、図10(a)に示すように、九十九折り状に屈曲した電極膜により、長さが大きく抵抗の大きい抵抗素子や、図10(b)に示すように、抵抗の大きな縮径部を有する抵抗素子としてもよい。
【0051】
また、上記実施形態で示した導電膜(抵抗素子)の材料は一例であり、その他にも例えば、Ag、Ni、Pd、Al、Cr、Ti、W、NiV等、または鉛フリーはんだ等の導電性材料等を用いることができる。この場合でも、複数の材料を用いて積層構造の導電膜を形成する際には、下層に位置する導電膜が上層に位置する導電膜よりも抵抗値が大きくなるように材料を選択することが好ましい。
材料の選択と組み合わせによっては、単なる得たい抵抗値を得られるばかりではなく、例えば、各材料が持つ抵抗−温度特性に着目し、それらを適宜組み合わせることで、得たい抵抗−温度特性を得ることもできる。
また、上述した導電膜20、21も本実施形態ではスパッタリングやメッキ法を用いて形成されているが、インクジェット法を用いてもよい。
【0052】
さらに、上記実施形態では、レジスト層22をマスクとして用いる構成としたが、これに限定されず、例えばドライフィルム等のフィルム材をマスクとして用いてもよい。
この場合、抵抗素子の大きさに対応する開口部を予めフィルム材に形成し、このフィルム材を、導電膜20、21が成膜された基板Pに貼付すればよい。このときの開口部の大きさは、上述した式(1)、(2)で設定されるLX、LYとすればよい。
【0053】
また、上記実施形態では、電子基板が半導体素子を有してなる半導体装置の例を用いたが、本発明に係る電子基板としては、必ずしも半導体素子が設けられている必要はなく、例えば半導体チップ等の外部デバイスの搭載領域(能動領域)に外部デバイスが搭載されていない非搭載状態のシリコン基板も含まれる。この場合、本発明に係る電子基板が、例えば半導体素子を有する回路基板等に、バンプ電極10を介して接続された構成であってもよい。
【図面の簡単な説明】
【0054】
【図1】電気光学装置の一実施形態である液晶表示装置を示す模式図である。
【図2】液晶表示装置における半導体装置の実装構造の説明図である。
【図3】半導体装置の斜視図である。
【図4】同、半導体装置の端子部分を拡大して示す図である。
【図5】同、半導体装置の製造方法を説明するための工程図である。
【図6】同、半導体装置の製造方法を説明するための工程図である。
【図7】同、半導体装置の製造方法を説明するための工程図である。
【図8】マスクの開口部の大きさを説明するための図である。
【図9】電子機器の一例を示す斜視図である。
【図10】抵抗素子の変形例を示す平面図である。
【符号の説明】
【0055】
P…基板、 R…抵抗素子、 20、21…導電膜(配線パターン)、 20a、21a…導電膜(第1配線パターン)、 20b、21b…導電膜(第2配線パターン)、 22…レジスト層(マスク、樹脂材)、 23…保護膜、 100…液晶表示装置(電気光学装置)、 1300…携帯電話(電子機器)




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013