米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> セイコーエプソン株式会社

発明の名称 積層基板の製造方法、積層型半導体装置、及び電子機器
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−12790(P2007−12790A)
公開日 平成19年1月18日(2007.1.18)
出願番号 特願2005−190102(P2005−190102)
出願日 平成17年6月29日(2005.6.29)
代理人 【識別番号】100107836
【弁理士】
【氏名又は名称】西 和哉
発明者 西山 佳秀 / 黒沢 弘文
要約 課題
信頼性の高い上下導通接続が可能な積層基板の製造方法を提供する。

解決手段
本発明の製造方法は、隙間形成用の絶縁部材65を第1基板20及び第2基板30の少なくとも一方に配置する工程と、第1基板20の電極21と第2基板30の貫通孔32とを位置合わせし、絶縁部材65を間に挟んで第1基板20上に第2基板30を配置する工程と、第2基板30の貫通孔32の内部にインクジェット法を用いて金属粒子を含むインクを充填する工程とを有する。インク充填時において、絶縁部材65が、第1基板20上でのインクの広がりを堰き止める。
特許請求の範囲
【請求項1】
電極が形成された第1基板と貫通孔が形成された第2基板とを含む積層基板の製造方法であって、
隙間形成用の絶縁部材を前記第1基板及び前記第2基板の少なくとも一方に配置する工程と、
前記第1基板の電極と前記第2基板の貫通孔とを位置合わせし、前記絶縁部材を間に挟んで前記第1基板上に前記第2基板を配置する工程と、
前記第2基板の貫通孔の内部にインクジェット法を用いて金属粒子を含むインクを充填する工程と、を有してなり、
前記絶縁部材が、前記第1基板上での前記インクの広がりを堰き止めることを特徴とする積層基板の製造方法。
【請求項2】
前記絶縁部材が、前記第1基板の電極または前記第2基板の貫通孔を囲む形状からなることを特徴とする請求項1に記載の積層基板の製造方法。
【請求項3】
前記絶縁部材に、前記インクの充填時におけるガス抜き用の開口が設けられていることを特徴とする請求項2に記載の積層基板の製造方法。
【請求項4】
前記絶縁部材が、ラビリング構造を有することを特徴とする請求項3に記載の積層基板の製造方法。
【請求項5】
前記絶縁部材の配置に、インクジェット法またはフォトリソグラフィ法を用いることを特徴とする請求項1から請求項4のいずれかに記載の積層基板の製造方法。
【請求項6】
前記第2基板の貫通孔への前記インクの充填時に、前記第2基板の貫通孔の内部に配置されたインクを乾燥させる工程と、前記インクの乾燥膜上にさらに前記インクを配置する工程とを繰り返すことを特徴とする請求項1から請求項5のいずれかに記載の積層基板の製造方法。
【請求項7】
前記積層基板は、貫通孔が形成された第3基板をさらに含み、
隙間形成用の別の前記絶縁部材を前記第2基板及び前記第3基板の少なくとも一方に配置する工程と、
前記第2基板の貫通孔と前記第3基板の貫通孔とを位置合わせし、前記絶縁部材を間に挟んで前記第2基板上に前記第3基板を配置する工程と、
前記第3基板の貫通孔の内部にインクジェット法を用いて金属粒子を含むインクを充填する工程と、をさらに有してなり、
前記絶縁部材が、前記第2基板上での前記インクの広がりを堰き止めることを特徴とする請求項1から請求項6のいずれかに記載の積層基板の製造方法。
【請求項8】
前記積層基板が、電極が形成された第4基板をさらに含み、
隙間形成用の前記絶縁部材を前記第3基板に配置する工程と、
前記第3基板の貫通孔と前記第4基板の電極とを位置合わせし、前記絶縁部材を間に挟んで前記第3基板上に前記第4基板を配置する工程と、をさらに有してなり、
前記絶縁部材が、前記第3基板上での前記インクの広がりを堰き止めることを特徴とする請求項7に記載の積層基板の製造方法。
【請求項9】
前記第3基板の貫通孔への前記インクの充填時に、前記第3基板の貫通孔から盛り上がった形状を有する前記インクの乾燥膜を形成することを特徴とする請求項8に記載の積層基板の製造方法。
【請求項10】
前記金属粒子として、金、銀、銅の少なくとも1つを用いることを特徴とする請求項1から請求項9のいずれかに記載の積層基板の製造方法。
【請求項11】
金属粒子を含む前記インクを焼成する工程を、1つの基板の積層ごとに行うことを特徴とする請求項1から請求項10のいずれかに記載の積層基板の製造方法。
【請求項12】
金属粒子を含む前記インクを焼成する工程を、複数の基板の積層後にまとめて行うことを特徴とする請求項1から請求項10のいずれかに記載の積層基板の製造方法。
【請求項13】
前記第2基板が半導体チップであることを特徴とする請求項1から請求項12のいずれかに記載の積層基板の製造方法。
【請求項14】
前記絶縁部材の配置を、ウエハの状態で行うことを特徴とする請求項13に記載の積層基板の製造方法。
【請求項15】
請求項1から請求項14のいずれかに記載の方法を用いて製造されたことを特徴とする積層型半導体装置。
【請求項16】
請求項15に記載の積層型半導体装置を備えることを特徴とする電子機器。
【請求項17】
電極を有する支持基板と、
貫通孔を有しかつ前記支持基板上に配置された第1半導体チップと、
前記第1半導体チップの貫通孔の内部に形成され、前記支持基板の電極に電気的に接続された貫通電極と、
前記支持基板と前記第1半導体チップとの間に挟まれ、前記支持基板の電極または前記第1半導体チップの貫通孔を囲む形状からなるスペーサと、を含むことを特徴とする積層型半導体装置。
【請求項18】
前記スペーサが、前記支持基板及び前記第1半導体チップに密接するとともに、側部に開口が設けられていることを特徴とする請求項17に記載の積層型半導体装置。
【請求項19】
前記スペーサが、ラビリング構造を有することを特徴とする請求項18に記載の積層型半導体装置。
【請求項20】
貫通孔を有しかつ前記第1半導体チップ上に配置された第2半導体チップと、
前記第2半導体チップの貫通孔の内部に形成され、前記第1半導体チップの貫通電極と電気的に接続された貫通電極と、
前記第1半導体チップと前記第2半導体チップとの間に挟まれ、前記第1半導体チップの貫通孔または前記第2半導体チップの貫通孔を囲む形状からなるスペーサと、をさらに含むことを特徴とする請求項17から請求項19のいずれかに記載の積層型半導体装置。
【請求項21】
電極を有しかつ前記第2半導体チップ上に配置された第3半導体チップと、
前記第2半導体チップと前記第3半導体チップとの間に挟まれ、前記第2半導体チップの貫通孔または前記第3半導体チップの電極を囲む形状からなる別のスペーサと、をさらに含むことを特徴とする請求項20に記載の積層型半導体装置。
発明の詳細な説明
【技術分野】
【0001】
本発明は、積層基板の製造方法、積層型半導体装置、及び電子機器に関する。
【背景技術】
【0002】
携帯電話機、ノート型パーソナルコンピュータ、PDA(Personal data assistance)等の携帯性を有する電子機器の分野においては、機器の小型化・軽量化が進んでいる。これに伴って、上記電子機器に内蔵される配線基板への半導体部品等の高密度実装化が進められている。そして、1つのパッケージ内に複数の半導体チップを厚さ方向に積層した積層型半導体装置が用いられている(例えば、特許文献1参照)。
【特許文献1】特開2000−277689号公報
【発明の開示】
【発明が解決しようとする課題】
【0003】
こうした積層型半導体装置においては、上下導通用の貫通電極を端子電極に直接当接させることで、実装密度の向上が図られている。こうした貫通電極の形成は、基板に形成した貫通孔の内部にメッキ法により金属材を充填することにより行っている。しかしながら、貫通孔の形状によってはメッキの充填性が不十分になるとともに、メッキ法にて形成した貫通電極は終端面が凹状となり、端子電極との接触不良が生じやすい。
【0004】
本発明は、信頼性の高い上下導通接続が可能な積層基板の製造方法、積層型半導体装置、及び電子機器を提供することを目的とする。
【課題を解決するための手段】
【0005】
本発明の積層基板の製造方法は、電極が形成された第1基板と貫通孔が形成された第2基板とを含む積層基板の製造方法であって、隙間形成用の絶縁部材を前記第1基板及び前記第2基板の少なくとも一方に配置する工程と、前記第1基板の電極と前記第2基板の貫通孔とを位置合わせし、前記絶縁部材を間に挟んで前記第1基板上に前記第2基板を配置する工程と、前記第2基板の貫通孔の内部にインクジェット法を用いて金属粒子を含むインクを充填する工程と、を有してなり、前記絶縁部材が、前記第1基板上での前記インクの広がりを堰き止めることを特徴とする。
【0006】
このような方法によれば、第2基板の貫通孔に金属インクを充填することによって第1基板の電極に対して確実に接続された貫通電極が形成される。すなわち、第1基板と第2基板との隙間の大きさに関係なく、第1基板の電極上に貫通電極の形成材料である液状の金属インクが確実に配置され、その結果、金属インクから形成された貫通電極が第1基板上の電極と確実に接する。なお、絶縁部材のダム効果により、液体材料を用いた貫通電極の形成が可能となる。また、インクジェット法を用いることにより、微細な孔の内部へのインクの配置が比較的容易であり、また、形成される貫通電極は中実であるので断線の可能性が低い。したがって、この製造方法により、信頼性の高い上下導通接続が可能となる。さらに、この方法によれば、貫通電極の形成にインクジェット法を用いることにより、メッキ工程が不要になるなど、工程の簡素化が図られる。
【0007】
また、本発明の積層基板の製造方法は、前記絶縁部材が、前記第1基板の電極または前記第2基板の貫通孔を囲む形状からなるのが好ましい。
このような方法によれば、絶縁部材の上記形状により、インクの広がりが確実に防止される。
【0008】
また、本発明の積層基板の製造方法は、前記絶縁部材に、前記インクの充填時におけるガス抜き用の開口が設けられているのが好ましい。
このような方法によれば、ガス抜き用の開口により、貫通孔の内部へのインクの充填性が向上する。
【0009】
また、本発明の積層基板の製造方法は、前記絶縁部材が、ラビリング構造を有するのが好ましい。
このような方法によれば、ラビリング構造を有する絶縁部材によって、インクの広がりを堰き止めつつ、上記ガス抜きを行うことができる。
【0010】
また、本発明の積層基板の製造方法は、前記絶縁部材の配置に、インクジェット法またはフォトリソグラフィ法を用いることが好ましい。
このような方法によれば、インクジェット法またはフォトリソグラフィ法を用いることにより、絶縁部材を所望の微細パターン形状に形成することが可能となる。また、インクジェット法を用いることにより、絶縁部材を形成する工程の簡素化が図られる。
【0011】
また、本発明の積層基板の製造方法は、前記第2基板の貫通孔への前記インクの充填時に、前記第2基板の貫通孔の内部に配置されたインクを乾燥させる工程と、前記インクの乾燥膜上にさらに前記インクを配置する工程とを繰り返すのが好ましい。
この方法によれば、液体材料を用いて所望の膜厚を有する貫通電極を確実に形成することができる。
【0012】
また、本発明の積層基板の製造方法は、前記積層基板は、貫通孔が形成された第3基板をさらに含み、隙間形成用の別の前記絶縁部材を前記第2基板及び前記第3基板の少なくとも一方に配置する工程と、前記第2基板の貫通孔と前記第3基板の貫通孔とを位置合わせし、前記絶縁部材を間に挟んで前記第2基板上に前記第3基板を配置する工程と、前記第3基板の貫通孔の内部にインクジェット法を用いて金属粒子を含むインクを充填する工程と、をさらに有してなり、前記絶縁部材が、前記第2基板上での前記インクの広がりを堰き止めるのが好ましい。
この方法によれば、信頼性の高い上下導通接続によって第2基板上にさらに、貫通孔を有する第3基板を積層することができる。
【0013】
また、本発明の積層基板の製造方法は、前記積層基板が、電極が形成された第4基板をさらに含み、隙間形成用の前記絶縁部材を前記第3基板に配置する工程と、前記第3基板の貫通孔と前記第4基板の電極とを位置合わせし、前記絶縁部材を間に挟んで前記第3基板上に前記第4基板を配置する工程と、をさらに有してなり、前記絶縁部材が、前記第3基板上での前記インクの広がりを堰き止めるのが好ましい。
この方法によれば、信頼性の高い上下導通接続によって第3基板上にさらに、電極を有する第4基板を積層することができる。
【0014】
また、本発明の積層基板の製造方法は、前記第3基板の貫通孔への前記インクの充填時に、前記第3基板の貫通孔から盛り上がった形状を有する前記インクの乾燥膜を形成するのが好ましい。
この方法によれば、金属インクから形成された貫通電極が第3基板上の電極と確実に接する。
【0015】
また、本発明の積層基板の製造方法は、前記金属粒子として、金、銀、銅の少なくとも1つを用いるのが好ましい。
【0016】
また、本発明の積層基板の製造方法は、金属粒子を含む前記インクを焼成する工程を、1つの基板の積層ごとに行うことが好ましく、あるいは、金属粒子を含む前記インクを焼成する工程を、複数の基板の積層後にまとめて行うことが好ましい。
【0017】
また、本発明の積層基板の製造方法は、前記第2基板が半導体チップであるのが好ましい。
この方法によれば、半導体チップが積層された積層型半導体装置を製造することができる。
【0018】
また、本発明の積層基板の製造方法は、前記絶縁部材の配置を、ウエハの状態で行うのが好ましい。
この方法によれば、絶縁部材の配置に係る処理能力の向上を図ることができる。
【0019】
本発明の積層型半導体装置は、上記の本発明の製造方法を用いて製造されたことを特徴とする。
本発明の電子機器は、上記の本発明の積層型半導体装置を備えることを特徴とする。
本発明の積層型半導体装置及び電子機器によれば、積層基板における上下導通の信頼性が高く、品質の向上が図られる。
【0020】
本発明の積層型半導体装置は、電極を有する支持基板と、貫通孔を有しかつ前記支持基板上に配置された第1半導体チップと、前記第1半導体チップの貫通孔の内部に形成され、前記支持基板の電極に電気的に接続された貫通電極と、前記支持基板と前記第1半導体チップとの間に挟まれ、前記支持基板の電極または前記第1半導体チップの貫通孔を囲む形状からなるスペーサと、を含むことを特徴とする。
【0021】
このような半導体装置によれば、その製造過程において、支持基板とチップとの間に挟まれるスペーサをダムとして利用することにより、液体材料を用いた貫通電極の形成が可能となる。そのため、上下導通接続の信頼性の向上が図られる。
【0022】
また、本発明の積層型半導体装置は、前記スペーサが、前記支持基板及び前記第1半導体チップに密接するとともに、側部に開口が設けられているのが好ましい。
【0023】
また、本発明の積層型半導体装置は、前記スペーサが、ラビリング構造を有するのが好ましい。
【0024】
また、本発明の積層型半導体装置は、貫通孔を有しかつ前記第1半導体チップ上に配置された第2半導体チップと、前記第2半導体チップの貫通孔の内部に形成され、前記第1半導体チップの貫通電極と電気的に接続された貫通電極と、前記第1半導体チップと前記第2半導体チップとの間に挟まれ、前記第1半導体チップの貫通孔または前記第2半導体チップの貫通孔を囲む形状からなるスペーサと、をさらに含むのが好ましい。
【0025】
また、本発明の積層型半導体装置は、電極を有しかつ前記第2半導体チップ上に配置された第3半導体チップと、前記第2半導体チップと前記第3半導体チップとの間に挟まれ、前記第2半導体チップの貫通孔または前記第3半導体チップの電極を囲む形状からなる別のスペーサと、をさらに含むのが好ましい。
【発明を実施するための最良の形態】
【0026】
以下、本発明について図面を参照して説明する。
図1は、本発明に係る積層型半導体基板の一例を模式的に示す断面図である。
【0027】
(積層型半導体装置)
図1に示すように、半導体装置10は、支持基板としてのインターポーザ基板20と、このインターポーザ基板20上に積層された複数の半導体(第1半導体チップ30、第2半導体チップ40、第3半導体チップ50)と、上下導通用の貫通電極60とを備えて構成されている。
【0028】
インターポーザ基板20の一面には、電極21が形成されている。第1半導体チップ30及び第2半導体チップ40は、シリコンからなる基材に設けられた貫通孔32,42と、貫通孔32,42の内壁を覆うように形成されたリーク防止用の絶縁膜33,43とを有している。半導体チップ30,40の貫通孔32,42は、インターポーザ基板20の電極21と位置合わせされており、この貫通孔32,42の内部に貫通電極60が形成されている。第3半導体チップ50の一面には電極51が形成されており、この電極51は、インターポーザ基板20の電極21と対向配置されている。そして、インターポーザ基板20の電極21と第3半導体チップ50の電極51とが、貫通電極60を介して電気的に接続されている。
【0029】
インターポーザ基板20と第1半導体チップ30との間には、絶縁部材からなるスペーサ65が挟まれている。このスペーサ65は、インターポーザ基板20及び第1半導体チップ30に密接し、インターポーザ基板20の電極21及び第1半導体チップ30の貫通孔32を囲む形状からなる。さらにこのスペーサ65は、インターポーザ基板20と第1半導体チップ30との隙間を確保する機能に加え、後述するように、貫通電極60の形成時における形成材料の広がりを堰き止める機能を有する。
【0030】
図2は、スペーサ65の構成例を示す斜視図である。
図2に示すように、スペーサ65は、インターポーザ基板の電極21及び第1半導体チップの貫通孔32を囲む形状を有するとともに、側部に開口72,73が設けられている。
【0031】
具体的には、スペーサ65は、一辺が開放された矩形枠状の2つの部材75,76が組み合わされた構成からなる。すなわち、部材75は、コの字状に形成され、直線状の基部75cの両端から垂直に延びかつ互いに平行な平行部75a,75bを含む。同様に、部材76は、コの字状に形成され、直線状の基部76cの両端から垂直に延びかつ互いに平行な平行部76a,76bを含む。そして、部分的に重なるように、部材75と部材76とが対向配置されている。本例では、部材75の平行部75a,75bに比べて部材76の平行部76a,76bの幅が広く、平行部75a,75bの外側に平行部76a,76bが配されている。そして、平行部75aと平行部76aとの間、及び平行部75bと平行部76bとの間に、部材75,76によって囲われた内側領域と外側領域とを連通する開口72,73が形成されている。
【0032】
さらに、部材75の平行部75a,75bと部材76の平行部76a,76bとは、インターポーザ基板の電極21及び第1半導体チップの貫通孔32の周囲のほぼ全体を囲むように配されている。そのため、開口72を形成する平行部75aと平行部76aとの隙間部分、及び開口73を形成する平行部75bと平行部76bとの隙間部分は、内側の平行部75a,75bによってインターポーザ基板の電極21及び第1半導体チップの貫通孔32に対して隠れており、それらの隙間部分の内側の開放端は電極21及び貫通孔32とは異なる方向(電極21及び貫通孔32の中心を始点とする放射方向とは異なる方向)を向いている。このように、スペーサ65は、開口72,73を有しかつ、囲み内部から外部への液体の移動を抑制するラビリング構造を有している。
【0033】
図3、図4、及び図5は、スペーサ65の構成の他の例を示している。
図3のスペーサ65は、図2と同様に、一辺が開放された矩形枠状の2つの部材75,76が組み合わされた構成からなる。本例では、部材75の平行部75a,75bの幅と部材76の平行部76a,76bの幅とがほぼ同じであり、互い違いに部分的に重なるように、部材75と部材76とが対向配置されている。すなわち、部材75の一方の平行部75aが部材76の一方の平行部76aの内側に配され、部材75の他方の平行部75bが部材76の他方の平行部76bの外側に配されている。そして、平行部75aと平行部76aとの間、及び平行部75bと平行部76bとの間に、部材75,76によって囲われた内側領域と外側領域とを連通する開口72,73が形成されている。
【0034】
図4のスペーサ65は、一部が開放された円環状の2つの部材81,82が組み合わされた構成からなる。すなわち、部材81,82は、Cの字状に形成され、部材81に比べて部材82の径が大きい。さらに、各部材81,82の開放部81a,82aが互いに反対方向を向いた状態で、部材82の内側に部材81が配されている。そして、部材81と部材82との間に、囲み領域の内外を連通する開口84,85が形成されている。
さらに、部材81,82は、インターポーザ基板の電極21及び第1半導体チップの貫通孔32の周囲のほぼ全体を囲むように配されている。そのため、開口84,85を形成している部材81と82との隙間部分は、内側の部材81によって電極21及び貫通孔32に対して隠れており、それらの隙間部分の内側の開放端は電極21及び貫通孔32とは異なる方向(電極21及び貫通孔32の中心を始点とする放射方向とは異なる方向)を向いている。このように、本例においても、スペーサ65は、開口84,85を有しかつ、囲み内部から外部への液体の移動を抑制するラビリング構造を有している。
【0035】
図5のスペーサ65は、略半円状の4つの部材91,92,93,94が組み合わされた構成からなる。具体的には、2つの部材91,92が同一の大きさを有し、他の2つの部材93,94がそれよりも大きい同一の大きさを有している。部材91と92とは、全体で円を形成するように同一周上に互いに隙間95,96を空けて並べて配される。同様に、部材93と94とは、部材91,92の外側で全体で円を形成するように同一周上に互いに隙間97,98を空けて並べて配される。部材91,92の隙間95,96と、部材93,94の隙間97,98とは、周方向の位置(回転角度)をずらして配される(本例では90°)。本例では、内側の部材91,92の隙間95,96は、インターポーザ基板の電極21及び第1半導体チップの貫通孔32を向いているものの、外側の部材93,94の隙間97,98は、内側の部材91,92によって電極21及び貫通孔32に対して隠れている。このように、本例においても、スペーサ65は、隙間97,98からなる開口を有しかつ、囲み内部から外部への液体の移動を抑制するラビリング構造を有している。
【0036】
スペーサ65の形成材料としては、電気的絶縁性の高いものが好ましく用いられ、また、基板あるいはチップとの密接性を高めるために弾性を有する樹脂材が好ましく用いられる。樹脂材としては、例えば、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、アクリル樹脂、オレフィン樹脂、メラミン樹脂の他、シリコーン変性エポキシ樹脂、ベンゾシクロブテン(BCB;benzocyclobutene)、ポリベンゾオキサゾール(PBO;polybenzoxazole)等があげられる。樹脂材に限らず、シリカなどの無機物を含む材料も用いることもできる。
【0037】
なお、本発明において、スペーサ65(絶縁部材)の構成する部材の数や形状は上記の例に限定されない。
【0038】
図1に戻り、第1半導体チップ30と第2半導体チップ40との間には、絶縁部材からなる別のスペーサ66が挟まれている。このスペーサ66は、スペーサ65と同様に、第1半導体チップ30及び第2半導体チップ40に密接し、第1半導体チップ30の貫通孔32及び第2半導体チップ40の貫通孔42を囲む形状からなる。さらにこのスペーサ66は、第1半導体チップ30と第2半導体チップ40との隙間を確保する機能に加え、後述するように、貫通電極60の形成時における形成材料の広がりを堰き止める機能を有する。
【0039】
さらに、第2半導体チップ40と第3半導体チップ50との間には、絶縁部材からなる別のスペーサ67が挟まれている。このスペーサ67は、スペーサ65,66と同様に、第1半導体チップ30及び第2半導体チップ40に密接し、第1半導体チップ30の貫通孔32及び第2半導体チップ40の貫通孔42を囲む形状からなる。さらにこのスペーサ67は、第2半導体チップ40と第3半導体チップ50との隙間を確保する機能に加え、後述するように、貫通電極60の形成時における形成材料の広がりを堰き止める機能を有する。なお、このスペーサ67に関しては、先の図2に示した開口72,73を必ずしも設ける必要はなく、少なくとも第2半導体チップ40の貫通孔42を囲む形状を有していればよい。
【0040】
(積層基板の製造方法)
次に、上記の半導体装置10の製造方法の一例について説明する。
図6(A)〜(D)、図7(A)〜(D)は、半導体装置10の製造方法の一例を示す図である。
【0041】
まず、図6(A)に示すように、電極21が形成されたインターポーザ基板20上にフォトリソグラフィ法あるいはインクジェット法を用いて絶縁部材からなるスペーサ65を形成する。前述したように、スペーサ65の形成材料としては、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、アクリル樹脂、オレフィン樹脂、メラミン樹脂の他、シリコーン変性エポキシ樹脂、ベンゾシクロブテン、ポリベンゾオキサゾール等の樹脂材を用いることができる。フォトリソグラフィ法では、スペーサ65の形成材料を、基板20の全面に塗布し、その塗布膜を露光並びに現像処理等を経て所望の形状(例えば、図2に示す形状)にパターニングする。インクジェット法では、スペーサ65の形成材料65aを、吐出ヘッドから液滴状に吐出することにより、基板20上に所望のパターン形状を有する膜(例えば、図2に示す形状)を描画形成する。インクジェット法におけるパターン形成は、例えば、所定の間隔を持つ格子状のビットマップ上に描画パターンを作製し、その描画パターンに基づいて吐出ヘッドの位置を制御することにより行う。なお、スペーサ65の材料膜が形成された後、必要に応じて、パターン膜を、光あるいは熱処理により硬化させる。
【0042】
次に、図6(B)に示すように、インターポーザ基板20上に、第1半導体チップ30を搭載する。第1半導体チップ30には、貫通孔32が形成されており、さらにこの貫通孔32の内壁を覆うように絶縁膜33が形成されている。この第1半導体チップ30の貫通孔32は、例えば、フォトリソグラフィ法やレーザ光の照射により形成することができる。絶縁膜33は、例えば、フォトリソグラフィ法やインクジェット法を用いて形成することができる。
【0043】
ここで、図8(a)に示すように、インクジェット法を用いた絶縁膜33の形成は、貫通孔32の周辺部位(縁部分)を狙って絶縁膜33の形成材料からなる液滴33aを吐出することにより行う。さらに、図8(c)に示すように、貫通孔32の周辺部位(縁部分)の全周にわたって液滴33aを着弾させる。これにより、図8(b)に示すように、絶縁膜33の形成材料が、第1半導体チップ30の貫通孔32の内壁全体、及び貫通孔32の端部における周辺部位に塗布され、貫通孔32の内壁を覆う絶縁膜33が形成される。
【0044】
図6(B)に戻り、第1半導体チップ30上には、絶縁部材からなるスペーサ66が形成されている。この第1半導体チップ30上のスペーサ66も、インターポーザ基板20上のスペーサ65と同様に、フォトリソグラフィ法あるいはインクジェット法を用いて形成することができる。
【0045】
また、第1半導体チップ30の搭載時には、第1半導体チップ30の貫通孔32が、インターポーザ基板20の電極21上に配置されるように、インターポーザ基板20に対して第1半導体チップ30が位置合わせされる。そして、インターポーザ基板20上に形成されたスペーサ65を間に挟んでインターポーザ基板20上に第1半導体チップ30が配置される。このとき、スペーサ65によってインターポーザ基板20及び第1半導体チップ30の接続面における凹凸が積層に与える影響が回避される。なお、必要に応じて、インターポーザ基板20と第1半導体チップ30とを接合するための接合材が、インターポーザ基板20と第1半導体チップ30との間に配設される。
【0046】
第1半導体チップ30における、上記の貫通孔32、絶縁膜33、及びスペーサ66の各形成処理工程は、図9に示すように、切断前のウエハWの状態で行うことができる。すなわち、複数の半導体チップに分割される前の1つのウエハWに対して上記処理を行う。この場合、分割された複数の半導体チップのそれぞれに対して上記処理を行う場合に比べて、処理能力の向上を図ることができる。ウエハWは、上記の貫通孔32、絶縁膜33、及びスペーサ66が形成された後、複数の半導体チップに分割される。そして、その分割された各半導体チップがインターポーザ基板上に搭載される。
【0047】
次に、図6(C)に示すように、第1半導体チップ30の貫通孔32の内部に、インクジェット法を用いて、貫通電極60(図1参照)の形成材料である金属粒子を含むインク60aを充填配置する。インクジェット法を用いることにより、微細な孔の内部へのインクの配置が比較的容易である。なお、金属インク60aの配置に先立って、第1半導体チップ30の貫通孔32及びその周辺部位あるいはスペーサ66に撥液化処理あるいは親液化処理を行ってもよい。
【0048】
金属インク60aとしては、金、銀、銅、パラジウム、ニッケル等の金属微粒子を、分散液に分散させてなるものが用いられる。金属粒子については、その分散性を向上させるため、表面に有機物などをコーティングして用いることもできる。金属粒子の表面にコーティングするコーティング材としては、例えば立体障害や静電反発を誘発するようなポリマーが挙げられる。使用する分散液としては、前記の金属粒子を分散できるもので、凝集を起こさないものであれば特に限定されないが、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、n−ヘプタン、n−オクタン、デカン、テトラデカン、デカリン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、又はエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、1,2−ジメトキシエタン、ビス(2−メトキシエチル)エーテル、p−ジオキサンなどのエーテル系化合物、更にプロピレンカーボネート、γ−ブチロラクトン、N−メチル−2−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を挙げることができる。これらのうち、微粒子の分散性と分散液の安定性、また、インクジェット法への適用のし易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、更に好ましい分散液としては水、炭化水素系化合物を挙げることができる。これらの分散液は、単独でも、あるいは2種以上の混合物としても使用できる。
【0049】
ここで、本例では、金属インクの充填時において、インターポーザ基板20と第1半導体チップ30との間に配置されたスペーサ65によって、インターポーザ基板20上でのインクの広がりが堰き止められる。すなわち、スペーサ65が壁となって、インクがスペーサ65の内側に留まる。そして、このようなスペーサ65のダム効果により、金属インクの所望以外の場所への付着が防止され、それに伴うショートの発生が防止される。
【0050】
さらに、スペーサ65には開口72,73(図2参照)が形成されているから、この開口を介して貫通孔32内部のガスが適宜排出される。そして、このようなガス抜きにより、インク充填に伴う貫通孔32内部のガス圧の上昇が防止され、貫通孔32の内部にインクが良好に充填される。なお、スペーサ65がラビリング構造を有しており、囲み内部から外部への液体の移動が抑制されているので、上記開口を介したインクの流出は回避される。
【0051】
また、本例では、金属インクの充填時において、第1半導体チップ30上に配置されたスペーサ66によって、第1半導体チップ30上でのインクの広がりが堰き止められる。すなわち、貫通孔32の上部からインクが溢れることがあっても、スペーサ66が壁となって、インクがスペーサ66の内側に留まる。そして、このようなスペーサ66のダム効果により、金属インクの所望以外の場所への付着が防止され、それに伴うショートの発生が防止される。
【0052】
次に、図6(D)に示すように、金属インクの分散媒の除去のため、必要に応じて、乾燥処理を行う。乾燥処理は、例えばホットプレート、電気炉などによる加熱処理によって行うことができる。この加熱は窒素ガス雰囲気下など、必ずしも大気中で行う必要はない。また、この乾燥処理は、ランプアニールによって行うこともできる。ランプアニールに使用する光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、YAGレーザ、アルゴンレーザ、炭酸ガスレーザ、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArClなどのエキシマレーザなどを使用することができる。この乾燥処理により、第1半導体チップ30の貫通孔32の内部に金属インクの乾燥膜60bが形成される。
【0053】
図10(A)〜(D)に示すように、上記の金属インクの充填処理と乾燥処理とを複数回にわたって繰り返し行ってもよい。すなわち、まず、図10(A)に示すように、インクジェット法を用いて、第1半導体チップ30の貫通孔32の内部に金属インク60aを配置する。続いて、図10(B)に示すように、その貫通孔32の内部に配置された金属インク60aを乾燥し、乾燥膜60b1を形成する。続いて、図10(C)に示すように、金属インクの乾燥膜60b1上にさらに金属インク60aを配置する。そして、図10(D)に示すように、乾燥膜60b1上の金属インク60aを乾燥し、先の乾燥膜60b1上に重ねて乾燥膜60b2を形成する。上記の充填処理と乾燥処理との繰り返しの回数は2回に限らず、3回以上でもよい。複数回にわたって金属インクの充填処理と乾燥処理とを繰り返すことにより、所望の膜厚及び密度を有する膜(導電膜)を確実に形成することができる。
【0054】
次に、図7(A)に示すように、第1半導体チップ30上に、第2半導体チップ40を搭載する。第1半導体チップ30と同様に、第2半導体チップ40には、貫通孔42が形成されており、さらにこの貫通孔42の内壁を覆うように絶縁膜43が形成されている。第2半導体チップ40の搭載時には、第2半導体チップ40の貫通孔42が、第1半導体チップ30の貫通孔32上に配置されるように、第1半導体チップ30に対して第2半導体チップ40が位置合わせされる。そして、第1半導体チップ30上に形成されたスペーサ66を間に挟んで第1半導体チップ30上に第2半導体チップ40が配置される。このとき、スペーサ66によって第1半導体チップ30及び第2半導体チップ40の接続面における凹凸が積層に与える影響が回避される。なお、必要に応じて、第1半導体チップ30と第2半導体チップ40とを接合するための接合材が、第1半導体チップ30と第2半導体チップ40との間に配設される。
【0055】
次に、図7(B)に示すように、第2半導体チップ40の貫通孔42の内部に、インクジェット法を用いて、貫通電極60(図1参照)の形成材料である金属粒子を含むインク60cを充填配置する。金属インク60cとしては、第1半導体チップ30のときと同様のものを用いることができる。なお、金属インク60cの配置に先立って、第2半導体チップ40の貫通孔42及びその周辺部位あるいはスペーサ67に撥液化処理あるいは親液化処理を行ってもよい。
【0056】
この金属インクの充填時においても、先のインク充填時と同様に、第1半導体チップ30と第2半導体チップ40との間に配置されたスペーサ66によって、第1半導体チップ30上でのインクの広がりが堰き止められる。すなわち、スペーサ66が壁となって、インクがスペーサ66の内側に留まる。そして、このようなスペーサ66のダム効果により、金属インクの所望以外の場所への付着が防止され、それに伴うショートの発生が防止される。さらに、スペーサ66に形成された開口によるガス抜き効果も、先のインク充填時と同様である。
【0057】
また、先のインク充填時と同様に、第2半導体チップ40上に配置されたスペーサ67によって、第2半導体チップ40上でのインクの広がりが堰き止められる。すなわち、貫通孔42の上部からインクが溢れることがあっても、スペーサ67が壁となって、インクがスペーサ67の内側に留まる。そして、このようなスペーサ67のダム効果により、金属インクの所望以外の場所への付着が防止され、それに伴うショートの発生が防止される。
【0058】
次に、図7(C)に示すように、金属インクの分散媒の除去のため、必要に応じて、乾燥処理を行う。この乾燥処理は、第1半導体チップ30のときと同様に、例えばホットプレート、電気炉などによる加熱処理、ランプアニール等によって行うことができる。この乾燥処理により、第2半導体チップ40の貫通孔42の内部に金属インクの乾燥膜60dが形成される。なお、この乾燥膜60dの形成に関しても、先の図10(A)〜(D)に示した方法と同様に、金属インクの充填処理と乾燥処理とを複数回にわたって繰り返し行ってもよい。
【0059】
ここで、この乾燥膜60dは、第2半導体チップ40の貫通孔42から盛り上がった形状に形成される。これは、次に説明する第3半導体チップ50の搭載時に第3半導体チップ50の電極51と上記乾燥膜60dとが接するようにするためである(図7(D)参照)。盛り上がった形状の乾燥膜60dは、貫通孔42への金属インクの充填時において、金属インクの配置量を多くすることにより形成することができる。本例では、先の図7(B)に示したように、スペーサ67によって、第2半導体チップ40上でのインクの広がりが堰き止められるから、貫通孔42の上部において許容される金属インクの配置量が多い。
【0060】
次に、図7(D)に示すように、第2半導体チップ40上に、第3半導体チップ50を搭載する。この搭載時には、第3半導体チップ50の電極51が、第2半導体チップ40の貫通孔42上に配置されるように、第2半導体チップ40に対して第3半導体チップ50が位置合わせされる。そして、第2半導体チップ40上に形成されたスペーサ67を間に挟んで第2半導体チップ40上に第3半導体チップ50が配置され、盛り上がった形状を有する乾燥膜60dと、第3半導体チップ50の電極51とが接する。このとき、必要に応じて、第2半導体チップ40に対して第3半導体チップ50を押接させるための加圧処理がなされる。また、スペーサ67によって第2半導体チップ40及び第3半導体チップ50の接続面における凹凸が積層に与える影響が回避される。なお、必要に応じて、第2半導体チップ40と第3半導体チップ50とを接合するための接合材が、第2半導体チップ40と第3半導体チップ50との間に配設される。
【0061】
さらに、金属インクの乾燥膜60b,60dに対する焼成処理として、熱処理及び/又は光処理が施される。金属インクの乾燥膜は、微粒子間の電気的接触を向上させるために、分散媒を完全に除去する必要があり、また、液中での分散性を向上させるために有機物などのコーティング剤が導電性微粒子の表面にコーティングされている場合には、このコーティング剤も除去する必要がある。焼成処理は通常大気中で行われるが、必要に応じて、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行うこともできる。焼成処理の処理温度は、分散媒の沸点(蒸気圧)、雰囲気ガスの種類や圧力、微粒子の分散性や酸化性等の熱的挙動、コーティング剤の有無や量、基材の耐熱温度などを考慮して適宜決定される。なお、この焼成処理は、1つの基板の積層ごとに行ってもよく、複数の基板の積層後にまとめて行ってもよい。すなわち、金属インクの乾燥膜60bと乾燥膜60dとを別々に焼成してもよく、乾燥膜60bと乾燥膜60dとをまとめて焼成してもよい。焼成工程により、乾燥膜における金属粒子間の電気的接触が確保され、乾燥膜が導電性膜に変換される。そして、インターポーザ基板20の電極21と第3半導体チップ50の電極51とを電気的に接続する上下導通用の貫通電極60が形成される。
【0062】
以上の工程により、インターポーザ基板20上に3つの半導体チップ20,30,40が積層された積層型半導体装置10が完成する。
【0063】
本例の製造方法では、液状の金属インクを直接にインターポーザ基板20上の電極21上に配置して貫通電極60を形成するから、インターポーザ基板20上の電極21と貫通電極60とを確実に当接させることができる。すなわち、上記金属インクの直接配置により、インターポーザ基板20と第1半導体チップ30との隙間のバラツキに対する許容範囲が広く、インターポーザ基板20の電極21上に貫通電極60の形成材料が確実に配置され、その結果、インターポーザ基板20上の電極21に対して確実に接続された貫通電極60を形成することができる。
【0064】
また、金属インクを積み重ねて形成した貫通電極60は中実であるので密構造であり断線の可能性が低い。したがって、本例の製造方法により製造された半導体装置10は、上下導通接続の信頼性が高いものとなる。さらに、本例の製造方法では、貫通電極60の形成にインクジェット法を用いることにより、メッキ工程が不要になるなど、工程の簡素化が図られる。
【0065】
なお、本例では、インターポーザ基板20と第1半導体チップ30との間に配されるスペーサ65をインターポーザ基板20に形成したが、スペーサ65は、第1半導体チップ30に形成してもよく、インターポーザ基板20と第1半導体チップ30との双方に形成してもよい。同様に、本例では、第1半導体チップ30と第2半導体チップ40との間に配されるスペーサ66を第1半導体チップ30に形成したが、スペーサ66は、第2半導体チップ40に形成してもよく、第2半導体チップ40と第3半導体チップ50との双方に形成してもよい。
【0066】
また、本発明の積層型半導体装置は、インターポーザ基板20上に、3つの半導体チップを搭載した4層構造に限らず、2層、3層、5層以上の構造にも好ましく適用することができる。
【0067】
また、本発明の積層基板は、半導体装置に限定されず、多層回路配線基板など、電子機器に用いられる様々な積層基板に適用可能である。
【0068】
(電子機器)
図11は、本発明に係る電子機器の一例を示す斜視図である。
この図に示す携帯電話1300は、表示部1301、複数の操作ボタン1302、受話口1303、及び送話口1304を備えるとともに、筐体内では本発明の積層型半導体装置により高密度実装が実現されている。
【0069】
本発明の積層型半導体装置は、上記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、映像モニタ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等々の電子機器にも好適に用いることができる。このような電子機器は、信頼性に優れたものとなる。
【0070】
以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【図面の簡単な説明】
【0071】
【図1】本発明に係る積層型半導体基板を模式的に示す断面図。
【図2】スペーサ(絶縁部材)の構成例を示す斜視図。
【図3】スペーサ(絶縁部材)の構成の他の例を示す図。
【図4】スペーサ(絶縁部材)の構成の他の例を示す図。
【図5】スペーサ(絶縁部材)の構成の他の例を示す図。
【図6】(A)〜(D)は半導体装置の製造方法の一例を示す図。
【図7】(A)〜(D)は半導体装置の製造方法の一例を示す図。
【図8】貫通孔に対するインクジェット法を用いた絶縁膜の形成方法を説明するための図。
【図9】ウエハに対して所定の処理を行う様子を示す図。
【図10】(A)〜(D)は金属インクの充填処理と乾燥処理とを複数回にわたって繰り返し行う方法を示す図。
【図11】電子機器の一例を示す斜視構成図。
【符号の説明】
【0072】
10…半導体装置、20…インターポーザ基板(第1基板)、21,51…電極、30…第1半導体チップ(第2基板)、32,42…貫通孔、33,43…絶縁膜、40…第2半導体チップ(第3基板)、50…第3半導体チップ(第4基板)、60…貫通電極、65,66,67…スペーサ(絶縁部材)、72,73…開口。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013