米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> セイコーエプソン株式会社

発明の名称 半導体装置、半導体装置の製造方法、電気光学装置及び電子機器
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−12672(P2007−12672A)
公開日 平成19年1月18日(2007.1.18)
出願番号 特願2005−188063(P2005−188063)
出願日 平成17年6月28日(2005.6.28)
代理人 【識別番号】100079108
【弁理士】
【氏名又は名称】稲葉 良幸
発明者 湯田坂 一夫
要約 課題
電気的特性の良い半導体装置を得る。

解決手段
下地絶縁膜102上に対向して形成されたソース/ドレイン領域103、ソース/ドレイン領域103の間にチャネル部を形成し、一部がソース/ドレイン領域103上に重なる半導体膜104、半導体膜104上にゲート絶縁膜105を介して形成されたゲート電極106を備える。ゲート電極106の幅は半導体膜104の幅よりも大きく、半導体膜104は、ソース/ドレイン領域103に重なる部分の膜厚がソース領域とドレイン領域の間の膜厚よりも薄い。また、ソース/ドレイン領域103は、ゲート電極106とオーバラップする部分において、チャネル部中央に向かって厚みが漸次薄くなる。
特許請求の範囲
【請求項1】
基板上に形成されたソース領域およびドレイン領域と、
前記ソース領域と前記ドレイン領域の間にチャネル部を形成し、一部が前記ソース領域および前記ドレイン領域上に重なる半導体膜と、
前記半導体膜上に絶縁膜を介して形成されたゲート電極を備え、
前記ゲート電極は、前記ソース領域および前記ドレイン領域とオーバラップする部分を有し、
前記半導体膜は、前記ソース領域および前記ドレイン領域に重なる部分の膜厚が前記ソース領域と前記ドレイン領域の間の膜厚よりも薄い半導体装置。
【請求項2】
前記ゲート電極の幅は前記半導体膜の幅よりも大きい請求項1記載の半導体装置。
【請求項3】
前記ソース領域および前記ドレイン領域は、前記ゲート電極とオーバラップする部分において、前記チャネル部中央に向かって厚みが漸次薄くなる請求項1または請求項2記載の半導体装置。
【請求項4】
基板上に、ソース領域およびドレイン領域を形成する第1の工程と、
前記ソース領域と前記ドレイン領域の間に、一部が前記ソース領域および前記ドレイン領域上に重なり、前記ソース領域および前記ドレイン領域に重なる部分の膜厚が前記ソース領域と前記ドレイン領域の間の膜厚よりも薄い半導体膜を形成する第2の工程と、
前記半導体膜上に絶縁膜を介して、前記ソース領域および前記ドレイン領域と一部がオーバラップするゲート電極を形成する第3の工程を有する半導体装置の製造方法。
【請求項5】
前記第1の工程では、前記ソース領域および前記ドレイン領域が前記ゲート電極とオーバラップする部分において、前記ソース領域および前記ドレイン領域の形状が前記チャネル部に向かって漸次厚みが薄くなるように形成する請求項4記載の半導体装置の製造方法。
【請求項6】
前記第2の工程では、前記ソース領域と前記ドレイン領域の間に、液滴吐出法により半導体膜を形成する請求項4または請求項5記載の半導体装置の製造方法。
【請求項7】
前記第1の工程では、液滴吐出法を用いて前記基板上に導電型不純物を含む液体材料を配置する工程と、前記基板上に配置した前記液体材料から溶媒を除去し、前記ソース領域および前記ドレイン領域とを形成する工程と、を有し、
前記ソース領域および前記ドレイン領域は前記チャネル部に向かって漸次厚みが薄くなった形状を有する請求項5記載の半導体装置の製造方法。
【請求項8】
請求項1から請求項3のうちのいずれか1項記載の半導体装置を備えることを特徴とする電気光学装置。
【請求項9】
請求項1から請求項3のうちのいずれか1項記載の半導体装置を備えることを特徴とする電子機器。

発明の詳細な説明
【技術分野】
【0001】
本発明は、半導体装置、半導体装置の製造方法、電気光学装置及び電子機器に関するものである。
【背景技術】
【0002】
正スタガ構造のTFT(Thin Film Transistor)は、ゲート電極が上部に位置するスタガ型TFTである。
正スタガ構造のTFTについては、例えば、特許文献1〜3等に開示されている。スタガ型TFTは、イオン打ち込み法を用いることなくTFTを製造できるなどの利点がある。
【0003】
【特許文献1】特開平02−060167号公報
【特許文献2】特開平06−013405号公報
【特許文献3】特開平06−029319号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
電気的特性の良いTFTを得るためには、キャリアが効率よくソースからドレインへ流れるようにする必要がある。ここで、スタガ構造のTFTにおいては、キャリアはチャネル領域を形成するシリコン膜の表面から数nm程度のところを流れる。よって、キャリアの移動の効率を高めるためには、この特性を加味する必要がある。
また、チャネル領域長が短い場合、チャネル領域の下部にマイノリティキャリアが溜まることによりキンク効果が発生し、TFTの電気的特性に影響を及ぼす。
【0005】
本発明の目的は、電気的特性の良い半導体装置、半導体装置の製造方法、電気光学装置及び電子機器を得ることである。
【課題を解決するための手段】
【0006】
本発明の半導体装置は、基板上に形成されたソース領域およびドレイン領域と、上記ソース領域と上記ドレイン領域の間にチャネル部を形成し、一部が上記ソース領域および上記ドレイン領域上に重なる半導体膜と、上記半導体膜上に絶縁膜を介して形成されたゲート電極を備え、上記ゲート電極は、上記ソース領域および上記ドレイン領域とオーバラップする部分を有し、上記半導体膜は、上記ソース領域および上記ドレイン領域に重なる部分の膜厚が上記ソース領域と上記ドレイン領域の間の膜厚よりも薄いものである。
正スタガ構造では、キャリアは、チャネル領域を形成するシリコン膜の表面から数nm程度のところを流れる。したがって、半導体膜の膜厚がソースおよびドレイン領域上で薄くなっていると、ゲート電極の電界効果によって形成されるチャネルと、ソース、ドレイン領域が近接するため、キャリアが効率よくソースからチャネル領域へ、またチャネル領域からドレインへ流れる。よって、電気的特性を高めることができる。
【0007】
また、上記ゲート電極の幅を上記半導体膜の幅よりも大きくすることにより、ゲート電極による電界効果が上記半導体膜の終端まで及び、チャネル領域を有効に形成できるため、キャリアの流れの効率をよくすることができる。
【0008】
また、上記ソース領域および上記ドレイン領域は、上記ゲート電極とオーバラップする部分において、上記チャネル部中央に向かって厚みが漸次薄くなる。
これにより、チャネル部の下方にマイノリティキャリアが溜まっても、ソース領域がマイノリティキャリアが溜まる領域近傍まで延在しているため、マイノリティキャリアがソース領域に流れやすく、従ってキンク効果が発生しにくくなる。
【0009】
本発明に係る半導体装置は、電気光学装置や電子機器に適用することができる。ここで、電気光学装置とは、例えば、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、EL素子等を備えた装置であって、上記半導体装置を駆動回路等に適用した装置をいう。また、電子機器とは、本発明に係る半導体装置を備えた一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備える。その構成に特に限定は無いが、例えばICカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、DSP装置、PDA、電子手帳、電光掲示板、宣伝広告用ディスプレイ等が含まれる。
【0010】
本発明の半導体装置の製造方法は、基板上に、ソース領域およびドレイン領域を形成する第1の工程と、上記ソース領域と上記ドレイン領域の間に、一部が上記ソース領域および上記ドレイン領域上に重なり、上記ソース領域および上記ドレイン領域に重なる部分の膜厚が上記ソース領域と上記ドレイン領域の間の膜厚よりも薄い半導体膜を形成する第2の工程と、上記半導体膜上に絶縁膜を介して、上記ソース領域および上記ドレイン領域と一部がオーバラップするゲート電極を形成する第3の工程を有する。
正スタガ構造では、キャリアは、チャネル領域を形成するシリコン膜の表面から数nm程度のところを流れる。したがって、半導体膜の膜厚がソースおよびドレイン領域上で薄くなっていると、ゲート電極の電界効果によって形成されるチャネルと、ソース、ドレイン領域が近接するため、キャリアが効率よくソースからチャネル領域へ、またチャネル領域からドレインへ流れる。よって、電気的特性を高めることができる。
【0011】
また、上記第1の工程では、上記ソース領域および上記ドレイン領域が上記ゲート電極とオーバラップする部分において、上記ソース領域および上記ドレイン領域の形状が上記チャネル部中央に向かって漸次厚みが薄くなるように形成する。
これにより、チャネル部の下方にマイノリティキャリアが溜まっても、ソース領域がマイノリティキャリアが溜まる領域近傍まで延在しているため、マイノリティキャリアがソース領域に流れやすく、従ってキンク効果が発生しにくくなる。
【0012】
また、上記第2の工程では、上記ソース領域と上記ドレイン領域の間に、液滴吐出法により半導体膜を形成する。
これにより、ソース領域およびドレイン領域に重なる部分の膜厚がチャネル部の膜厚よりも厚い半導体膜を容易に形成することができる。
【0013】
また、上記第1の工程では、液滴吐出法を用いて上記基板上に導電型不純物を含む液体材料を配置する工程と、上記基板上に配置した上記液体材料から溶媒を除去し、上記ソース領域および上記ドレイン領域を形成する工程とを有し、上記ソース領域および上記ドレイン領域は上記チャネル部に向かって漸次厚みが薄くなった形状を有するようにする。
これにより、チャネル部中央に向かって漸次厚みが薄くなる形状のソース領域およびドレイン領域を容易に形成することができる。
【発明を実施するための最良の形態】
【0014】
以下、本発明の実施例について図面を参照して説明する。
実施例1.
図1は、本発明による半導体装置100の構造を模式的に示した断面図である。
半導体装置100は、例えば正スタガ型のTFTを有するものである。図に示すように、ガラス基板101上に、下地絶縁膜(絶縁体層)102を介してソース/ドレイン領域103が形成され、その上に半導体膜104が形成されている。半導体膜104の上には、ゲート絶縁膜105を介してゲート電極106が形成されている。なお、ソース/ドレイン領域103は、一対のうちのどちらか片方がソース、他方がドレインである。
【0015】
ソース/ドレイン領域103とゲート電極106は、一部がゲート絶縁膜105を介して重複するように形成されている。また、ゲート電極106の幅(Wg)は半導体膜104の幅(Ws)よりも大きく形成されている。 半導体膜104は、端部がソース/ドレイン領域103に重なっており、その重なった領域の膜厚は、ソース/ドレイン領域103の間の領域の膜厚よりも薄くなっている。
【0016】
TFTのソースからドレインへ流れるキャリアは、半導体膜104の表面から数nmの位置を流れる。TFTにおいては、半導体膜104の終端部付近はソース/ドレイン領域103の上に形成され、且つ膜厚が薄くなっているので、ソースからチャネル、チャネルからドレインへの移動が効率よく行われ、TFTの電気的特性が向上する。
【0017】
また、TFTでは、ゲート電極106の幅(Wg)は半導体膜104の幅(Ws)よりも大きく形成されているため、ゲート電極106の電界効果によってチャネル領域が効率的に形成される。
【0018】
次に、半導体装置100の製造工程について図2(A)〜図2(E)を用いて説明する。
まず、図2(A)に示すように、ガラス基板101上に下地絶縁膜102を形成する。下地絶縁膜102は、ガラス基板101からの不純物が上層に拡散するのを防止するために設けるものである。具体的には、例えばCVD(Chemical Vapor Deposition)法やスパッタ法、塗布法等を用いてシリコン酸化膜(SiO2)やシリコン窒化膜を形成する。
【0019】
次に、図2(B)に示すように、下地絶縁膜102上に、ソース/ドレイン領域103を形成する。ソース/ドレイン領域103は、金属微粒子から形成される導電膜でもよく、シリコン膜にリン原子またはボロン原子等を含む導電型不純物を導入した導電膜でもよい。この導電膜は、例えば、CVD法を用いてシリコン膜を基板全面に体積したあと、リン原子やボロン原子を注入して導電性の膜にし、その後フォトリソグラフィ法を用いて所定の形にパターニングすることで形成される。
また、インクジェット法などの液滴吐出法を用いて、例えば金属微粒子を含有する分散液を所定の位置に吐出し、分散媒を除去し、焼成することで導電膜を形成することができる。この吐出する液体は金属微粒子を含有する分散液に限られず、導電型不純物を含みシリコン化合物を溶解した溶液であってもよい。
【0020】
次に、図2(C)に示すように、ソースとドレインの間に半導体膜104を形成する。ここでは、インクジェット法を用いて形成する。液体シリコン材料をインクジェット法によってソースとドレインの間の領域に吐出する。この時、半導体膜104の周縁部がソースとドレインに重なるようにする。
【0021】
また、予めFAS膜等の撥液性の膜を形成することにより、半導体膜104の形成領域を区画しておき、その上から液体シリコン材料をインクジェット法によって吐出してもよい。吐出された液体シリコン材料は、撥液性の膜が形成されていない領域に配置されるので、区画した領域内に半導体膜104を形成することができる。
【0022】
インクジェット法により形成された半導体膜104の表面は、図に示すように、中心から周縁部に向かって次第に高さが低くなる形状を有する。このように、半導体膜104は、ソース/ドレイン領域103に重なる領域の膜厚がソース/ドレイン領域103の間の領域の膜厚よりも薄くなるように形成される。
【0023】
次に、図2(D)に示すように、半導体膜104の上にゲート絶縁膜105を形成する。具体的には、例えばCVD法やスパッタ法、塗布法等を用いてシリコン酸化膜(SiO2)を形成する。
【0024】
最後に、図2(E)に示すように、ゲート絶縁膜105上にAlやAg、Cuなどの金属を含むゲート電極形成用の液体材料を適当量塗布し、乾燥・焼成等することによりゲート電極106を形成する。ゲート絶縁膜105の幅は、半導体膜104の幅よりも大きくなるように形成する。
【0025】
実施例2.
図3は、本発明による半導体装置200の構造を模式的に示した断面図である。実施例1と異なる点は、ソース/ドレイン領域の形状である。ここでは、ソース/ドレイン領域203は、半導体膜104と重なっている領域において、半導体膜104が形成するチャネル部の中央に向かって次第に厚みが薄くなっていく形状になっている。
【0026】
チャネル部の長さが短い場合ソース・ドレイン間の電界が強くなり、ドレイン側で加速されたキャリアのインパクトイオン化作用によりホールと電子が形成され、このうちのマイノリティキャリアがチャネル部の下部に溜まってチャネル部の電位を上昇させ、この結果デバイスの電流電圧特性にキンク効果が発生することがある。
【0027】
半導体装置200が有するTFTにおいては、ソース領域がマイノリティキャリアの溜まるチャネル部の領域近傍に延在しているため、溜まったマイノリティキャリアはソースに流れやすく、従ってマイノリティキャリアはあまり蓄積しない。よって、キンク効果の発生を押さえることができる。
【0028】
次に、図4(A)〜図4(E)を用いて、半導体装置200の製造工程について説明する。
図4(B)に示す下地絶縁膜102上に、ソース/ドレイン領域103を形成する工程以外は、図2に示す実施例1の工程と同様であるため、ここでは、図4(B)の工程についてのみ説明する。
【0029】
ここでは、例えば、下地絶縁膜102上に、インクジェット法を用いてソース/ドレイン領域103を形成してもよい。この場合、導電型不純物を含んだ液体シリコン材料をインクジェット法によって下地絶縁膜102上に吐出する。
【0030】
インクジェット法により形成された導電型不純物を含んだシリコン膜は、中心から周縁部に向かって次第に高さが低くなる形状を有する。よって、インクジェット法を用いることにより、ソース/ドレイン領域103を中央に向かって次第に厚みが薄くなっていくような形状に形成することができる。
【0031】
また、予めFAS膜等の撥液性の膜を形成することにより、ソース/ドレイン領域103の形成領域を区画しておき、その上から導電型不純物を含んだ液体シリコン材料をインクジェット法によって吐出してもよい。吐出された不純物を含んだ液体シリコン材料は、撥液性の膜が形成されていない領域に配置されるので、区画した領域内にソースおよびドレインを形成することができる。
【0032】
また他の方法としては、CVD法等によりシリコン膜を形成し、リン原子またはボロン原子等を含む導電型不純物を導入して導電膜を形成後、フォトリソグラフィ法を用いて所定の形にパターニングする。この時、図に示すように、チャネル部の中央に向かって次第に厚みが薄くなっていくような形状にエッチングを施す。
【0033】
電気光学装置
図5は、本発明による電気光学装置の例である有機EL装置10の回路図である。各画素領域に形成された画素回路は、電界発光効果により発光可能な発光層OELD、それを駆動するための制御回路を構成するTFT11〜14などを備えて構成される。一方、駆動回路領域に形成された各駆動回路15、16は、上記構成を有する複数のTFT(図示略)を備えて構成されている。駆動回路15からは、走査線Vsel及び発光制御線Vgpが対応する各画素回路に供給され、駆動回路16からは、データ線Idataおよび電源線Vddが対応する各画素回路に供給されている。走査線Vselとデータ線Idataとを制御することにより、対応する各発光部OELDによる発光が制御可能になっている。なお、上記駆動回路は、発光要素に電界発光素子を使用する場合の回路の一例であり、他の回路構成も可能である。
【0034】
電子機器
図6は、本発明による電子機器の例を示した図である。
図6(A)は、本発明の製造方法によって製造される携帯電話であり、当該携帯電話330は、電気光学装置(表示パネル)10、アンテナ部331、音声出力部332、音声入力部333及び操作部334を備えている。本発明は、例えば表示パネル10における画素回路及び駆動回路を構成する半導体装置の製造に適用される。
【0035】
図6(B)は、本発明の製造方法によって製造されるビデオカメラであり、当該ビデオカメラ340は、電気光学装置(表示パネル)10、受像部341、操作部342及び音声入力部343を備えている。本発明は、例えば表示パネル10における画素回路及び駆動回路を構成する半導体装置の製造に適用される。
【0036】
図6(C)は、本発明の製造方法によって製造される携帯型パーソナルコンピュータの例であり、当該コンピュータ350は、電気光学装置(表示パネル)10、カメラ部351及び操作部352を備えている。本発明は、例えば表示パネル10を構成する半導体装置の製造に適用される。
【0037】
図6(D)は、本発明の製造方法によって製造されるヘッドマウントディスプレイの例であり、当該ヘッドマウントディスプレイ360は、電気光学装置(表示パネル)10、バンド部361及び光学系収納部362を備えている。本発明は、例えば表示パネル10を構成する半導体装置の製造に適用される。
【0038】
上記例に限らず本発明は、あらゆる電子デバイスの製造等に適用可能である。例えば、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、DSP装置、PDA、電子手帳、電光掲示盤、宣伝公告用ディスプレイ、ICカードなどにも適用することができる。なお、本発明は上述した各実施形態に限定されることなく、本発明の要旨の範囲内で種々に変形、変更実施が可能である。また、上述した実施形態では、回路素子の一例としてTFT(薄膜トランジスタ)を例示したが、他の回路素子に適用しても良いのはもちろんである。
【図面の簡単な説明】
【0039】
【図1】本発明によるTFTの構造を模式的に示した断面図である。
【図2】図2(A)〜図2(E)は、本発明によるTFTの製造工程を示した図である。
【図3】本発明によるTFTの他の例の構造を模式的に示した断面図である。
【図4】図4(A)〜図4(E)は、本発明によるTFTの他の例の製造工程を示した図である。
【図5】本発明による電気光学装置の例である有機EL装置の回路図である。
【図6】図6(A)〜図6(D)は、本発明による電子機器の例を示した図である。
【符号の説明】
【0040】
100,200 半導体装置、101 ガラス基板、102 下地絶縁膜、103,203 ソース/ドレイン領域、104 半導体膜、105 ゲート絶縁膜、106 ゲート電極






 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013