米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> セイコーエプソン株式会社

発明の名称 平衡信号処理装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−6063(P2007−6063A)
公開日 平成19年1月11日(2007.1.11)
出願番号 特願2005−182963(P2005−182963)
出願日 平成17年6月23日(2005.6.23)
代理人 【識別番号】100095728
【弁理士】
【氏名又は名称】上柳 雅誉
発明者 林 克彦
要約 課題
小型・薄型化を図りつつ、位相差特性を維持したまま平衡信号を伝送できるようにする。

解決手段
非平衡信号P1を平衡信号P2に変換するバラン2を半導体チップ1に内蔵し、バラン2を構成するためのライン電極を半導体チップ1に設けられた配線層にて形成するとともに、平衡信号が伝播される周波数帯において実質的に略λ/4波長の共振器を配線層に形成する。
特許請求の範囲
【請求項1】
平衡信号を処理する半導体チップと、
前記半導体チップに搭載され、非平衡信号を平衡信号に変換する変換部とを備えることを特徴とする平衡信号処理装置。
【請求項2】
前記変換部は、前記半導体チップの配線層に形成された導体パターンからなることを特徴とする請求項1記載の平衡信号処理装置。
【請求項3】
前記変換部は、前記平衡信号が伝播される周波数帯において実質的に略λ/4波長の共振器を含むことを特徴とする請求項1または2記載の平衡信号処理装置。
【請求項4】
前記変換部の前段または後段に接続されたインピーダンス変換部をさらに備えることを特徴とする請求項1から3のいずれか1項記載の平衡信号処理装置。
【請求項5】
非平衡信号が入力される第1ライン電極と、
一端が接地され、前記第1ライン電極と電磁結合するように並列に配置された第2ライン電極と、
一端が接地され、他端が前記第1ライン電極に接続され、前記第1ラインを伝播する周波数帯において実質的に略λ/4波長の共振器を構成する第3ライン電極とを備えることを特徴とする平衡信号処理装置。
【請求項6】
前記第1から第3ライン電極は同一平面上に配置されていることを特徴とする請求項5記載の平衡信号処理装置。
【請求項7】
前記第1および第2ライン電極は絶縁層を介して互いに重なるように配置されていることを特徴とする請求項6記載の平衡信号処理装置。
【請求項8】
前記第1から第3ライン電極は渦巻き形状を持つことを特徴とする請求項7記載の平衡信号処理装置。

発明の詳細な説明
【技術分野】
【0001】
本発明は平衡信号処理装置に関し、特に、マイクロ波領域における非平衡信号を平衡信号に変換するバランに適用して好適なものである。
【背景技術】
【0002】
高周波信号を扱う高周波回路では、高周波信号のアイソレーション特性や耐ノイズ性を向上させたり、トランジスタ回路のバリエーション性に対応できるようにするために、非平衡信号を平衡信号に変換することが行われている。非平衡信号を平衡信号に変換するための代表的な素子としてバランがあり、低周波領域ではトランスなどの集中定数部品で構成され、高周波のマイクロ波領域では分布定数部品で構成される。一般的にバランは、高周波IC部品に外付けすることにより、高周波IC部品の入力端子に接続して使用される
(特許文献1)。ここで、高周波IC部品では、半導体チップがICパッケージ内に実装されている。そして、半導体チップに設けられたパッド電極がICパッケージの入出力電極にワイヤボンディングなどにて接続されている。また、半導体チップに接続された入出力電極は、ICパッケージ内に形成された配線を介してICパッケージの外部端子に接続されている。
【0003】
一方、平衡信号は通常2線の信号対によって伝送されるが、高周波回路では、平衡信号を伝送する2線は、グランド電極と対をなしていることから、2線の伝送形態でも、2線間の性質としては、対象周波数において等振幅でかつ180°の位相差となる。そして、この位相差特性は、これら2線の配線長が同一でなければ維持できないため、これら2線の配線長が同一となるように設計が行われる。
【特許文献1】特開2002−52644号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
しかしながら、高周波IC部品にバランを外付けする方法では、高周波IC部品内において、ICパッケージ内の配線長およびボンディングワイヤ長を完全に等しくすることは困難であるため、平衡信号の位相差特性が劣化し、理想的な平衡信号を得ることができないという問題があった。
また、実配線に起因する平衡信号の位相差が存在する場合、シミュレーションによるICの回路設計および配線設計の精度が劣化するため、シミュレーションによる設計を行った後、実配線を考慮したケースを検証する必要があることから、設計に時間がかかるという問題があった。
【0005】
また、バランは通常のIC部品に比べてサイズが大きいため、実装面積が大きくなるとともに、バランが搭載された高周波IC部品を小型・薄型化する上で障害になるという問題があった。
そこで、本発明の目的は、小型・薄型化を図りつつ、位相差特性を維持したまま平衡信号を伝送することが可能な平衡信号処理装置を提供することである。
【課題を解決するための手段】
【0006】
上述した課題を解決するために、本発明の一態様に係る平衡信号処理装置によれば、平衡信号を処理する半導体チップと、前記半導体チップに搭載され、非平衡信号を平衡信号に変換する変換部とを備えることを特徴とする。
これにより、高周波信号を平衡信号として処理する場合においても、非平衡信号を平衡信号に変換する変換部を半導体チップに外付けする必要がなくなる。このため、ICパッケージ内の配線長およびボンディングワイヤ長に依存することなく、位相差特性を維持したまま平衡信号を伝送することが可能となり、回路設計および配線設計を効率よく行うことが可能となる。また、非平衡信号を平衡信号に変換するためにバランを個別部品として用いる必要がなくなることから、コストダウンを図ることが可能となるとともに、実装スペースを削減することが可能となり、高周波IC部品の小型・薄型化を図ることが可能となる。
【0007】
また、本発明の一態様に係る平衡信号処理装置によれば、前記変換部は、前記半導体チップの配線層に形成された導体パターンからなることを特徴とする。
これにより、半導体チップに形成される配線層の一部を流用することで、非平衡信号を平衡信号に変換する変換部を半導体チップに形成することが可能となる。このため、製造工程の煩雑化を伴うことなく、非平衡信号を平衡信号に変換する変換部を半導体チップに内蔵することが可能となり、高周波信号を平衡信号として処理する高周波IC部品の小型・薄型化・低価格化を図ることが可能となる。
【0008】
また、本発明の一態様に係る平衡信号処理装置によれば、前記変換部は、前記平衡信号が伝播される周波数帯において実質的に略λ/4波長の共振器を含むことを特徴とする。
これにより、電磁結合できるように導体パターンを近接配置することで、非平衡信号を平衡信号に変換することが可能となり、半導体チップに形成される配線層の一部を流用することを可能としつつ、非平衡信号を平衡信号に変換する変換部を半導体チップに内蔵することが可能となる。
【0009】
また、本発明の一態様に係る平衡信号処理装置によれば、前記変換部の前段または後段に接続されたインピーダンス変換部をさらに備えることを特徴とする。
これにより、インピーダンスマッチングをとるために、インピーダンス変換部を外付けする必要がなくなり、変換効率を向上させつつ、高周波IC部品の小型・薄型化を図ることが可能となる。
【0010】
また、本発明の一態様に係る平衡信号処理装置によれば、非平衡信号が入力される第1ライン電極と、一端が接地され、前記第1ライン電極と電磁結合するように並列に配置された第2ライン電極と、一端が接地され、他端が前記第1ライン電極に接続され、前記第1ラインを伝播する周波数帯において実質的に略λ/4波長の共振器を構成する第3ライン電極とを備えることを特徴とする。
【0011】
これにより、導体パターンを近接配置することで、非平衡信号を平衡信号に変換することが可能となる。このため、ICパッケージ内の配線長およびボンディングワイヤ長に依存することなく、位相差特性を維持したまま平衡信号を伝送することが可能となるとともに、平衡信号処理装置の薄型化を図ることが可能となり、高周波信号を平衡信号として処理する高周波IC部品の小型・薄型化・低価格化を図ることが可能となる。また、非平衡信号を平衡信号に変換するために、分布定数回路を用いて構成することが可能となり、非平衡信号を平衡信号に変換する変換部を半導体チップに容易に組み込むことが可能となるとともに、半導体チップに内蔵された回路機能として安定して動作させることができる。
【0012】
また、本発明の一態様に係る平衡信号処理装置によれば、前記第1から第3ライン電極は同一平面上に配置されていることを特徴とする。
これにより、絶縁層上に導体パターンを形成することで、非平衡信号を平衡信号に変換する変換部を半導体チップに形成することが可能となり、製造工程の煩雑化を伴うことなく、非平衡信号を平衡信号に変換する変換部を半導体チップに内蔵することが可能となる。
【0013】
また、本発明の一態様に係る平衡信号処理装置によれば、前記第1および第2ライン電極は絶縁層を介して互いに重なるように配置されていることを特徴とする。
これにより、第1および第2ライン電極を近接して配置することが可能となり、第1および第2ライン電極間の電磁結合を容易化することができる。このため、位相差特性を維持したまま平衡信号を伝送することが可能となるとともに、出力された平衡信号間の通過振幅特性を互いに近づけることができ、平衡信号処理装置の小型・薄型化に支障をきたすことなく、理想に近い平衡信号を得ることが可能となる。
【0014】
また、本発明の一態様に係る平衡信号処理装置によれば、前記第1から第3ライン電極は渦巻き形状を持つことを特徴とする。
これにより、必要な配線長を確保しつつ、実装面積を削減することが可能となり、高周波信号を平衡信号として処理する高周波IC部品の小型・薄型化を図ることが可能となる。
【発明を実施するための最良の形態】
【0015】
以下、本発明の実施形態に係る平衡信号処理装置について図面を参照しながら説明する。
図1は、本発明の第1実施形態に係る平衡信号処理装置が搭載された半導体チップの概略構成を示すブロック図である。
図1において、半導体チップ1には、非平衡信号P1を平衡信号P2に変換するバラン2、平衡信号P2を増幅する増幅器3、局部発振信号を生成する局部発振器5、局部発振器5にて生成された局部発振信号を平衡信号P2に混合することにより、平衡信号P2の周波数変換を行う混合器4が形成されている。ここで、バラン2には、非平衡信号P1を入力する非平衡信号入力端子T2が接続されている。なお、非平衡信号P1としては、例えば、携帯電話などのアンテナにて受信された信号を挙げることができる。
【0016】
そして、接地端子T1と対をなす非平衡信号入力端子T2に非平衡信号P1が入力されると、バラン2にて非平衡信号P1が平衡信号P2に変換される。そして、バラン2にて変換された平衡信号P2は増幅器3にて増幅された後、混合器4にて周波数変換される。
これにより、高周波信号を平衡信号P2として半導体チップ1にて処理する場合においても、非平衡信号P1を平衡信号P2に変換するバラン2を半導体チップ1に外付けする必要がなくなる。このため、半導体チップ1が実装されるICパッケージ内の配線長およびボンディングワイヤ長に依存することなく、位相差特性を維持したまま平衡信号P2を伝送することが可能となり、回路設計および配線設計を効率よく行うことが可能となる。また、非平衡信号P1を平衡信号P2に変換するためにバラン2を個別部品として用いる必要がなくなることから、コストダウンを図ることが可能となるとともに、実装スペースを削減することが可能となり、高周波IC部品の小型・薄型化を図ることが可能となる。
【0017】
図2は、本発明の第2実施形態に係る平衡信号処理装置の回路構成を示す図である。
図2において、平衡信号処理装置には、コイルL1、L2およびコンデンサC1、C2が設けられている。そして、コイルL1およびコンデンサC1が非平衡信号入力端子T2に対して互いに並列になるように接続され、コイルL1側にはコンデンサC2が並列接続され、コンデンサC1側にはコイルL2が並列接続されている。
【0018】
ここで、接地端子T11と対をなす非平衡信号入力端子T12に非平衡信号P11が入力されると、非平衡信号P11は2分岐され、コイルL1側およびコンデンサC1側に伝播される。そして、コイルL1側に伝播された非平衡信号P11は、コイルL1およびコンデンサC2にて非平衡信号P11に進み位相が与えられるとともに、コンデンサC1側に伝播された非平衡信号P11は、コンデンサC1およびコイルL2にて非平衡信号P11に遅れ位相が与えられる。ここで、コイルL1、L2およびコンデンサC1、C2の係数を調整し、コイルL1側に伝播された非平衡信号P11とコンデンサC1側に伝播された非平衡信号P11との位相差が180°となるように設定することにより、平衡信号出力端子T21、T22を介して平衡信号P12を取り出すことができる。
【0019】
ここで、コイルL1、L2およびコンデンサC1、C2を電極パターンで構成し、図1の半導体チップ1の配線層に内蔵することにより、非平衡信号P11を平衡信号P12に変換するバランを半導体チップに外付けする必要がなくなり、実装スペースを削減することが可能となる。
図3は、本発明の第3実施形態に係る平衡信号処理装置の概略構成を示す断面図である。
【0020】
図3において、半導体チップ15には、半導体基板11が設けられ、半導体基板11には、バランを形成するためのバラン形成領域R1およびトランジスタや抵抗などを形成するための素子形成領域R2が設けられている。なお、素子形成領域R2には、図1の増幅器3、混合器4および局部発振器5などを形成することができる。また、半導体基板11としては、例えば、Si、Ge、SiGe、SiC、SiSn、PbS、GaAs、InP、GaP、GaNまたはZnSeなどを用いることができる。
【0021】
そして、バラン形成領域R1には、絶縁層13を介して配置された導体パターン14aが形成されている。また、素子形成領域R2には、トランジスタや抵抗などが形成された素子形成層12が設けられるとともに、絶縁層13を介して配置された導体パターン14bが形成されている。ここで、導体パターン14aは、非平衡信号を平衡信号に変換するためのライン電極を構成することができ、平衡信号が伝播される周波数帯において実質的に略λ/4波長の共振器を含むことができる。あるいは、図2のコイルL1、L2およびコンデンサC1、C2を導体パターン14aにて構成することができる。また、導体パターン14bは、素子形成層12に形成された素子や導体パターン14aにて形成されたライン電極等を接続する配線層を構成することができる。
【0022】
これにより、半導体チップ11に形成される配線層の一部を流用することで、非平衡信号を平衡信号に変換する変換部を半導体チップ11に形成することが可能となる。このため、製造工程の煩雑化を伴うことなく、非平衡信号を平衡信号に変換する変換部を半導体チップ11に内蔵することが可能となり、高周波信号を平衡信号として処理する高周波IC部品の小型・薄型化・低価格化を図ることが可能となる。
【0023】
また、配線層に形成される導体パターン14aを用いて非平衡信号を平衡信号に変換するためのライン電極を構成することにより、図1のバラン2の後段に増幅器3を接続した場合においても、平衡信号P2が伝播する1対の配線長を互いに等しく設計することができ、振幅特性や位相特性が理想に近い状態で平衡信号P2を増幅器3に供給することができる。
【0024】
図4は、本発明の第4実施形態に係る平衡信号処理装置が搭載された半導体チップの概略構成を示すブロック図である。
図4において、半導体チップ21には、非平衡信号P21のインピーダンス変換を行うマッチング部26、非平衡信号P21を平衡信号P22に変換するバラン22、平衡信号P22を増幅する増幅器23、局部発振信号を生成する局部発振器25、局部発振器25にて生成された局部発振信号を平衡信号P22に混合することにより、平衡信号P22の周波数変換を行う混合器24が形成されている。ここで、マッチング部26には、非平衡信号P21を入力する非平衡信号入力端子T32が接続されている。なお、マッチング部26としては、コイルやコンデンサや伝送路素子等のインピーダンス素子などを用いることができる。そして、図3の半導体チップ11に形成される配線層の一部を流用することで、マッチング部26を半導体チップ11に内蔵するようにしてもよい。
【0025】
そして、接地端子T31と対をなす非平衡信号入力端子T32に非平衡信号P21が入力されると、マッチング部26にてインピーダンス変換が行われた後、バラン22にて非平衡信号P21が平衡信号P22に変換される。そして、バラン22にて変換された平衡信号P22は増幅器23にて増幅された後、混合器24にて周波数変換される。
これにより、非平衡信号P21のインピーダンスマッチングをとるために、インピーダンス変換部を外付けする必要がなくなり、変換効率を向上させつつ、高周波IC部品の小型・薄型化を図ることが可能となる。
【0026】
なお、図4の実施形態では、インピーダンス変換を行うマッチング部26をバラン22の前段に付加する方法について説明したが、インピーダンス変換を行うマッチング部26をバラン22の後段に付加するようにしてもよく、バラン22の前段および後段の双方に付加するようにしてもよい。
図5は、本発明の第5実施形態に係る平衡信号処理装置の概略構成を示す斜視図である。
【0027】
図5において、半導体基板101には誘電体層130が形成され、誘電体層130上には、ストリップライン110、115、120およびグランド電極100a、100bが形成されている。ここで、ストリップライン110の一端112からは非平衡信号が入力されるとともに、ストリップライン110の他端117からは平衡信号の片方が出力される。また、ストリップライン120は、ストリップライン110と電磁結合するように並列に配置され、一端が接続点121を介してグランド電極100aに接続されるととともに、ストリップライン120の他端127からは平衡信号の片方が出力される。ストリップライン115は、ストリップライン110を伝播させる平衡信号の周波数帯において実質的に略λ/4波長の長さを持つ共振器を構成し、一端が接続点111を介してグランド電極100bに接続されるととともに、他端が接続点114を介してストリップライン110を伝播させる周波数帯において実質的に略λ/4波長となる位置に接続されている。
【0028】
なお、ストリップライン110、115、120のライン幅は1〜10μm、ストリップライン110、115、120のライン間隔は1〜10μm、ストリップライン110、115、120の厚みは0.5〜5μm程度に設定することができる。
そして、非平衡信号がストリップライン110を伝播すると、接続点111での電界が0となるため、ストリップライン115にて生じる共振作用によって、ストリップライン110の接続点114では共振周波数帯において電界が最大となり、ストリップライン115に対するインピーダンスは実質的に無限大となる。そして、接続点114で最大となる電界がストリップライン110に発生すると、接続点121での電界が0であるため、ストリップライン110、120間での電磁結合によって、ストリップライン120の前記λ/4波長となる位置124では前記対象周波数帯における電界が最大となる。このとき、ストリップライン110、120間では前記電磁結合によってそれぞれにかがれる高周波電流は略180°の位相差を有し、ストリップライン110、120間で反平行に流れる。このため、非平衡信号がストリップライン110の一端112に入力されると、ストリップライン110、120には平衡信号が流れ、各ストリップライン110、120の他端117、127から平衡信号を出力させることができる。
【0029】
なお、ストリップライン110、115、120およびグランド電極100a、100bを図3の導体パターン14aにて構成し、半導体チップ11に形成される配線層にストリップライン110、115、120およびグランド電極100a、100bを形成するようにしてもよい。これにより、非平衡信号を平衡信号に変換するために、分布定数回路を用いて構成することが可能となり、非平衡信号を平衡信号に変換する変換部を半導体チップ11に容易に組み込むことが可能となるとともに、半導体チップ11に内蔵された回路機能として安定して動作させることができる。
【0030】
ここで、分布定数回路の電気的特性はストリップライン110、115、120の長さに依存し、例えば、5GHzを超えるような高周波帯では、その信号の波長は半導体チップ11上に十分形成できる長さになる。また、10GHz以上の高周波帯では、ストリップライン110、115、120の長さは、半導体チップ11上に形成するのに適した長さとなり、分布定数回路の電気的特性を安定化させながら量産可能となる。
【0031】
また、図5の実施形態では、ストリップライン110、115、120を誘電体層130上に形成する方法を例にとって説明したが、マイクロストリップラインやコプレーナラインなどを用いるようにしてもよい。
図6は、図5の平衡信号処理装置の通過振幅特性および位相特性のシミュレーション結果を示す図である。なお、図6のS21、S31は、非平衡信号をストリップライン110の一端112に入力した時の各ストリップライン110、120の他端117、127からそれぞれ出力される平衡信号の通過振幅特性および位相特性を示す。そして、図5における非平衡入力端部112をポート1とし、平衡出力の一方の端部117をポート2、平衡出力の他の端部127をポート3として、それらのSパラメータを定義すると、S31、S21は図6に示す振幅特性及び位相特性が得られた。
【0032】
図6において、S21の位相角とS31の位相角との差分が180°となる周波数において、ストリップライン110の一端112から入力された非平衡信号を平衡信号としてストリップライン110、120から出力させることができる。このため、例えば、対象周波数が4GHzにおいてS21の位相角とS31の位相角との差分が180°となり、非平衡信号を平衡信号として出力させることができる。
【0033】
図7は、本発明の第6実施形態に係る平衡信号処理装置の概略構成を示す斜視図、図8は、図7の平衡信号処理装置を各層ごとに分解して示す斜視図である。
図7および図8において、半導体チップ240には半導体基板210が設けられ、半導体基板210上には絶縁層211〜213が順次積層されている。そして、絶縁層213には導体パターン221、222が形成されている。また、絶縁層212には、端部232、231を除いて、導体パターン221と互いに重なるように配置された導体パターン223が形成されている。また、絶縁層211には導体パターン226が形成されている。そして、導体パターン221の端部232は、絶縁層212に形成されたビア電極224を介して導体パターン226の一端に接続されるととともに、導体パターン222の端部234は、絶縁層212に形成されたビア電極225を介して導体パターン226の他端に接続されている。
【0034】
ここで、導体パターン221の一端231からは非平衡信号が入力されるとともに、導体パターン221の他端232からは平衡信号の片方が出力される。また、導体パターン223は、導体パターン221と電磁結合するように重ねて配置され、一端233bが接地されるととともに、導体パターン223の他端234からは平衡信号の片方が出力される。ここで、導体パターン221、223は、対象周波数帯における実質的に略λ/4波長の共振を起こす長さに設定されている。また、導体パターン222は、導体パターン221を伝播させる平衡信号の周波数帯において実質的に略λ/4波長の共振を起こす長さを有し、一端233aが接地されるととともに、他端234が導体パターン226を介して導体パターン221の端部232に接続されている。
【0035】
そして、非平衡信号が導体パターン221を伝播すると、端部233aでの電界が0であるため、導体パターン222にて生じる共振作用によって、導体パターン221の端部232での共振周波数帯における電界が最大となり、導体パターン222に対するインピーダンスは実質的に無限大となる。このとき導体パターン223は、端部233bでの電界が0であるため、導体パターン221、223間での電磁結合によって、導体パターン223の端部234での前記共振周波数帯における電界が最大となる。ここで、導体パターン221、223間の電磁結合によってそれぞれに流れる高周波電流は略180°異なる位相となり、導体パターン221、223間において反平行に流れる。このため、非平衡信号が導体パターン221の端部231に入力されると、導体パターン221、223に平衡信号が形成され、各導体パターン221、223の端部232、234から平衡信号を出力させることができる。
【0036】
これにより、導体パターン221、223を近接して配置することが可能となり、導体パターン221、223間の電磁結合を容易化することができる。このため、位相差特性を維持したまま平衡信号を伝送することが可能となるとともに、平衡信号の通過振幅特性を互いに近づけることができ、平衡信号処理装置の小型・薄型化に支障をきたすことなく、理想的な平衡信号を得ることが可能となる。また、導体パターン221〜223を渦巻き形状とすることにより、必要な配線長を確保しつつ、実装面積を削減することが可能となり、高周波信号を平衡信号として処理する高周波IC部品の小型・薄型化を図ることが可能となる。特に導体パターン221〜223を渦巻き構造とすることにより、各導体パターンは高周波回路的に誘導性が高くなり、対象周波数帯におけるλ/4波長に比べ導体パターン長を短く設計することが可能となり、また対応する周波数の広帯域化も可能となる。
【0037】
なお、半導体チップ210には、例えば、図1の増幅器3、混合器4および局部発振器5を形成するようにしてもよいし、図4のマッチング部26形成するようにしてもよい。これにより、半導体チップ210に形成される配線層の一部を流用することで、理想に近い平衡信号を得ることが可能とした上で、非平衡信号を平衡信号に変換する変換部を半導体チップ210に形成することが可能となる。このため、製造工程の煩雑化を伴うことなく、非平衡信号を平衡信号に変換する変換部を半導体チップ11に内蔵することが可能となり、高周波信号を平衡信号として処理する高周波IC部品の小型・薄型化・低価格化を図ることが可能となる。
【0038】
図9は、図7の平衡信号処理装置の通過振幅特性および位相特性のシミュレーション結果を示す図である。なお、図9のS21、S31は、非平衡信号を導体パターン221の端部231に入力した時の各導体パターン221、223の端部232、234からそれぞれ出力される平衡信号の通過振幅特性および位相特性を示す。そして、図7における非平衡入力端部112をポート1とし、平衡出力の一方の端部232をポート2、平衡出力の他の端部234をポート3として、それらのSパラメータを定義すると、S31、S21は図9に示す振幅特性及び位相特性が得られた。
【0039】
図9において、S21の位相角とS31の位相角との差分が略180°となる周波数において、導体パターン221の端部231から入力された非平衡信号を平衡信号として導体パターン221、223の端部232、234から出力させることができる。ここで、図8の構成では、図5の構成と同様に、導体パターン221、223の長さが対象周波数帯の実質的に略λ/4波長となるように設定したが、周波数特性が低波長側に移動していることがわかる。このため、図8の構成では、対象周波数が図5の構成と同一となるようにするために、導体パターン221〜223の長さを短くすることが可能であり、デザイン面積を小型化することができる。図8の構成では、対象周波数が2GHz程度まで低下している。また、図8の構成では、絶縁層211〜213をSiO2で構成して導体パターン221〜223はそれぞれ4GHz帯を対象としてパターン長をSiO2内における略λ/4波長(導体パターン上側にも絶縁層が追加された構成)に対応するよう約9.4mm程度して設計を行った。結果としては図9に示すように対象周波数としては1GHz以下程度まで低下できることが分かった。すなわち対象周波数を4GHzにする場合は更なる導体パターン221〜223の長さの短縮化が可能であることを示している。一方、導体パターン221、223の端部232、234からそれぞれ出力される平衡信号のレベル差については、図6との比較により図5の構成よりも小さくなることが示された。
【図面の簡単な説明】
【0040】
【図1】本発明の第1実施形態に係る平衡信号処理装置の構成を示すブロック図。
【図2】本発明の第2実施形態に係る平衡信号処理装置の回路構成を示す図。
【図3】本発明の第3実施形態に係る平衡信号処理装置の構成を示す断面図。
【図4】本発明の第4実施形態に係る平衡信号処理装置の構成を示すブロック図。
【図5】本発明の第5実施形態に係る平衡信号処理装置の構成を示す斜視図。
【図6】図5の平衡信号処理装置の通過振幅特性および位相特性を示す図。
【図7】本発明の第6実施形態に係る平衡信号処理装置の構成を示す斜視図。
【図8】図7の平衡信号処理装置を各層ごとに分解して示す斜視図。
【図9】図7の平衡信号処理装置の通過振幅特性および位相特性を示す図。
【符号の説明】
【0041】
1、15、21、240 半導体チップ、2、22 バラン、3、23 増幅器、4、24 混合器、5、25 局部発振器、T1、T11、T31 接地端子、T2、T12、T32 非平衡信号入力端子、P1、P11、P21 非平衡信号、P2、P12、P22 平衡信号、T21、T22 平衡信号出力端子、L1、L2 コイル、C1、C2 コンデンサ、R1 バラン形成領域、R2 素子形成領域、11、101、210 半導体基板、12 素子形成層、13、211、212、213 絶縁層、14a、14b、221、222、223、226 導体パターン、26 マッチング部、130 誘電体層、100a、100b グランド電極、110、115、120 ストリップライン、111、114、121 接続点、224、225 ビア電極




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013