Warning: copy(.htaccess): failed to open stream: Permission denied in /home/jp321/public_html/header.php on line 8
半導体装置 - セイコーエプソン株式会社
米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> セイコーエプソン株式会社

発明の名称 半導体装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−5539(P2007−5539A)
公開日 平成19年1月11日(2007.1.11)
出願番号 特願2005−183365(P2005−183365)
出願日 平成17年6月23日(2005.6.23)
代理人 【識別番号】100090387
【弁理士】
【氏名又は名称】布施 行夫
発明者 進藤 昭則 / 田垣 昌利 / 栗田 秀昭
要約 課題
パッドの下方に半導体素子を設けることができ、信頼性の高い半導体装置を提供する。

解決手段
本発明の半導体装置は、
特許請求の範囲
【請求項1】
半導体層と、
前記半導体層に設けられた、ゲート絶縁層及びゲート電極を有するトランジスタと、
前記トランジスタの上方に設けられた層間絶縁層と、
前記層間絶縁層の上方に設けられ、前記ゲート電極の少なくとも一部と上方から見て重なる電極パッドと、を含み、
前記トランジスタは、前記ゲート電極端の下方に、前記ゲート絶縁層の膜厚と比して厚い絶縁層が設けられている高耐圧トランジスタである、半導体装置。
【請求項2】
請求項1において、
さらに、前記電極パッドの上方であって、該電極パッドの少なくとも一部を露出させる開口を有するパッシべーション層と、
少なくとも前記開口に設けられたバンプと、を含む、半導体装置。
【請求項3】
請求項1または2において、
上方からみて、前記ゲート電極の全てと前記電極パッドの一部とが重なっている、半導体装置。
【請求項4】
請求項1ないし3のいずれかにおいて、
前記絶縁層は、LOCOS絶縁層又はトレンチ絶縁層である、半導体装置。
発明の詳細な説明
【技術分野】
【0001】
本発明は、半導体装置に関する。
【背景技術】
【0002】
従来、パッドの下方にMOSトランジスタなどの半導体素子を配置すると、ボンディング時のストレスなどにより、MOSトランジスタなどの半導体素子の特性が損なわれることがあり、半導体チップにおいて、パッド形成部と、半導体素子が形成される領域とは、平面的にみて分離して設けられていた。しかし、近年の半導体チップの微細化および高集積化に伴い、パッドの下方にも半導体素子を配置することについての要望が生じるようになった。このような技術の一例が、特開2002−319587号公報に開示されている。
【特許文献1】特開2002−319587号公報
【発明の開示】
【発明が解決しようとする課題】
【0003】
本発明の目的は、パッドの下方に半導体素子を設けることができ、信頼性の高い半導体装置を提供することにある。
【課題を解決するための手段】
【0004】
(1)本発明にかかる半導体装置は、
半導体層と、
前記半導体層に設けられた、ゲート絶縁層及びゲート電極を有するトランジスタと、
前記トランジスタの上方に設けられた層間絶縁層と、
前記層間絶縁層の上方に設けられ、前記ゲート電極の少なくとも一部と上方から見て重なる電極パッドと、を含み、
前記トランジスタは、前記ゲート電極端の下方に、前記ゲート絶縁層の膜厚と比して厚い絶縁層が設けられている高耐圧トランジスタである。
【0005】
本発明にかかる半導体装置によれば、電極パッドの下方に、トランジスタが設けられ、このトランジスタのゲート電極は、平面視したときに、電極パッドと少なくとも一部が重なっている。さらに、本発明にかかる半導体装置に含まれるトランジスタは、ゲート電極の端の下方にゲート絶縁層と比して膜厚が大きい絶縁層を有する。たとえば、ゲート電極の端部が、膜厚の小さい絶縁層を介して半導体層の上に形成されている場合、ゲート電極の端部が位置している半導体層に応力の不整合が生じることがある。このような応力の不整合は、電極パッドやバンプ形成時のストレスやバンプの内部応力による継続的なストレスをうけることで、ゲート絶縁層などを劣化させる一因となることがある。そのため、リーク電流の発生などの問題を生じさせ、特性の低下を招くことがあるが、本発明にかかる半導体装置によれば、ゲート電極の端部は、ゲート絶縁層と比して膜厚の大きい絶縁層の上に設けられているため、上記問題を抑制することができる。その結果、電極パッドの下方に半導体素子を配置したとしても、特性の変動を招来させない半導体装置を提供することができる。
【0006】
さらに、電極パッド(バンプ)の下に半導体素子を配置できることで、半導体チップの微細化も図ることができる。そのため、半導体ウエハから作成できる半導体チップの個数を増加させることができ、製造コストを低下させることもできる。
【0007】
なお、本発明において、特定のA層(以下、「A層」という。)の上方に設けられた特定のB層(以下、「B層」という。)というとき、A層の上に直接B層が設けられた場合と、A層の上に他の層を介してB層が設けられた場合とを含む意味である。
【0008】
本発明にかかる半導体装置は、さらに、下記の態様をとることができる。
【0009】
(2)本発明にかかる半導体装置において、
さらに、前記電極パッドの上方であって、該電極パッドの少なくとも一部を露出させる開口を有するパッシべーション層と、
少なくとも前記開口に設けられたバンプと、を含むことができる。
【0010】
(3)本発明にかかる半導体装置において、
上方からみて、前記ゲート電極の全てと前記電極パッドの一部とが重なっていることができる。
【0011】
(4)本発明にかかる半導体装置において、
前記絶縁層は、LOCOS絶縁層又はトレンチ絶縁層であることができる。なお、本発明にかかる半導体装置において、LOCOS絶縁層というとき、LOCOS法により形成された絶縁層の他、セミリセスLOCOS法により形成された絶縁層をも含む。
【発明を実施するための最良の形態】
【0012】
以下、本発明の実施の形態について、図面を参照しつつ説明する。
【0013】
図1(A)は、本実施の形態にかかる半導体装置を模式的に示す平面図であり、半導体層中に埋め込まれた絶縁層(灰色領域)、不純物領域およびゲート電極(ゲート絶縁層)と、電極パッドとの位置関係を模式的に示す平面図である。図1(B)は、図1(A)のA−A線に沿った断面図である。本実施の形態にかかる半導体装置は、まず、半導体層10中に設けられた素子分離絶縁層20により、画定された、第1領域10Nと、第2領域10Pとを有する。第1領域10Nには、Nチャネル型MISトランジスタ100が設けられ、第2領域10Pには、Pチャネル型MISトランジスタ120が設けられている。
【0014】
Nチャネル型MISトランジスタ100は、ゲート電極106端の下方に、ゲート絶縁層104の膜厚と比して厚い絶縁層102(以下、「オフセット絶縁層」ともいう。)が設けられている高耐圧トランジスタである。Pチャネル型MISトランジスタ120は、ゲート電極126端の下方に、ゲート絶縁層124の膜厚と比して厚い絶縁層122(以下、「オフセット絶縁層」ともいう。)が設けられている高耐圧トランジスタである。なお、以下の説明では、半導体層10として、P型の単結晶シリコン基板を用いた場合を例として説明する。また、本実施の形態にかかる半導体装置では、素子分離絶縁層20および後述するオフセット絶縁層102、122は、セミリセスLOCOS法で形成されたLOCOS絶縁層を採用しているが、これに限定されることはない。たとえば、LOCOS法で形成されたLOCOS絶縁層またはSTI(Shallow Trench Isolation)法により形成されたトレンチ絶縁層を用いてもよい。
【0015】
半導体層10中には、第1領域10Nおよび第2領域10Pに連続した深いN型のウェル12が設けられている。N型ウェル12内では、第1領域10PにN型ウェル12と比して浅いP型ウェル14が設けられている。なお、図1(b)には、図示していないが、必要に応じて、第2領域10Pにおいて、N型ウェル12内に、浅いN型ウェルが設けられていてもよい。
【0016】
次に、Nチャネル型MISトランジスタ100およびPチャネル型MISトランジスタ120について説明する。
【0017】
Nチャネル型MISトランジスタ100は、第1領域10Nの半導体層10中に設けられたオフセット絶縁層102と、N型ウェル14の上に設けられたゲート絶縁層104と、ゲート電極106と、ゲート電極106の側面に設けられたサイドウォール絶縁層108と、ゲート電極106の外側のN型ウェル14内に設けられた不純物領域110と、を有する。不純物領域110は、ソース領域またはドレイン領域となる。オフセット絶縁層102の下には、不純物領域110と比して不純物濃度の低い低濃度不純物領域112が設けられている。また、図1(a)で図示されているとおり、上方から見て、ゲート電極126の一部と電極パッド42の一部とは重なっている構成となっている。
【0018】
Pチャネル型MISトランジスタ120は、第1領域10Pの半導体層10中に設けられたオフセット絶縁層122と、P型ウェル12の上に設けられたゲート絶縁層124と、ゲート絶縁層124の上に設けられたゲート電極126と、ゲート電極126の側面に設けられたサイドウォール絶縁層128と、ゲート電極126の外側であって、P型ウェル12内に設けられた不純物領域130と、を有する。不純物領域130は、ソース領域またはドレイン領域となる。オフセット絶縁層122の下には、不純物領域130と比して、不純物濃度の低い低濃度不純物領域132が設けられている。また、図1(a)で図示されているとおり、上方から見て、ゲート電極106の全てと電極パッド42の一部とは重なっている構成となっている。
【0019】
Nチャネル型MISトランジスタ100およびPチャネル型トランジスタ120を覆うように、層間絶縁層30、40およびパッシべーション層50が順次設けられている。層間絶縁層30の上には、配線層32が設けられている。配線層32は、層間絶縁層30に設けられたコンタクト層34によりNチャネル型MISトランジスタ100、Pチャネル型MISトランジスタ120の不純物領域と電気的に接続されていることができる。
【0020】
また、層間絶縁層40の上には、電極パッド42が設けられている。電極パッド42は、内部の各種配線層(図示せず)と接続されている。
【0021】
層間絶縁層30、40としては、公知の一般的な材料を用いることができる。パッシべーション層50には、電極パッド42の少なくとも一部を露出させる開口52が形成されてなる。開口52は、電極パッド42の中央領域のみを露出させるように形成されていてもよい。すなわち、パッシべーション層50は、電極パッド42の周縁部を覆うように形成されていることができる。パッシべーション層50は、例えば、SiO、SiN、ポリイミド樹脂等で形成されていることができる。なお、本実施の形態にかかる半導体装置では、電極パッドというとき、開口52による露出面が設けられた領域を含み、配線部と比して幅が広い領域のことをいう。
【0022】
本実施の形態にかかる半導体装置では、少なくとも開口52には、バンプ60が設けられている。すなわち、電極パッド42の露出面の上に、バンプ60が設けられている。本実施の形態にかかる半導体装置では、バンプ60は、パッシべーション層50上に至るように形成されている場合を図示する。バンプ60は、1層または複数層で形成され、金、ニッケルまたは銅などの金属から形成されていることができる。なお、バンプ60の外形は特に限定されるものではないが、矩形(正方形及び長方形を含む)、あるいは円形をなしていてもよい。また、バンプ60の外形は、電極パッド42よりも小さくてもよい。このとき、バンプ60は、電極パッド42とオーバーラップする領域内のみに形成されていてもよい。
【0023】
また、図示していないが、バンプ60の下には、バリア層が設けられていてもよい。バリア層は、電極パッド42とバンプ60の両者の拡散防止を図るためのものである。バリア層は、1層又は複数層で形成することができる。バリア層をスパッタリングによって形成してもよい。さらに、バリア層は、電極パッド42及びバンプ60の密着性を高める機能をさらに有していてもよい。バリア層は、チタンタングステン(TiW)層を有していてもよい。複数層で構成される場合、バリア層の最表面は、バンプ60を析出させる電気めっき給電用の金属層(例えばAu層)を用いることができる。
【0024】
本実施の形態にかかる半導体装置によれば、バンプ60の下方に、LOCOSオフセット構造を有するMISトランジスタ100、120が設けられている。LOCOSオフセット構造を有するMISトランジスタ100、120は、ゲート電極106、126の端部が半導体層10中に設けられたオフセット絶縁層102、122の上に設けられている。つまり、ゲート電極の端部が膜厚の小さい絶縁層を介して、半導体層10の上に設けられるという構成を有していない。そのため、ゲート電極106、126の端部が位置している半導体層10の応力の不整合が緩和されることとなる。応力の不整合は、電極パッド42やバンプ60形成時のストレスやバンプ60の内部応力による継続的なストレスをうけることで、ゲート絶縁層などを劣化させる一因となることがある。しかし、本実施の形態にかかる半導体装置によれば、ゲート電極106、126の端部がオフセット絶縁層の上に配置され、上記問題を抑制することができるのである。その結果、本実施の形態にかかる半導体装置によれば、電極パッド42(バンプ60)の下に、半導体素子を配置した場合であっても、特性の劣化を抑制でき、信頼性および微細化の図られた半導体装置を提供することができる。また、微細化を図ることにより、一枚のウエハから作成できる半導体チップの個数を増やすことができる。これにより、1つの半導体チップの製造コストの削減を図ることができる。
【0025】
なお、本実施の形態にかかる半導体装置では、2層の層間絶縁層30、40が設けられている場合を例として説明したが、これに限定されない。たとえば、3層以上の層間絶縁層が積層されていてもよい。また、図1(b)には、2つのMISトランジスタ100、120の上方に電極パッド42(バンプ60)が設けられている場合を図示したが、これに限定されることなく、3つ以上の複数のMISトランジスタが形成されていてもよい。
【0026】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。たとえば、本発明は、実施の形態で説明した構成と実質的に同一の構成(たとえば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【0027】
【図1】(a)は、本実施の形態にかかる半導体装置を模式的に示す平面図であり、(b)は、(a)のA−A線に沿った断面図。
【符号の説明】
【0028】
10…半導体層、 10N…第1領域、 10P…第2領域、 12、14…N型ウェル、 20…素子分離絶縁層、 32…配線層、 34…コンタクト層、 40…層間絶縁層、 42…電極パッド 50…パッシベーション層、 52…開口、 60…バンプ、 100…Nチャネル型MISトランジスタ、 120…Pチャネル型MISトランジスタ、 102、122…オフセット絶縁層、 104、124…ゲート絶縁層、 106、126…ゲート電極、 108、128…サイドウォール絶縁層、 110、130…不純物領域、 112、132…低濃度不純物領域




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013