米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> セイコーエプソン株式会社

発明の名称 電子基板、電子基板の製造方法および電子機器
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−5351(P2007−5351A)
公開日 平成19年1月11日(2007.1.11)
出願番号 特願2005−180401(P2005−180401)
出願日 平成17年6月21日(2005.6.21)
代理人 【識別番号】100107836
【弁理士】
【氏名又は名称】西 和哉
発明者 橋元 伸晃
要約 課題
電気特性に優れたキャパシタCを有する半導体チップ1を提供する。

解決手段
電子回路が形成された半導体チップ1の表面に応力緩和層30が形成され、応力緩和層30の表面に前記電子回路の接続端子の再配置配線が形成されてなる半導体チップ1であって、応力緩和層30の裏面に形成された第1電極10と、応力緩和層30の表面に形成された第2電極20との間に、誘電体材料からなる応力緩和層30が配置されて、キャパシタCが形成されている。その第1電極10および/または第2電極20の内面が凹凸面とされている。
特許請求の範囲
【請求項1】
電子回路が形成された電子基板の表面に応力緩和層が形成され、前記応力緩和層の表面に前記電子回路の接続端子の再配置配線が形成されてなる電子基板であって、
前記応力緩和層の裏面側に形成された第1電極と、前記応力緩和層の表面側に形成された第2電極との間に、誘電体材料が配置されて、キャパシタが形成され、
前記第1電極および/または前記第2電極の内面が凹凸面とされていることを特徴とする電子基板。
【請求項2】
電子回路が形成された電子基板の表面に応力緩和層が形成され、前記応力緩和層の表面に前記電子回路の接続端子の再配置配線が形成されてなる電子基板であって、
前記応力緩和層の裏面側に形成された第1電極と、前記応力緩和層の表面側に形成された第2電極との間に、誘電体材料からなる前記応力緩和層が配置されて、キャパシタが形成され、
前記第1電極および/または前記第2電極の内面が凹凸面とされていることを特徴とする電子基板。
【請求項3】
前記第2電極の表面に、突起電極が形成されていることを特徴とする請求項1または請求項2に記載の電子基板。
【請求項4】
前記電子基板と前記応力緩和層との間に、前記電子基板のパッシベーション膜が形成され、
前記第1電極は、前記パッシベーション膜の裏面側に形成されていることを特徴とする請求項1ないし請求項3のいずれかに記載の電子基板。
【請求項5】
前記第1電極は、前記電子回路の前記接続端子であることを特徴とする請求項1ないし請求項4のいずれかに記載の電子基板。
【請求項6】
前記応力緩和層は、前記誘電体材料にセラミクスの粉末を分散させた材料からなることを特徴とする請求項1ないし請求項5のいずれかに記載の電子基板。
【請求項7】
前記誘電体材料は、感光性を有する樹脂材料であることを特徴とする請求項6に記載の電子基板。
【請求項8】
電子回路が形成された電子基板の表面に応力緩和層が形成され、
前記応力緩和層の表面に前記電子回路の接続端子の再配置配線が形成され、
前記応力緩和層の裏面側に形成された第1電極と、前記応力緩和層の表面側に形成された第2電極との間に、誘電体材料層が配置されて、キャパシタが形成されてなる電子基板の製造方法であって、
前記誘電体材料層の表面に、凹凸を形成する工程を有することを特徴とする電子基板の製造方法。
【請求項9】
電子回路が形成された電子基板の表面に応力緩和層が形成され、
前記応力緩和層の表面に前記電子回路の接続端子の再配置配線が形成され、
前記応力緩和層の裏面側に形成された第1電極と、前記応力緩和層の表面側に形成された第2電極との間に、誘電体材料層が配置されて、キャパシタが形成されてなる電子基板の製造方法であって、
前記第1電極の裏側に配置される他の応力緩和層の表面に、凹凸を形成する工程を有することを特徴とする電子基板の製造方法。
【請求項10】
前記誘電体材料層は、前記応力緩和層であることを特徴とする請求項8または請求項9に記載の電子基板。
【請求項11】
前記凹凸の形成は、フォトリソグラフィによって行うことを特徴とする請求項8ないし請求項10のいずれかに記載の電子基板の製造方法。
【請求項12】
前記凹凸の形成は、エッチングによって行うことを特徴とする請求項8ないし請求項10のいずれかに記載の電子基板の製造方法。
【請求項13】
前記凹凸の形成は、転写法によって行うことを特徴とする請求項8ないし請求項10のいずれかに記載の電子基板の製造方法。
【請求項14】
請求項1ないし請求項7のいずれかに記載の電子基板を備えたことを特徴とする電子機器。
発明の詳細な説明
【技術分野】
【0001】
本発明は、電子基板、電子基板の製造方法および電子機器に関するものである。
【背景技術】
【0002】
携帯電話やパーソナルコンピュータ等の電子機器には、電子回路が形成された半導体チップ(電子基板)が搭載されている。この半導体チップは、抵抗やコイル、キャパシタ等の受動素子とともに利用される場合がある。そこで、半導体チップを実装する基板にキャパシタを製造する技術が提案されている(例えば、特許文献1ないし特許文献3参照)。また半導体チップ上にMOSキャパシタを製造する技術が提案されている(例えば、特許文献4参照)。
【特許文献1】特開2000−340955号公報
【特許文献2】特開2000−353875号公報
【特許文献3】特開2001−156456号公報
【特許文献4】特開平2−162820号公報
【発明の開示】
【発明が解決しようとする課題】
【0003】
しかしながら、半導体チップを実装する基板にキャパシタを製造する技術では、半導体チップ上のトランジスタから離れてキャパシタが配置されるため、応答特性や高周波特性を確保することが困難である。また、半導体チップ上にMOSキャパシタを製造する技術では、ゲート膜を誘電層として利用するので、キャパシタの容量値を確保することが困難である。さらに、キャパシタ形成領域にはトランジスタが形成できないため、キャパシタ形成領域の占有面積が必要で、キャパシタ形成した半導体チップはチップサイズが大きくなってしまう課題があった。
【0004】
本発明は、上記課題を解決するためになされたものであって、電気特性に優れ、キャパシタ形成してもチップサイズが大きくならない電子基板およびその製造方法の提供を目的とする。また電気特性に優れた電子機器の提供を目的とする。
【課題を解決するための手段】
【0005】
上記目的を達成するため、本発明に係る電子基板は、電子回路が形成された電子基板の表面に応力緩和層が形成され、前記応力緩和層の表面に前記電子回路の接続端子の再配置配線が形成されてなる電子基板であって、前記応力緩和層の裏面側に形成された第1電極と、前記応力緩和層の表面側に形成された第2電極との間に、誘電体材料が配置されて、キャパシタが形成され、前記第1電極および/または前記第2電極の内面が凹凸面とされていることを特徴とする。
また、電子回路が形成された電子基板の表面に応力緩和層が形成され、前記応力緩和層の表面に前記電子回路の接続端子の再配置配線が形成されてなる電子基板であって、前記応力緩和層の裏面側に形成された第1電極と、前記応力緩和層の表面側に形成された第2電極との間に、誘電体材料からなる前記応力緩和層が配置されて、キャパシタが形成され、前記第1電極および/または前記第2電極の内面が凹凸面とされていることを特徴とする。
この構成によれば、第1電極および/または第2電極の内面が平坦面の場合に比べて、第1電極および/または第2電極の表面積が大きくなるので、キャパシタの容量値を増加させることができる。したがって、電気特性に優れた電子基板を提供することができる。また第1電極および/または第2電極と隣接層との接触面積が増加するので、両者の密着強度を増加させることができる。さらに、キャパシタ形成領域にもトランジスタが形成できるため、キャパシタ形成領域の占有面積が必要なく、キャパシタ形成した半導体チップはチップサイズが大きくならない効果がある。
【0006】
また、前記第2電極の表面に、突起電極が形成されていることが望ましい。
この構成によれば、キャパシタから突起電極までの配線長が最短となり、インピーダンスマッチングに有利となる。したがって、電気特性に優れた電子基板を提供することができる。
【0007】
また、前記電子基板と前記応力緩和層との間に、前記電子基板のパッシベーション膜が形成され、前記第1電極は、前記パッシベーション膜の裏面側に形成されていることが望ましい。
また、前記第1電極は、前記接続端子であってもよい。
これらの構成によれば、電子回路からキャパシタまでの配線長が最短となり、配線による寄生容量やスタブ等を最小にすることができる。したがって、電気特性に優れた電子基板を提供することができる。
【0008】
また、前記応力緩和層は、前記誘電体材料にセラミクスの粉末を分散させた材料からなることが望ましい。
高誘電体材料であるセラミクスの粉末を分散させることにより、キャパシタの誘電率を向上させることが可能になる。したがって、電気特性に優れた電子基板を提供することができる。
【0009】
また、前記誘電体材料は、感光性を有する樹脂材料であることが望ましい。
この構成によれば、フォトリソグラフィを用いて応力緩和層を正確に形成することが可能になり、所望の特性を備えたキャパシタを形成することができる。したがって、電気特性に優れた電子基板を提供することができる。
【0010】
一方、本発明に係る電子基板の製造方法は、電子回路が形成された電子基板の表面に応力緩和層が形成され、前記応力緩和層の表面に前記電子回路の接続端子の再配置配線が形成され、前記応力緩和層の裏面側に形成された第1電極と、前記応力緩和層の表面側に形成された第2電極との間に、誘電体材料層が配置されて、キャパシタが形成されてなる電子基板の製造方法であって、前記誘電体材料層の表面に、凹凸を形成する工程を有することを特徴とする。
この構成によれば第2電極の内面が凹凸面となり、その内面が平坦面の場合と比べて第2電極の表面積が大きくなるので、キャパシタの容量値を増加させることができる。したがって、電気特性に優れた電子基板を提供することができる。また第2電極と隣接層との密着強度を増加させることができる。さらに、キャパシタ形成領域にもトランジスタが形成できるため、キャパシタ形成領域の占有面積が必要なく、キャパシタ形成した半導体チップはチップサイズが大きくならない効果がある。
【0011】
一方、本発明に係る電子基板の製造方法は、電子回路が形成された電子基板の表面に応力緩和層が形成され、前記応力緩和層の表面に前記電子回路の接続端子の再配置配線が形成され、前記応力緩和層の裏面側に形成された第1電極と、前記応力緩和層の表面側に形成された第2電極との間に、誘電体材料層が配置されて、キャパシタが形成されてなる電子基板の製造方法であって、前記第1電極の裏側に配置される他の応力緩和層の表面に、凹凸を形成する工程を有することを特徴とする。
この構成によれば第1電極の内面が凹凸面となり、その内面が平坦面の場合と比べて第1電極の表面積が大きくなるので、キャパシタの容量値を増加させることができる。したがって、電気特性に優れた電子基板を提供することができる。また第1電極と隣接層との密着強度を増加させることができる。
また前記誘電体材料層は、前記応力緩和層であってもよい。この構成によれば、キャパシタを低コストで形成することができる。
【0012】
また前記凹凸の形成は、フォトリソグラフィによって行うことが望ましい。
また前記凹凸の形成は、エッチングによって行うことが望ましい。
また前記凹凸の形成は、転写法によって行うことが望ましい。
これらの構成によれば、凹凸を簡単かつ確実に形成することができる。
【0013】
一方、本発明に係る電子機器は、上述した電子基板を備えたことを特徴とする。
この構成によれば、電気特性に優れた電子機器を提供することができる。
【発明を実施するための最良の形態】
【0014】
以下、本発明の実施形態につき、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
(第1実施形態)
本実施形態に係る半導体チップ(電子基板)は、電子回路が形成された半導体チップの表面に応力緩和層が形成され、その応力緩和層の表面に電子回路の接続端子の再配置配線が形成されたものである。そこで最初に、接続端子の再配置配線および応力緩和層について説明する。
【0015】
(再配置配線)
図1は再配置配線の説明図であり、図1(a)は半導体チップの平面図であり、図1(b)は図1(a)のB−B線における側面断面図である。図1(b)に示すように、電子回路が形成された半導体チップの表面には、電子回路を保護するためのパッシベーション膜8が形成されている。また半導体チップの表面には、電子回路を外部に電気的接続するための接続端子62が形成されている。なお接続端子62の表面には、パッシベーション膜8の開口部が形成されている。
【0016】
図1(a)に示すように、半導体チップ1の周縁部に沿って、複数の接続端子62が整列配置されている。なお半導体チップの小型化により、隣接する接続端子62間のピッチは非常に狭くなっている。この半導体チップ1を相手側基板に実装すると、隣接する接続端子62間に短絡が発生するおそれがある。そこで接続端子62間のピッチを広げるため、接続端子62の再配置配線64が形成されている。
【0017】
具体的には、半導体チップ1の表面中央部に、複数のパッド63がマトリクス状に配列形成されている。そのパッド63に対して、接続端子62の再配置配線64が接続されている。これにより、狭ピッチの接続端子62が中央部に引き出されて広ピッチ化されている。このような半導体チップの形成には、ウェハの状態において一括して再配置配線および樹脂封止を行なってから個々の半導体チップに分離する、W−CSP(Wafer level Chip Scale Package)技術が利用されている。
【0018】
このW−CSP技術を用いて半導体チップを形成する場合には、半導体チップを実装する相手側基板と半導体チップとの熱膨張係数の差によって生ずる応力を緩和する必要がある。そこで図1(b)に示すように、感光性ポリイミドやBCB(ベンゾシクロブテン)、フェノールノボラック樹脂等の感光性樹脂からなる応力緩和層30が、半導体チップの表面中央部に形成されている。そして、その応力緩和層30の表面に、上述したパッド63が形成されている。
【0019】
パッド63の表面にはバンプ78が形成されている。このバンプ78は、例えばハンダバンプであり、印刷法等によって形成されている。そしてこのバンプ78が、相手側基板の接続端子に対して、リフローやFCB(Flip Chip Bonding)等により実装される。なお異方導電性フィルム等を介して、半導体チップ1のパッド63を相手側基板の接続端子に実装することも可能である。
【0020】
(キャパシタを備えた電子基板)
図2は第1実施形態に係る半導体チップであり、図2(a)は図1のB−B線に相当する部分における側面断面図であり、図2(b)は図2(a)のキャパシタC部の拡大図である。図2(a)に示すように、第1実施形態に係る半導体チップ(電子基板)は、応力緩和層30の裏面に形成された第1電極10と、応力緩和層の表面に形成された第2電極20との間に、誘電体材料からなる応力緩和層30が配置されて、キャパシタCが形成されたものである。
【0021】
図2(a)に示すように、接続端子11の表面から半導体チップ1の表面中央部に向かって、Cu等の導電性材料からなる第1層配線12が延設されている。この第1層配線12の先端部は、応力緩和層30を挟んで第2層配線22と対向するように配置されている。なお第1層配線12は後述する下地層の表面に形成されているが、図2(a)では下地層の記載を省略している。
【0022】
その第1層配線12の先端部を覆うように、応力緩和層30が形成されている。応力緩和層30は、上記のように感光性ポリイミドやBCB(ベンゾシクロブテン)、フェノールノボラック樹脂等の誘電体材料で構成されている。
【0023】
その応力緩和層30の表面に、Cu等の導電性材料からなる第2層配線22が形成されている。この第2層配線22は上述したパッド状に形成され、応力緩和層30を挟んで第1層配線12の先端部と対向するように配置されている。なお第2層配線22は後述する下地層の表面に形成されているが、図2では下地層の記載を省略している。
【0024】
そして、半導体チップ1の表面に垂直な方向から見た場合(平面視)において、第1層配線12と第2層配線22とが重なる領域(重畳領域)に、キャパシタCが形成されている。すなわち、重畳領域における第1層配線12が第1電極10として機能し、重畳領域における第2層配線22が第2電極20として機能する。その第1電極10と第2電極20との間に、誘電体材料からなる応力緩和層30が配置されて、キャパシタCが形成されている。
【0025】
図2(b)に示すように、応力緩和層30の表面には凹凸34が形成されている。その凹凸34の形状はドット形状やライン形状等のいかなる形状であってもよく、また凹凸34のピッチや高さも任意である。なお凹凸34は、重畳領域の少なくとも一部に形成されているが、重畳領域の全体に形成されていることが望ましく、さらに応力緩和層30の表面全体に形成されていてもよい。その応力緩和層30の表面に第2層配線22が形成されて、第2電極20の内面が凹凸面とされている。これにより、その内面が平坦面の場合と比べて第2電極20の表面積が大きくなるので、キャパシタCの容量値を増加させることができる。
【0026】
図2(a)に戻り、パッド状に形成された第2層配線22の表面には、上述したバンプ(突起電極)28が形成されている。これにより、半導体チップの電子回路と相手側基板との間に、キャパシタCが配置されることになる。そして、第2電極20の表面にバンプ28が形成されているので、キャパシタCからバンプ28までの配線長が最短になり、インピーダンスマッチングに有利となる。
【0027】
なお、応力緩和層30を構成する誘電体材料に、高誘電材料であるセラミクスの粉末を分散(混練)させてもよい。具体的には、TiBaOやAl等のセラミクスの粉末を採用する。なお粉末の分散比率や粒度分布を調整すれば、所望の容量特性および高周波特性を備えたキャパシタを得ることができる。例えば、粒度の小さい粉末を細密充填させることにより、キャパシタの誘電率を向上させることができる。また、異なる種類の高誘電材料を混入させてもよい。例えば、正の温度特性を持つ材料と負の温度特性を持つ材料とを適切な比率で混ぜ合わせることにより、見かけ上の温度特性をフラットにすることができる。さらに、複数種類の樹脂を使用することにより、樹脂の粘度を調整することが可能になる。これに加えて、樹脂の塗布方法を適当に選択すれば、応力緩和層30の膜厚制御を容易に行うことができる。
なお、第1電極10と第2電極20との間に、応力緩和層30とは別の誘電体材料層を形成してもよい。その誘電体材料層として、例えばゾルゲル法により高誘電率のセラミクス材料層を形成することが望ましい。この構成によれば、キャパシタの誘電率をさらに向上させることができる。
【0028】
(電子基板の製造方法)
次に、上述した半導体チップの製造方法につき、図3および図4を用いて説明する。
図3および図4は、本実施形態に係る半導体チップの製造方法の工程図である。ここでは、図3(a)に示すように、電子回路が形成された半導体チップの表面に、電子回路を保護するためのパッシベーション膜8と、電子回路を外部に電気的接続するための接続端子11とが形成され、接続端子11の表面にパッシベーション膜8の開口部が形成された状態から説明する。
【0029】
まず図3(a)に示すように、半導体チップ1の表面全体に下地膜14を形成する。この下地膜14は、下層のバリア層と上層のシード層とで構成する。シード層は、第1層配線を電解メッキ法で形成する際の電極として機能するものであり、Cu等により厚さ数100nm程度に形成する。バリア層は、Al等からなる接続端子へのCuの拡散を防止するものであり、TiWやTiN等により厚さ100nm程度に形成する。これらの各層は、真空蒸着やスパッタリング、イオンプレーティング等のPVD(Physical Vapor Deposition)法、またはIMP(イオンメタルプラズマ)法を用いて形成することが可能である。
【0030】
次に図3(b)に示すように、下地膜14の表面にレジスト90を塗布し、フォトリソグラフィを行って、第1層配線の形成領域にレジスト90の開口部を形成する。
次に図3(c)に示すように、下地膜14のシード層を電極として電解Cuメッキを行い、レジスト90の開口部にCuを埋め込んで第1層配線12を形成する。
【0031】
次に図3(d)に示すように、レジストを剥離する。
次に図3(e)に示すように、第1層配線12をマスクとして、下地膜14をエッチングする。このエッチングには、反応性イオンエッチング(RIE:Reactive Ion Etching)等を利用することが可能である。なお第1層配線12および下地膜14のシード層は共にCuで構成されているが、第1層配線12は下地膜14のシード層より十分に厚いので、エッチングによりシード層を完全に除去することができる。
【0032】
次に図4(a)に示すように、第1層配線12の先端部を覆うように応力緩和層30を形成する。応力緩和層30は、印刷法やフォトリソグラフィを用いて半導体チップ1の表面中央部に形成する。なお応力緩和層30を構成する誘電体材料として、感光性を有する樹脂材料を採用すれば、フォトリソグラフィを用いて簡単かつ正確に応力緩和層30をパターニングすることができる。
【0033】
その応力緩和層30の表面に凹凸を形成する。凹凸の形成は、応力緩和層30の表面をエッチングすることによって行うことが望ましい。具体的には、Oガス等を導入してプラズマエッチングを短時間行う。なお上層の第2層配線との親和性を確保するため応力緩和層30の表面に親和性処理を施す場合には、その親和性処理により応力緩和層30の表面に凹凸が形成される場合が多い。Oガス等を導入したプラズマエッチングでも、第2層配線との親和性が確保されるとともに、応力緩和層30の表面に凹凸を形成することができる。
【0034】
また凹凸の形成は、応力緩和層30の表面に凹凸形状を転写する転写法(ナノインプリント)を用いて行うことも可能である。この場合、応力緩和層30の構成材料として、熱可塑性樹脂材料を採用することが望ましい。そして、凹凸の逆形状が形成された転写型を加熱しながら、応力緩和層30の表面に加圧する。その後、応力緩和層30を冷却して、転写型を剥離することにより、応力緩和層30の表面に凹凸を形成することができる。
【0035】
また凹凸の形成は、フォトリソグラフィによって行うことも可能である。この場合、応力緩和層30のパターニングと同時に表面に凹凸を形成することが可能になり、製造工程を簡略化することができる。そのフォトリソグラフィのマスクとして、凹凸形成領域がハーフトーンのマスクを採用する。また、フォトリソグラフィによって形成された比較的大きな凹凸の表面に、上述したエッチングまたは転写法により比較的小さな凹凸を形成してもよい。
【0036】
次に図4(b)に示すように、応力緩和層30の表面に第2層配線22およびその下地層24を形成する。その具体的な方法は、上述した第1層配線12およびその下地膜14の形成方法と同様である。なお形成された第2層配線22をレーザ等でトリミングすることにより、キャパシタ特性のチューニングを行うことも可能である。
次に図4(c)に示すように、第2層配線22の表面にハンダボールを搭載してバンプ28を形成する。
【0037】
ところで第2層配線22は、図1に示す再配置配線64の形成工程において、再配置配線64と同時に形成することができる。すなわち、メッキやフォトリソグラフィ等を利用して、図4(c)に示す第2電極20を正確に形成することが可能になる。よって、所望の特性を備えたキャパシタCを形成することができる。また半導体チップ1の電子回路に近接してキャパシタCが配置されるので、キャパシタCの応答特性や高周波特性を確保することができる。さらに応力緩和層30を誘電層として利用するので、キャパシタCの容量値を自在に設定することができる。したがって、電気特性に優れた半導体チップ1を提供することができる。
また再配置配線と同時に第2電極20を形成し、さらに応力緩和層30を誘電層として利用するので、低コストでキャパシタCを形成することができる。加えて、キャパシタ形成領域にもトランジスタが形成できるため、キャパシタ形成領域の占有面積が必要なく、キャパシタ形成した半導体チップはチップサイズが大きくならない効果がある。
【0038】
そして、本実施形態に係る半導体チップでは、第2電極20の内面が凹凸面とされている。この構成によれば、その内面が平坦面の場合に比べて、同じ平面領域における第2電極20の表面積が大きくなるので、キャパシタCの容量値を増加させることができる。したがって、電気特性に優れた半導体チップ1を提供することができる。また応力緩和層30と第2電極20との接触面積が増加するので、応力緩和層30と第2電極20との密着強度を増加させることができる。
【0039】
(第2実施形態)
図5は第2実施形態に係る半導体チップであり、図5(a)は図1のB−B線に相当する部分における側面断面図であり、図5(b)は図5(a)のキャパシタC部の拡大図である。図5(b)に示すように、第2実施形態に係る半導体チップ(電子基板)は、第1電極10の内面が凹凸面とされている点で、その内面が平坦面の第1実施形態とは異なっている。なお第1実施形態と同様の構成となる部分については、その詳細な説明を省略する。
【0040】
第2実施形態では、第1層配線12の表面に凹凸18が形成されている。凹凸18の形成は、第1層配線12の表面をエッチングすることによって行うことが可能である。具体的には、Oガス等を導入してプラズマエッチングを短時間行う。なお上層の応力緩和層30との親和性を確保するため第1層配線12の表面に親和性処理を施す場合には、その親和性処理により応力緩和層30の表面に凹凸が形成される場合が多い。Oガス等を導入したプラズマエッチングでも、応力緩和層30との親和性が確保されるとともに、第1層配線12の表面に凹凸18を形成することができる。
【0041】
なお第1層配線12を電解Cuめっきで形成する際に、電流密度を上昇させることにより、表面に凹凸18が形成された第1層配線12を形成することも可能である。また第1層配線12をスパッタで形成する場合に、スパッタレートを上昇させるか、または低温でスパッタ処理を行うことにより、表面に凹凸18が形成された第1層配線12を形成することも可能である。
【0042】
このように、第2実施形態に係る半導体チップでは、第1電極10の内面が凹凸面とされている。これにより、その内面が平坦面の場合と比べて第1電極10の表面積が大きくなるので、キャパシタCの容量値を増加させることができる。また第1電極10と応力緩和層30との接触面積が増加するので、第1電極10と応力緩和層30との密着強度を増加させることができる。
【0043】
なお第1実施形態と同様に、第2電極20の内面も凹凸面とされている。これにより、その内面が平坦面の場合と比べて第2電極20の表面積が大きくなるので、キャパシタCの容量値をさらに増加させることができる。したがって、電気特性に優れた半導体チップを提供することができる。
【0044】
(第3実施形態)
図6は第3実施形態に係る半導体チップであり、図6(a)は図1のB−B線に相当する部分における側面断面図であり、図6(b)は図6(a)のキャパシタC部の拡大図である。図6(b)に示すように、第3実施形態に係る半導体チップ(電子基板)は、第1電極10の裏側に配置される第1応力緩和層31の表面に凹凸が形成され、その第1応力緩和層31の凹凸に倣って第1電極10の表面に凹凸が形成されている点で、上記各実施形態とは異なっている。なお上記各実施形態と同様の構成となる部分については、その詳細な説明を省略する。
【0045】
図6(a)に示すように、第3実施形態に係る半導体チップ1では、表面中央部に第1応力緩和層31が形成され、その第1応力緩和層31の表面に第2応力緩和層32が形成されている。また、接続端子11の表面から第1応力緩和層31の表面にかけて第1層配線12が延設されるとともに、第2応力緩和層32の表面には第2層配線22が形成されている。そして、平面視において第1層配線12と第2層配線22とが重なる領域(重畳領域)に、キャパシタCが形成されている。すなわち、重畳領域における第1層配線12が第1電極10として機能し、重畳領域における第2層配線22が第2電極20として機能する。その第1電極10と第2電極との間に、誘電体材料からなる第2応力緩和層32が配置されて、キャパシタCが形成されている。
【0046】
図6(b)に示すように、第1電極10の裏側に配置される第1応力緩和層31の表面には、凹凸33が形成されている。その具体的な形成方法は、第1実施形態と同様である。その第1応力緩和層31の凹凸33に倣って、第1層配線12の表面に凹凸18が形成されている。これにより、第1電極10の内面が凹凸面となり、第2実施形態と同様にキャパシタCの容量値を増加させることができる。また、第1応力緩和層31と第1電極10との密着強度および第1電極10と第2応力緩和層32との密着強度を、いずれも増加させることができる。
【0047】
そして第3実施形態では、第1電極10の裏側に配置される第1応力緩和層31の表面に凹凸33を形成し、その凹凸33に倣って第1層配線12の表面に凹凸18を形成する構成としたので、簡単かつ確実に第1電極10の内面を凹凸面とすることができる。
【0048】
(第4実施形態)
図7(a)は、第4実施形態に係る半導体チップの側面断面図である。第4実施形態では、接続端子11がキャパシタCの第1電極10として機能する点で、接続端子から延設された第1層配線が第1電極として機能する第1実施形態とは異なっている。なお第1実施形態と同様の構成となる部分については、その説明を省略する。
【0049】
第4実施形態では、接続端子11を覆うように応力緩和層30が形成されている。そのため、応力緩和層30の一部を半導体チップ1の表面周縁部に延設するか、または予め接続端子11を半導体チップ1の表面中央部寄りに形成しておく。その応力緩和層30の表面に、第1実施形態と同様に第2層配線22が形成されている。
【0050】
そして、平面視において接続端子11と第2層配線22とが重なる領域(重畳領域)に、キャパシタCが形成されている。すなわち、重畳領域における接続端子11が第1電極10として機能し、重畳領域における第2層配線22が第2電極20として機能する。その第1電極10と第2電極20との間に、誘電体材料からなる応力緩和層30が配置されて、キャパシタCが形成されている。
【0051】
第4実施形態では、接続端子11がキャパシタCの第1電極10として機能するので、半導体チップの電子回路に含まれるトランジスタの直近にキャパシタCを形成することが可能になる。そのため、トランジスタからキャパシタまでの配線長が最短となり、配線による寄生容量やスタブ等を最小にすることができる。特に、高周波領域での電気特性(ロス、ノイズ輻射)が向上するので、キャパシタの放充電特性が向上し、キャパシタを小型化することが可能になる。したがって、システム全体の電気特性の向上および小型化を実現することができる。
【0052】
図7(b)は、第4実施形態に係る半導体チップの変形例である。この変形例では、半導体チップの電子回路の内部配線11aが、パッシベーション膜8の裏面側に形成されている。そして、平面視において内部配線11aと第2層配線22とが重なる領域(重畳領域)に、キャパシタCが形成されている。すなわち、重畳領域における内部配線11aが第1電極10として機能し、重畳領域における第2層配線22が第2電極20として機能する。その第1電極10と第2電極との間に、応力緩和層30およびパッシベーション膜8が配置されて、キャパシタCが形成されている。
この変形例では、内部配線11aの表面におけるパッシベーション膜8を開口する必要がないので、製造コストを低減することができる。
【0053】
そして第1実施形態と同様に、第2電極20の内面を凹凸面とすることにより、キャパシタCの容量値を増加させることができる。また第2および第3実施形態と同様に、第1電極10の内面を凹凸面とすることにより、キャパシタCの容量値をさらに増加させることができる。これにより、電気特性に優れた半導体チップ1を提供することができる。
【0054】
(第5実施形態)
図8は、第5実施形態に係る半導体チップの側面断面図である。第5実施形態では、半導体チップの電子回路の内部にキャパシタが配置されている点で、半導体チップの電子回路と相手側基板との間にキャパシタが配置されている第1実施形態とは異なっている。なお第1実施形態と同様の構成となる部分については、その説明を省略する。
【0055】
第5実施形態では、第1接続端子11の表面から第1層配線12が延設されている。その第1層配線12の先端部を覆うように、応力緩和層30が形成されている。そして、第1接続端子11とは別の第2接続端子21から、応力緩和層30の表面にかけて、第2層配線22が延設されている。
【0056】
そして、平面視において第1層配線12と第2層配線22とが重なる領域(重畳領域)に、キャパシタCが形成されている。すなわち、重畳領域における第1層配線12が第1電極10として機能し、重畳領域における第2層配線22が第2電極20として機能する。その第1電極10と第2電極20との間に、誘電体材料からなる応力緩和層30が配置されて、キャパシタCが形成されている。これにより、いずれも電子回路から引き出された第1接続端子11と第2接続端子21との間に、キャパシタCが配置された状態となっている。このように、電子回路と相手側基板との間だけでなく、電子回路の内部にもキャパシタCを配置することができる。
【0057】
なお図6(a)に示すように、第1応力緩和層31の表面に第1電極10を形成し、第2応力緩和層32の表面に第2電極20を形成して、第2応力緩和層32を誘電層に利用してもよい。また第1層配線12に代えて、図7(a)に示すように、接続端子11を第1電極10として機能させてもよい。また図7(b)に示すように、内部配線11aを第1電極10として機能させてもよい。
【0058】
そして第1実施形態と同様に、第2電極20の内面を凹凸面とすることにより、キャパシタCの容量値を増加させることができる。また第2および第3実施形態と同様に、第1電極10の内面を凹凸面とすることにより、キャパシタCの容量値をさらに増加させることができる。これにより、電気特性に優れた半導体チップ1を提供することができる。
【0059】
(第6実施形態)
図9は、第6実施形態に係る半導体チップの側面断面図である。
第6実施形態に係る半導体チップは、図1に示す再配置配線構造に対して、図7(a)に示すキャパシタ構造を付加したものである。これにより、図9に示すように、半導体チップ1の第1接続端子11および第2接続端子21が、相手側基板の一つの実装端子(不図示)に接続されるようになっている。そして、その実装端子と第1接続端子11との間に、キャパシタCが配置された状態となっている。
このように、上記各実施形態の構造を組み合わせることにより、様々な態様でキャパシタを配置することができる。
【0060】
(電子機器)
次に、上述した半導体チップ(電子基板)を備えた電子機器の例につき、図9を用いて説明する。
図10は、携帯電話の斜視図である。上述した半導体チップは、携帯電話300の筐体内部に配置されている。
【0061】
なお、上述した半導体装置は、携帯電話以外にも種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ(PC)およびエンジニアリング・ワークステーション(EWS)、ページャ、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルを備えた装置などの電子機器に適用することが可能である。
【0062】
なお、本発明の技術範囲は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。すなわち、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。
【0063】
例えば、上記各実施形態では半導体チップの表面にキャパシタを形成したが、半導体チップの裏面にキャパシタを形成して、貫通電極により表面との導通を確保してもよい。また上記各実施形態では、電子回路が形成された半導体チップにキャパシタを形成したが、絶縁材料からなる電子基板にキャパシタを形成してもよい。
【図面の簡単な説明】
【0064】
【図1】再配置配線の説明図である。
【図2】第1実施形態に係る半導体チップの側面断面図である。
【図3】第1実施形態に係る半導体チップの製造方法の工程図である。
【図4】第1実施形態に係る半導体チップの製造方法の工程図である。
【図5】第2実施形態に係る半導体チップの側面断面図である。
【図6】第3実施形態に係る半導体チップの側面断面図である。
【図7】第4実施形態に係る半導体チップの側面断面図である。
【図8】第5実施形態に係る半導体チップの側面断面図である。
【図9】第6実施形態に係る半導体チップの側面断面図である。
【図10】携帯電話の斜視図である。
【符号の説明】
【0065】
C‥キャパシタ 10‥第1電極 20‥第2電極 30‥応力緩和層




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013