米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社東芝

発明の名称 半導体装置及びその製造方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−115980(P2007−115980A)
公開日 平成19年5月10日(2007.5.10)
出願番号 特願2005−307304(P2005−307304)
出願日 平成17年10月21日(2005.10.21)
代理人 【識別番号】100077849
【弁理士】
【氏名又は名称】須山 佐一
発明者 森田 敏行 / 西岡 岳
要約 課題
初期電気特性の向上及びストレスマイグレーション信頼性の向上を両立させた半導体装置及びそのような半導体装置を製造することができる半導体装置の製造方法を提供する。

解決手段
半導体装置は、半導体基板と、半導体基板上に形成された層間絶縁膜2と、層間絶縁膜2上に形成された層間絶縁膜と、層間絶縁膜2内に形成され、プラグ接続部3aを有する配線3と、層間絶縁膜内に形成され、プラグ接続部3aに接続されたビアプラグと、層間絶縁膜2内かつプラグ接続部3aの近傍に形成された複数の第1のダミー配線4と、層間絶縁膜2内かつプラグ接続部3aを除く配線3の部分の近傍に形成され、第1のダミー配線4より小さい幅及び第1のダミー配線4より大きい1つのダミー配線の単位当たりのパターン被覆率の少なくともいずれかを有する複数の第2のダミー配線5とを備えている。
特許請求の範囲
【請求項1】
半導体基板と、
前記半導体基板上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成された第2の絶縁膜と、
前記第1の絶縁膜内に形成され、プラグ接続部を有する配線と、
前記第2の絶縁膜内に形成され、前記配線の前記プラグ接続部に接続されたプラグと、
前記第1の絶縁膜内かつ前記プラグ接続部の近傍に形成された複数の第1のダミー配線と、
前記第1の絶縁膜内かつ前記プラグ接続部を除く前記配線の部分の近傍に形成され、前記第1のダミー配線より小さい幅及び前記第1のダミー配線より大きい1つのダミー配線の単位当たりのパターン被覆率の少なくともいずれかを有する複数の第2のダミー配線と
を具備することを特徴とする半導体装置。
【請求項2】
半導体基板と、
前記半導体基板上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成された第2の絶縁膜と、
前記第1の絶縁膜内に形成され、プラグ接続部を有する配線と、
前記第2の絶縁膜内に形成され、前記配線の前記プラグ接続部に接続されたプラグと、
前記第1の絶縁膜内であって、前記プラグ接続部における前記プラグが接続された領域の中心から前記配線の幅の半分の長さに0.5μm以上を加えた長さの領域外かつ前記配線の近傍に形成され、0.5μm以下の幅及び25%以上のパターン被覆率を有する複数のダミー配線と
を具備することを特徴とする半導体装置。
【請求項3】
前記配線は、0.3μm以上の幅を有することを特徴とする請求項1又は2記載の半導体装置。
【請求項4】
請求項1又は請求項2記載の半導体装置を製造する半導体装置の製造方法であって、
前記半導体基板上に、第1の絶縁膜を形成し、
前記第1の絶縁膜における前記配線を形成する位置に配線溝を形成し、かつ前記第1の絶縁膜における前記第1及び第2のダミー配線或いは前記ダミー配線を形成する位置にダミー配線溝を形成し、
めっき法を用いて、前記配線溝内に前記配線を形成し、かつ前記ダミー配線溝内に前記第1及び第2のダミー配線或いは前記ダミー配線を形成し、
前記配線と前記第1及び第2のダミー配線或いは前記ダミー配線が形成された前記第1の絶縁膜上に第2の絶縁膜を形成し、
前記第2の絶縁膜における前記プラグを形成する位置にホールを形成し、
前記ホール内に前記プラグを形成する
ことを特徴とする半導体装置の製造方法。
【請求項5】
前記第2のダミー配線或いは前記ダミー配線のレイアウトは、
前記配線のレイアウトを取得し、前記配線のレイアウト上で、前記配線を除いた領域の全面に前記第2のダミー配線或いは前記ダミー配線を発生させるステップと、
前記プラグのレイアウトを取得し、前記配線のレイアウト上で、前記プラグ接続部の近傍の領域、或いは前記プラグ接続部における前記プラグが接続される領域の中心から前記配線の幅の半分の長さに0.5μm以上を加えた長さの領域を設定するステップと、
前記配線のレイアウト上で、前記第2のダミー配線のうち前記プラグ接続部の近傍の領域に存在する前記第2のダミー配線を削除し、或いは前記ダミー配線のうち前記プラグ接続部における前記プラグが接続される領域の中心から前記配線の幅の半分の長さに0.5μm以上を加えた長さの領域に存在する前記ダミー配線を削除するステップと
に基づいて作製されることを特徴とする請求項4記載の半導体装置の製造方法。
発明の詳細な説明
【技術分野】
【0001】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【0002】
近年、半導体装置の配線としては、配線抵抗の低減や、配線不良の原因となるエレクトロマイグレーション(EM)及びストレスマイグレーション(SM)等のマイグレーションの耐性向上のために、Alの代わりにCuが用いられている。
【0003】
Cuは、AlのようなRIE(反応性イオンエッチング)による加工が困難であるため、Cuで配線を形成するには、絶縁膜の表面に予め溝やホールを形成しておき、溝やホールにCuが埋め込まれるように絶縁膜上にCu膜を形成し、その後化学的機械的研磨により不要なCu膜を除去して配線を形成するダマシン法が用いられている。
【0004】
ダマシン法におけるCu膜の形成方法としては、電解めっき法が広く用いられている。電解めっきに使用されるめっき液には、例えばCuイオンの他、埋め込み性を向上するため及びCu膜表面の平坦性を実現するために、アクセラレーター、サプレッサー、及びレベラー等の添加剤が所定量混入されている。この添加剤は、不純物としてCu膜内に取り込まれる。
【0005】
しかしながら、Cu膜中の不純物濃度が高い場合には、不純物が熱処理後に析出することにより、配線中にボイドが発生するおそれがある。ここで、上層のビアプラグやコンタクトプラグの直下の箇所にボイドが形成されると、ビアプラグやコンタクトプラグとの導通不良を引き起こし、初期電気特性不良となるおそれがある。
【0006】
一方、Cu膜中の不純物濃度が低い場合には、Cu膜の結晶構造が揃っているためにマイクロボイドの拡散が速く、ストレスマイグレーション(SM)信頼性が大幅に低下してしまう。
【0007】
なお、上層のビアホールを囲むように下層の配線内に絶縁材からなるダミーパターンを形成して、ビアホールの直下の箇所に発生するボイドを抑制する技術が開示されている(特許文献1参照)。
【特許文献1】特開2004−327666号公報
【発明の開示】
【発明が解決しようとする課題】
【0008】
本発明は、上記課題を解決するためになされたものである。即ち、本発明は、初期電気特性の向上及びストレスマイグレーション信頼性の向上を両立させた半導体装置及びそのような半導体装置を製造することができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0009】
本発明の一の態様によれば、半導体基板と、前記半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された第2の絶縁膜と、前記第1の絶縁膜内に形成され、プラグ接続部を有する配線と、前記第2の絶縁膜内に形成され、前記配線の前記プラグ接続部に接続されたプラグと、前記第1の絶縁膜内かつ前記プラグ接続部の近傍に形成された複数の第1のダミー配線と、前記第1の絶縁膜内かつ前記プラグ接続部を除く前記配線の部分の近傍に形成され、前記第1のダミー配線より小さい幅及び前記第1のダミー配線より大きい1つのダミー配線の単位当たりのパターン被覆率の少なくともいずれかを有する複数の第2のダミー配線とを具備することを特徴とする半導体装置が提供される。
【0010】
本発明の他の態様によれば、半導体基板と、前記半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された第2の絶縁膜と、前記第1の絶縁膜内に形成され、プラグ接続部を有する配線と、前記第2の絶縁膜内に形成され、前記配線の前記プラグ接続部に接続されたプラグと、前記第1の絶縁膜内であって、前記プラグ接続部における前記プラグが接続された領域の中心から前記配線の幅の半分の長さに0.5μm以上を加えた長さの領域外かつ前記配線の近傍に形成され、0.5μm以下の幅及び25%以上のパターン被覆率を有する複数のダミー配線とを具備することを特徴とする半導体装置が提供される。
【発明の効果】
【0011】
本発明の一及び他の態様によれば、初期電気特性の向上及びストレスマイグレーション信頼性の向上を両立させた半導体装置を提供することができる。
【発明を実施するための最良の形態】
【0012】
(第1の実施の形態)
以下、図面を参照しながら第1の実施の形態を説明する。図1は本実施の形態に係る半導体装置の模式的な縦断面図であり、図2は本実施の形態に係る半導体装置の模式的な横断面図であり、図3(a)及び図3(b)は本実施の形態に係る他の半導体装置の模式的な横断面図である。
【0013】
図1に示されるように、半導体装置は、例えばトランジスタ等の能動素子(図示せず)及び酸化膜(図示せず)を有する半導体基板1を備えており、半導体基板1上には、第1の絶縁膜としての層間絶縁膜2が形成されている。
【0014】
層間絶縁膜2としては、例えば、低誘電率絶縁膜(low−k膜)、或いはSiO膜等が挙げられる。低誘電率絶縁膜としては、例えば、有機Si酸化膜、有機樹脂膜、或いはポーラスSi酸化膜等が挙げられる。
【0015】
層間絶縁膜2内には、第1層配線3、複数の第1のダミー配線4、及び複数の第2のダミー配線5が互いにほぼ同一平面となるように形成されている。なお、第1層配線3は、実配線として機能するが、第1のダミー配線4及び第2のダミー配線5は実配線としては機能しない。
【0016】
第1層配線3等は、配線層6と、配線層6の側面及び底面を覆うバリアメタル膜7とからそれぞれ構成されている。配線層6の構成材料としては、例えばCu、Ag、Au等の金属材料が挙げられ、バリアメタル膜7の構成材料としては、例えばTa、Ti、TaN、TiN、NbN、WN、或いはVN等の導電性材料が挙げられる。なお、これらの材料を積層したものからバリアメタル膜7を形成してもよい。
【0017】
第1層配線3は、後述するビアプラグ10と接続された領域A(以下、この領域を「ビアプラグ接続領域」と称する。)を含むビアプラグ接続部3aと、ビアプラグ接続部3aを除く第1層配線3の部分であるビアプラグ非接続部3bとから構成されている。
【0018】
ビアプラグ接続部3aは、ビアプラグ非接続部3bより不純物濃度が低くなっている。なお、ここでいう「不純物」とは、C、O、S、Cl、及びNの少なくともいずれかを有する物質をいうものとする。第1層配線3の幅は、0.3μm以上であることが好ましい。
【0019】
第1のダミー配線4は、図2に示されるようにビアプラグ接続部3aの近傍に形成されている。具体的には、第1のダミー配線4は、ビアプラグ接続部3aの近傍に位置する第1の領域Bに形成されている。第1の領域Bは、ビアプラグ接続領域Aの中心から第1層配線3の幅の半分の長さに0.5μm以上を加えた長さの領域である。第1のダミー配線4の幅は2〜3μm程度となっており、第1のダミー配線4のパターン被覆率は25〜50%程度となっている。
【0020】
第2のダミー配線5は、ビアプラグ非接続部3bの近傍に形成されている。具体的には、第2のダミー配線5は、第1の領域B外かつビアプラグ非接続部3bから0.5μm未満内の範囲を含む近傍に位置する第2の領域Cに形成されている。なお、図示されていないが、第1の領域B外かつ第2の領域C外の領域にも第2のダミー配線5が形成されている。
【0021】
第2のダミー配線5は、第1のダミー配線4の幅より小さい幅及び第1のダミー配線4のパターン被覆率より大きいパターン被覆率の少なくともいずれかを有している。ここで、本実施の形態のダミー配線のパターン被覆率とは、1つのダミー配線の単位当たりにおけるダミー配線のパターン被覆率を意味している。具体的には、第1のダミー配線4のパターン被覆率とは領域Dの面積に対する1つの第1のダミー配線4の占有面積の割合を意味し、第2のダミー配線5のパターン被覆率とは領域Eの面積に対する1つの第2のダミー配線5の占有面積の割合を意味している。
【0022】
第2のダミー配線5の幅は、0.5μm以下が好ましく、0.01μm以上0.3μm以下がより好ましい。また、第2のダミー配線5のパターン被覆率は、25%以上が好ましい。さらに、第2のダミー配線5のパターン被覆率は、第2のダミー配線5形成後における層間絶縁膜2表面の平坦性を得るうえで、25%以上70%以下がより好ましい。
【0023】
図2においては、第2のダミー配線5の幅が第1のダミー配線4の幅より小さく、かつ第2のダミー配線5のパターン被覆率が第1のダミー配線4のパターン被覆率より大きいものが示されているが、第2のダミー配線5の幅が第1のダミー配線4の幅より小さい場合であれば、図3(a)に示されるように第2のダミー配線5のパターン被覆率は第1のダミー配線4のパターン被覆率以下となっていてもよい。また、第2のダミー配線5のパターン被覆率が第1のダミー配線4のパターン被覆率より大きい場合であれば、図3(b)に示されるように第2のダミー配線5の幅は第1のダミー配線4の幅以上となっていてもよい。
【0024】
なお、図3(a)においては、例えば、第1のダミー配線4は、大きさが1μm角程度及びパターン被覆率が25%程度となっているとともに、第2のダミー配線5は、大きさが0.3μm角程度及びパターン被覆率が25%程度となっている。
【0025】
また、図3(b)においては、例えば、第1のダミー配線4は、大きさが0.3μm角程度及びパターン被覆率が20%程度となっているとともに、第2のダミー配線5は、大きさが0.3μm角程度及びパターン被覆率が50%程度となっている。
【0026】
層間絶縁膜2上には、キャップ絶縁膜8が形成されている。キャップ絶縁膜8の構成材料としては、例えば、SiC、SiO、或いはSi等が挙げられる。
【0027】
キャップ絶縁膜8上には、第2の絶縁膜としての層間絶縁膜9が形成されている。層間絶縁膜9の構成材料としては、層間絶縁膜2の構成材料と同様のものが挙げられる。
【0028】
層間絶縁膜9内には、ビアプラグ10及び第2層配線11が形成されている。ビアプラグ10はビアプラグ接続領域Aにおける第1層配線3の直上に位置しており、第1層配線3のビアプラグ接続部3aに接続されている。第2層配線11はビアプラグ10を介して第1層配線3に電気的に接続されている。
【0029】
ビアプラグ10等は、配線層12と、配線層12の側面及び底面を覆うバリアメタル膜13とからそれぞれ構成されている。配線層12の構成材料としては配線層6の構成材料と同様のものが挙げられ、バリアメタル膜13の構成材料としてはバリアメタル膜7の構成材料と同様のものが挙げられる。
【0030】
層間絶縁膜9上には、キャップ絶縁膜14が形成されている。キャップ絶縁膜14の構成材料としては、キャップ絶縁膜8の構成材料と同様のものが挙げられる。なお、図1に示される半導体装置はパッシベーション膜や電極パッド等を省略している。
【0031】
このような半導体装置は、以下の方法により作製することができる。図4(a)〜図8(c)は本実施の形態に係る半導体装置の製造工程を模式的に示した工程縦断面図であり、図9は本実施の形態に係る半導体装置の製造工程を模式的に示した工程平面図である。
【0032】
まず、図4(a)に示されるように例えば半導体基板1上に、例えばCVD法(Chemical Vapor Deposition)或いは塗布法により層間絶縁膜2を形成する。
【0033】
層間絶縁膜2を形成した後、図4(b)に示されるようにフォトリソグラフィー及び反応性イオンエッチング(RIE)により層間絶縁膜2に配線溝2a、複数の第1のダミー配線溝2b、複数の第2のダミー配線溝2c等を形成する。
【0034】
図9に示されるように、配線溝2aはビアプラグ10と接続するための領域F(以下、この領域を「ビアプラグ接続予定領域」と称する。)を含む位置に形成される。配線溝2aの幅は、0.3μm以上であることが好ましい。0.3μm以上が好ましいとしたのは、0.3μm未満であると、配線溝2a自身で成膜速度が決まってしまい、第2のダミー配線溝2cを形成した場合であっても、ビアプラグ非接続部3bとなる後述するめっき膜16の部分の成膜速度が低下しないおそれがあるからである。
【0035】
第1のダミー配線溝2bは、ビアプラグ接続領域Fの中心から配線溝2aの幅の半分の長さに0.5μm以上を加えた範囲である第1の領域Bに形成されている。なお、第1の領域Bは、最大でもビアプラグ接続領域Fの中心から配線溝2aの幅の半分の長さに200μmを加えた範囲内とすることが好ましい。この理由は、200μmを超えた範囲では、たとえダミー配線溝が密に配置されていても、もはやビアプラグ接続部3aとなる後述するめっき膜16の部分の成膜速度に及ぶ影響は小さいからである。第1のダミー配線溝2bの幅は2〜3μm程度となっており、第1のダミー配線溝2bのパターン開口率は25〜50%程度となっている。
【0036】
第2のダミー配線溝2cは、第2の領域Cに形成されている。第2のダミー配線溝2cは、第1のダミー配線溝2bの幅より小さい幅及び第1のダミー配線溝2bのパターン開口率より大きいパターン開口率の少なくともいずれかを有している。ここで、本実施の形態のダミー配線溝のパターン開口率とは、1つのダミー配線溝の単位当たりにおけるダミー配線溝のパターン開口率を意味している。具体的には、第1のダミー配線溝2bのパターン開口率とは領域Dの面積に対する1つの第1のダミー配線溝2bの占有面積の割合を意味し、第2のダミー配線溝2cのパターン開口率とは領域Eの面積に対する1つの第2のダミー配線溝2cの占有面積の割合を意味している。なお、第1のダミー配線溝2b等内に後述するようにめっき膜16を埋め込んで第1のダミー配線4等を形成するので、パターン開口率とパターン被覆率はほぼ同義である。
【0037】
第2のダミー配線溝2cの幅は、0.5μm以下が好ましく、0.01μm以上0.3μm以下がより好ましい。また、第2のダミー配線溝2cのパターン開口率は、25%以上が好ましく、さらに25%以上70%以下がより好ましい。
【0038】
配線溝2a等を形成するには、まず、層間絶縁膜2上に第1層配線3のパターンが転写されたレジストパターンを形成し、このレジストパターンをマスクとして、RIEにより層間絶縁膜2をエッチングし、層間絶縁膜2に配線溝2a等を形成する。層間絶縁膜2に配線溝2a等を形成した後、アッシング等によりレジストパターンを除去する。
【0039】
配線溝2a等を形成した後、図4(c)に示されるように層間絶縁膜2上に、例えばスパッタ法或いはCVD法によりバリアメタル膜7を形成する。バリアメタル膜7を形成した後、図5(a)に示されるようにバリアメタル膜7上に、例えばスパッタ法により電解めっき時に電流を流すためのシード膜15を形成する。シード膜15の構成材料としては、例えばCu、Ag、Au等の金属材料が挙げられる。
【0040】
シード膜15を形成した後、図5(b)に示されるようにシード膜15上に電解めっき法によりめっき膜16を形成する。めっき膜16の構成材料としては、例えばCu、Ag、Au等の金属材料が挙げられる。なお、電解めっき時に使用されるめっき液には、例えばCuイオンのような金属イオンの他、アクセラレーター、サプレッサー、及びレベラー等の添加剤が所定量混入している。
【0041】
めっき膜16を形成した後、めっき膜16が形成された半導体基板1に熱処理(アニール)を施し、シード膜15及びめっき膜16の結晶を成長させて、図5(c)に示されるように配線膜6を形成する。
【0042】
配線膜6を形成した後、例えば化学的機械的研磨(Chemical Mechanical Polishing:CMP)により研磨して、図6(a)に示されるように配線溝2a、第1のダミー配線溝2b、及び第2のダミー配線溝2c内に存在する配線膜6及びバリアメタル膜7がそれぞれ残るように層間絶縁膜2上の不要な配線膜6及びバリアメタル膜7をそれぞれ除去する。
【0043】
これにより、配線溝2a内に第1層配線3が形成され、第1のダミー配線溝2b内に第1のダミー配線4が形成され、第2のダミー配線溝2c内に第2のダミー配線5が形成される。
【0044】
第1層配線3等を形成した後、図6(b)に示されるように層間絶縁膜2上に、例えばCVD法によりキャップ絶縁膜8を形成する。
【0045】
キャップ絶縁膜8を形成した後、図6(c)に示されるようにキャップ絶縁膜8上に、例えばCVD法(Chemical Vapor Deposition)或いは塗布法により層間絶縁膜9を形成する。
【0046】
層間絶縁膜9を形成した後、図7(a)に示されるようにフォトリソグラフィー及び反応性イオンエッチング(RIE)により層間絶縁膜9にビアホール9a、配線溝9b等を形成する。
【0047】
ビアホール9aはビアプラグ接続予定領域Fの直上に形成され、配線溝9bはビアホール9aと連通している。なお、ビアホール9aは、キャップ絶縁膜8を貫通するように形成される。
【0048】
ビアホール9a等を形成した後、図7(b)に示されるように層間絶縁膜9上に、例えばスパッタ法或いはCVD法によりバリアメタル膜13を形成する。バリアメタル膜13を形成した後、図7(c)に示されるようにバリアメタル膜13上に、例えばスパッタ法により電解めっき時に電流を流すためのシード膜17を形成する。
【0049】
シード膜17を形成した後、図8(a)に示されるようにシード膜17上に、電解めっき法によりめっき膜18を形成する。
【0050】
めっき膜18を形成した後、めっき膜18が形成された半導体基板1に熱処理(アニール)を施し、シード膜17及びめっき膜18の結晶を成長させて、図8(b)に示されるように配線膜12を形成する。
【0051】
配線膜12を形成した後、図8(c)に示されるように例えば化学的機械的研磨により研磨して、ビアホール9a及び配線溝9b内に存在する配線膜12及びバリアメタル膜13がそれぞれ残るように層間絶縁膜9上の不要な配線膜12及びバリアメタル膜13をそれぞれ除去する。
【0052】
これにより、ビアホール9a内にビアプラグ接続領域Aにおいて第1層配線3に接続されたビアプラグ10が形成され、配線溝9b内にビアプラグ10を介して第1層配線3に電気的に接続された第2層配線11が形成される。
【0053】
ビアプラグ10等を形成した後、層間絶縁膜10上に、例えばCVD法によりキャップ絶縁膜14を形成する。これにより、図1に示される半導体装置が形成される。
【0054】
上記では、フォトリソグラフィーにより第1層配線3等のパターンが転写されたレジストパターンを形成し、RIEによりこのレジストパターンをマスクとして層間絶縁膜2をエッチングして、層間絶縁膜2に配線溝2a等を形成しているが、このレジストパターンは、例えば以下の方法により作製された描画データに基づいて形成することが可能である。なお、以下で説明する第1層配線3等は仮想のものであり、実際に層間絶縁膜2に形成されているわけではない。図10は本実施の形態に係る描画データの作製方法の流れを示したフローチャートであり、図11(a)〜図13(b)は本実施の形態に係る描画データ作製状態を模式的に示した図である。
【0055】
まず、図10及び図11(a)に示されるようにデータベースから第1層配線3の設計レイアウトを取得し、第1層配線3をレイアウトする(S100)。その後、第1層配線3のパターン被覆率を算出する(S101)。
【0056】
次に、第2のダミー配線5の幅及びパターン被覆率等の条件を設定し(S102)、設定された条件に基づいて、第1層配線3のレイアウト上で図11(b)に示されるように第1層配線3を除いた領域の全面に第2のダミー配線5を発生させる(S103)。なお、第1層配線3を除いた領域の全面に第2のダミー配線5を発生させるので、当然ながら第2の領域Cのみならず第1の領域Bにも第2のダミー配線5が存在している。
【0057】
続いて、図12(a)に示されるようにデータベースからビアプラグ10の設計レイアウトを取得し、第1層配線3のビアプラグ接続部3a上にビアプラグ10をレイアウトする(S104)。
【0058】
その後、図12(b)に示されるように第1の領域Bを設定し(S105)、そして、図13(a)に示されるように第1の領域Bに存在する第2のダミー配線5を削除する(S106)。これにより、第2のダミー配線5がレイアウトされる。
【0059】
最後に、第1のダミー配線4の幅及びパターン被覆率等の条件を設定し(S107)、設定された条件に基づいて、図13(b)に示されるように第1の領域Bに第1のダミー配線4を発生させる(S108)。これにより、第1のダミー配線4がレイアウトされる。
【0060】
めっき膜の成膜速度とめっき膜中の不純物濃度とは密接な関係にある。具体的には、図14は本実施の形態に係るめっき膜の成膜速度とめっき膜中の不純物濃度との関係を示したグラフであるが、図14のグラフに示されるようにめっき膜の成膜速度が低いほどめっき膜中の不純物濃度は高くなる。従って、めっき膜中の不純物濃度を低くしたい部分においてはめっき膜の成膜速度を高くし、不純物濃度を高くしたい部分においてはめっき膜の成膜速度を低くすることにより、めっき膜中の不純物濃度を部分的にコントロールすることができる。
【0061】
ここで、めっき膜の成膜速度は、配線溝の近傍にダミー配線溝を形成することにより低下させることができる。即ち、めっきを施す際に配線溝の側壁のみならずダミー配線溝の側壁にも成膜活性化エネルギーを低下させて、成膜を促進させる添加剤が付着するので、ダミー配線溝内における電気的抵抗が低下し、電流が多く供給される。従って、めっきを施す際に供給される電流が一定の場合には、配線溝の近傍にダミー配線溝を形成すると、配線溝内に供給される電流が少なくなるので、配線溝内におけるめっき膜の成膜速度は低下する。
【0062】
配線溝の近傍にダミー配線溝を形成する場合、ダミー配線溝の大きさにより、成膜速度が変化する。即ち、上記したように添加剤はダミー配線溝の側壁に付着するので、ダミー配線溝の側壁面積が大きいほど、配線溝内におけるめっき膜の成膜速度は低下する。ここで、ダミー配線溝の側壁面積は、ダミー配線溝の幅を小さくするほど、またダミー配線溝を密に配置するほど全体として大きくなり、配線溝内におけるめっき膜の成膜速度をより低下させることができる。
【0063】
これらのことから、第1の領域Bに第1のダミー配線溝2bを形成した状態でめっき膜16を形成すると、ビアプラグ接続部3aとなる配線溝2a内の部分においては比較的高い成膜速度でめっき膜16が形成されるので、この部分においては低い不純物濃度を有するめっき膜16を形成することができる。一方、第2の領域Cに第1のダミー配線溝2bの幅より小さい幅及び第1のダミー配線溝2bのパターン開口率より大きいパターン開口率の少なくともいずれかを有する第2のダミー配線溝2cを形成した状態でめっき膜16を形成すると、ビアプラグ非接続部3bとなる配線溝2a内の部分においては低い成膜速度でめっき膜16が形成されるので、この部分においては高い不純物濃度を有するめっき膜16を形成することができる。これにより、本実施の形態では、初期電気特性の向上及びストレスマイグレーション信頼性の向上を両立させることができるという効果が得られる。
【0064】
近年、層間絶縁膜のポーラス化や薄膜化を行い、層間絶縁膜の比誘電率を低下させている。しかしながら、層間絶縁膜のポーラス化等を行うと、層間絶縁膜の機械的強度が低下してしまう。これに対し、本実施の形態では、第1の領域Bに幅が0.5μmを超えるか、或いはパターン被覆率が25%未満である第1のダミー配線4を形成しているので、層間絶縁膜2表面における金属被覆率を高めることができ、層間絶縁膜2の機械的強度の低下を抑制することができる。ただし、第1のダミー配線4形成後における層間絶縁膜2表面の平坦性を得ることを考慮すると、第1のダミー配線4の幅は、100μm以下とすることが好ましい。
【0065】
さらに、本実施の形態では、第1の領域B外かつ第2の領域C外の領域にも第2のダミー配線5を形成しているので、層間絶縁膜2表面における金属被覆率をより高めることができ、層間絶縁膜2の機械的強度の低下をより抑制することができる。なお、第1の領域B外かつ第2の領域C外の領域に第2のダミー配線5を形成しなくともよく、また第1の領域B外かつ第2の領域C外の領域には第2のダミー配線5とは異なる幅やパターン被覆率を有するダミー配線を形成してもよい。
【0066】
(実験例)
以下、実験例について説明する。本実験例では、配線溝の近傍にダミー配線溝を形成した状態で、めっき膜を形成した場合における配線の初期不良率とストレスマイグレーション不良率を調べた。また、ビアプラグ接続領域とビアプラグ非接続部において、配線中の様子を観察した。
【0067】
実験例1〜3では、幅が5μm及び深さが250nmの第1層配線と、幅が0.18μm及び深さが300nmの第2層配線とを、径が0.1μmのビアプラグで接続した構造の試料を使用した。
【0068】
このような構造の試料は、上記実施の形態とほぼ同様の製造方法により作製された。具体的には、能動素子を有するSi基板(半導体基板)に酸化膜を20nm形成した後、CVD法によりSiOC系の低誘電率絶縁膜(層間絶縁膜)を300nm形成した。次いで、フォトリソグラフィー工程及びRIE工程により、幅が5μm及び深さが250nmの配線溝と、ダミー配線溝を形成した。続いて、ロングスロースパッタ法(LTS)によりTa膜(バリアメタル膜)を30nm、Cu膜(シード膜)を80nm形成した。その後、電解めっき法によりCu膜(めっき膜)を800nm形成し、150℃で30分熱処理を行い、さらにCMPにより研磨して幅が5μm及び深さが250nmの第1層配線、及びダミー配線を形成した。さらに、プラズマCVD法によりSiC膜(キャップ膜)を50nm形成し、SiOC膜(層間絶縁膜)を800nm形成した。次いで、フォトリソグラフィー工程及びRIE工程により、径が0.1μmのビアホールと、幅が0.18μm及び深さが300nmの配線溝を形成した。続いて、ロングスロースパッタ法(LTS)によりTa膜(バリアメタル膜)を20nm、Cu膜(シード膜)を80nm形成した。その後、電解めっき法によりCu膜(めっき膜)を800nm形成し、150℃で30分熱処理を行い、さらにCMPにより研磨して、径が0.1μmのビアプラグ、及び幅が0.18μm及び深さが300nmの第2層配線を形成した。次いで、プラズマCVD法によりSiC膜(キャップ膜)を70nm形成し、その後、d−TEOS(パッシベーション膜)を600nm及びp−SiN(パッシベーション膜)を400nm形成した。最後に、Alパッド工程を行い、Cuを大気に触れさせないように電極パッドを表面に形成した。
【0069】
ここで、実験例1で使用した試料には、第1の領域に3μm角のダミー配線が1μm間隔で形成され、かつ第2の領域に0.1μm角のダミー配線が0.1μm間隔で形成されていた。実験例2で使用した試料には、第1の領域及び第2の領域に3μm角のダミー配線が1μm間隔で形成されていた。実験例3で使用した試料には、第1の領域及び第2の領域に0.1μm角のダミー配線が0.1μm間隔で形成されていた。
【0070】
実験例1〜3の試料をそれぞれ複数用意して、まず、初期不良を確認するために配線の電気抵抗値を測定した。そして、測定された電気抵抗値が所定値以上のものを初期不良とみなし、実験例毎に試料数に対する初期不良とみなされた試料数の百分率を初期不良率とした。
【0071】
また、ストレスマイグレーション不良を確認するためにストレスマイグレーション加速試験を実施した。ストレスマイグレーション加速試験は、試料を230℃で800時間放置することにより行われた。そして、ストレスマイグレーション加速試験後の電気抵抗値がストレスマイグレーション加速試験前の電気抵抗値に対して10%上昇したものをストレスマイグレーション不良とみなした。ここで、ストレスマイグレーション加速試験を実施した試料は初期不良とみなされた試料を除いたものであり、実験例毎に初期不良を除いた試料に対するストレスマイグレーション不良とみなされた試料数の百分率をストレスマイグレーション不良率とした。
【0072】
さらに、ストレスマイグレーション加速試験前において、ビアプラグ接続領域とビアプラグ非接続部における第1層配線の断面を、デュアルビーム装置(FIB−SEM)によりそれぞれ観察した。
【0073】
以下、表1を参照しながら実験結果について述べる。
【表1】


【0074】
表1に示されるように、実験例2においては、初期不良率は0%であり、ビアプラグ接続領域ではマイクロボイドは確認されなかった。また、実験例2においては、ストレスマイグレーション不良率が40%であり、ビアプラグ非接続部ではマイクロボイドが確認された。これらは、第1の領域及び第2の領域に比較的大きいダミー配線溝を形成した状態で、めっき膜を形成したので、ビアプラグ接続部となる部分及びビアプラグ非接続部となる部分のめっき膜の成膜速度が高く、これらの部分のめっき膜中の不純物が少なかったために生じたものと考えられる。
【0075】
実験例3においては、初期不良率が4%であり、ビアプラグ接続領域ではマイクロボイドが確認された。また、実験例3においては、ビアプラグ非接続部ではマイクロボイドが確認されたが、ストレスマイグレーション不良率は1%であった。これらは、第1の領域及び第2の領域に比較的小さいダミー配線溝を形成した状態で、めっき膜を形成したので、ビアプラグ接続部となる部分及びビアプラグ非接続部となる部分のめっき膜の成膜速度が低く、これらの部分のめっき膜中の不純物が多かったために生じたものと考えられる。
【0076】
これに対し、実験例1においては、初期不良率は0%であり、ビアプラグ接続領域ではマイクロボイドは確認されなかった。これは、第1の領域に比較的大きいダミー配線溝を形成した状態で、めっき膜を形成したので、ビアプラグ接続部となる部分のめっき膜の成膜速度が高く、この部分のめっき膜中の不純物が少なかったために生じたものと考えられる。
【0077】
また、実験例1においては、ビアプラグ非接続部ではマイクロボイドが確認されたが、ストレスマイグレーション不良率は1%であった。これは、第2の領域に比較的小さいダミー配線溝を形成した状態で、めっき膜を形成したので、ビアプラグ非接続部となる部分のめっき膜の成膜速度が低く、この部分のめっき膜中の不純物が多かったために生じたものと考えられる。
【0078】
なお、第1の領域及び第2の領域に図3(a)及び図3(b)に示されるような大きさ及びパターン被覆率を有するダミー配線を形成した場合にも、実験例1とほぼ同様の結果が得られた。
【0079】
(第2の実施の形態)
以下、図面を参照しながら第2の実施の形態を説明する。本実施の形態では、第1の領域にダミー配線を配置しない例について説明する。なお、第1の実施の形態と同様の部材においては同じ符号を付しており、第1の実施の形態で説明した内容と重複する内容については説明を省略する。図15は本実施の形態に係る半導体装置の模式的な縦断面図であり、図16は本実施の形態に係る半導体装置の模式的な横断面図である。
【0080】
図15及び図16に示されるように本実施の形態では、第2の領域Cには幅が0.5μm以下でパターン被覆率が25%以上である複数のダミー配線25が形成されているが、第1の領域Bにはダミー配線25は形成されていない。なお、第1の領域Bには、ダミー配線25のみならずそれ以外のダミー配線も形成されていない。ダミー配線25の幅、及びダミー配線25のパターン被覆率は、図2に示した第2のダミー配線5の幅、及び第2のダミー配線5のパターン被覆率と同様となっている。なお、本実施の形態に係るパターン被覆率は、第1の実施の形態に係るパターン被覆率と同義である。
【0081】
このような半導体装置は、以下の方法により作製することができる。図17は本実施の形態に係る半導体装置の製造工程を模式的に示した工程平面図である。なお、第1層配線を形成した後のプロセスについては、第1の実施の形態と同様であるので、説明を省略する。
【0082】
半導体基板1上に例えばCVD法等により層間絶縁膜2を形成し、その後、図17に示されるようにフォトリソグラフィ等により層間絶縁膜2に配線溝2a、ダミー配線溝2d等を形成する。
【0083】
配線溝2aはビアプラグ接続予定領域Fを含む位置に形成されている。ダミー配線溝2dは第2の領域Cに形成されている。ダミー配線溝2dの幅、及びダミー配線溝2dのパターン開口率は、図9に示した第2のダミー配線溝2cの幅、及び第2のダミー配線溝2cのパターン開口率と同様となっている。なお、本実施の形態に係るパターン開口率は、第1の実施の形態に係るパターン開口率と同義である。
【0084】
配線溝2a等を形成した後、層間絶縁膜2上に例えばスパッタ法等によりバリアメタル膜7を形成し、その後、バリアメタル膜7上に例えばスパッタ法によりシード膜15を形成する。
【0085】
シード膜15を形成した後、シード膜15上に電解めっき法によりめっき膜16を形成し、半導体基板1に熱処理(アニール)を施し、配線膜6を形成する。その後、CMPにより研磨して、層間絶縁膜2上の不要な配線膜6及びバリアメタル膜7をそれぞれ除去する。これにより、配線溝2a内に第1層配線3が形成され、ダミー配線溝2d内にダミー配線25が形成される。
【0086】
本実施の形態では、第1の領域Bにダミー配線溝2d等のダミー配線溝を形成せずに、かつ第2の領域Cにダミー配線溝2dを形成して、めっき膜16を形成しているので、第1の実施の形態とほぼ同様の効果が得られる。ここで、本実施の形態では、第1の領域Bにはダミー配線を形成していないので、ビアプラグ接続部となる配線溝2a内の部分においては、第1の実施の形態よりも低い不純物濃度を有するめっき膜16を形成することができる。
【0087】
なお、本発明は上記実施の形態の記載内容に限定されるものではなく、構造や材質、各部材の配置等は、本発明の要旨を逸脱しない範囲で適宜変更可能である。例えば、上記実施の形態では、ビアプラグ10が第1層配線3に接続されている場合について説明しているが、ビアプラグ10の代わりにコンタクトプラグを用いてもよい。また、上記実施の形態では、第1層配線3及び第2層配線11について説明しているが、第1層配線3及び第2層配線11に限定されない。
【図面の簡単な説明】
【0088】
【図1】第1の実施の形態に係る半導体装置の模式的な縦断面図である。
【図2】第1の実施の形態に係る半導体装置の模式的な横断面図である。
【図3】(a)及び(b)は第1の実施の形態に係る他の半導体装置の模式的な横断面図である。
【図4】(a)〜(c)は第1の実施の形態に係る半導体装置の製造工程を模式的に示した工程縦断面図である。
【図5】(a)〜(c)は第1の実施の形態に係る半導体装置の製造工程を模式的に示した工程縦断面図である。
【図6】(a)〜(c)は第1の実施の形態に係る半導体装置の製造工程を模式的に示した工程縦断面図である。
【図7】(a)〜(c)は第1の実施の形態に係る半導体装置の製造工程を模式的に示した工程縦断面図である。
【図8】(a)〜(c)は第1の実施の形態に係る半導体装置の製造工程を模式的に示した工程縦断面図である。
【図9】第1の実施の形態に係る半導体装置の製造工程を模式的に示した工程平面図である。
【図10】第1の実施の形態に係る描画データの作製方法の流れを示したフローチャートである。
【図11】(a)〜(b)は第1の実施の形態に係る描画データ作製状態を模式的に示した図である。
【図12】(a)〜(b)は第1の実施の形態に係る描画データ作製状態を模式的に示した図である。
【図13】(a)〜(b)は第1の実施の形態に係る描画データ作製状態を模式的に示した図である。
【図14】第1の実施の形態に係るめっき膜の成膜速度とめっき膜中の不純物濃度との関係を示したグラフである。
【図15】第2の実施の形態に係る半導体装置の模式的な縦断面図である。
【図16】第2の実施の形態に係る半導体装置の模式的な横断面図である。
【図17】第2の実施の形態に係る半導体装置の製造工程を模式的に示した工程平面図である。
【符号の説明】
【0089】
A…ビアプラグ接続領域、B…第1の領域、C…第2の領域、F…ビアプラグ接続予定領域、1…半導体基板、2…層間絶縁膜、2a…配線溝、2b…第1のダミー配線溝、2c…第2のダミー配線溝、2d…ダミー配線溝、3…第1層配線、3a…ビアプラグ接続部、3b…ビアプラグ非接続部、4…第1のダミー配線、5…第2のダミー配線、9…層間絶縁膜、9a…ビアホール、9b…配線溝、10…ビアプラグ、11…第2層配線、16,18…めっき膜、25…ダミー配線。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013