米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社東芝

発明の名称 半導体集積回路
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−104392(P2007−104392A)
公開日 平成19年4月19日(2007.4.19)
出願番号 特願2005−292341(P2005−292341)
出願日 平成17年10月5日(2005.10.5)
代理人 【識別番号】100083806
【弁理士】
【氏名又は名称】三好 秀和
発明者 及川 恒平
要約 課題
電源電圧及びクロック周波数が互いに異なる複数の回路ブロック間のデータ転送時間の増大を抑制可能な半導体集積回路を提供する。

解決手段
データ転送回路1は、第1の回路ブロックB1からの第1転送信号d00を入力する第1の転送回路11と、第1の回路ブロックB1からの第2転送信号d01を入力する第2の転送回路12と、第1の転送回路11からそれぞれ出力された第1転送信号d10及び第1転送信号d10の反転信号d10nを入力し、第2の回路ブロックB2からの応答信号a2に応じて第1転送信号d20を出力する第3の転送回路21と、第2の転送回路12からそれぞれ出力された第2転送信号d11及び第2転送信号d11の反転信号d11nを入力し、応答信号a2に応じて第2転送信号d21を出力する第4の転送回路22とを備える。
特許請求の範囲
【請求項1】
互いに電源電圧が異なる第1の回路ブロックと第2の回路ブロック間のデータ転送を行うデータ転送回路であって、
前記第1の回路ブロックからの第1転送信号を入力する第1の転送回路と、
前記第1の回路ブロックからの第2転送信号を入力する第2の転送回路と、
前記第1の転送回路からそれぞれ出力された前記第1転送信号及び前記第1転送信号の反転信号を入力し、前記第2の回路ブロックからの応答信号に応じて前記第1転送信号を出力する第3の転送回路と、
前記第2の転送回路からそれぞれ出力された前記第2転送信号及び前記第2転送信号の反転信号を入力し、前記応答信号に応じて前記第2転送信号を出力する第4の転送回路
とを備え、前記第1の転送回路は、前記第3及び前記第4の転送回路からそれぞれ出力される前記第1転送信号、前記第1転送信号の反転信号、前記第2転送信号及び前記第2転送信号の反転信号を用いて生成される転送制御信号に応じて前記第1転送信号及び前記第1転送信号の反転信号をそれぞれ出力し、前記第2の転送回路は、前記転送制御信号に応じて前記第2転送信号及び前記第2転送信号の反転信号をそれぞれ出力し、前記第1の転送回路から出力される前記第1転送信号の反転信号と前記第2の転送回路から出力される前記第2転送信号の反転信号を用いて、前記第1の回路ブロックに転送される応答信号を生成することを特徴とするデータ転送回路。
【請求項2】
前記第1乃至第4の転送回路のそれぞれが、
前記第1転送信号及び前記第2転送信号のいずれかが入力する第1入力トランジスタと、前記応答信号の反転信号及び前記転送制御信号の反転信号のいずれかが入力する第1反転入力トランジスタとがカスケード接続された第1入力回路と、
前記第1転送信号の反転信号及び前記第2転送信号の反転信号のいずれかが入力する第2反転入力トランジスタと、前記応答信号及び前記転送制御信号のいずれかが入力する第2入力トランジスタとがカスケード接続された第2入力回路と、
前記第1及び前記第2入力回路の導通状態に応じて出力信号のレベルを設定する出力設定回路
とを備え、前記第1入力トランジスタ、前記第2入力トランジスタ、前記第2反転入力トランジスタ及び前記第1反転入力トランジスタのチャネルはすべて同一の導電型であることを特徴とする請求項1に記載のデータ転送回路。
【請求項3】
前記出力設定回路が、
前記第1入力回路にドレイン電極が接続し、前記第2入力回路にゲート電極が接続する、チャネルが第1導電型の第1のトランジスタと、
前記第1入力回路にドレイン電極が接続し、前記第2入力回路にゲート電極が接続する、チャネルが第2導電型の第2のトランジスタと、
前記入力回路にゲート電極が接続し、前記第2入力回路にドレイン電極が接続する、チャネルが第1導電型の第3のトランジスタと、
前記入力回路にゲート電極が接続し、前記第2入力回路にドレイン電極が接続する、チャネルが第2導電型の第4のトランジスタ
とを備えることを特徴とする請求項2に記載のデータ転送回路。
【請求項4】
前記第1及び前記第2の転送回路に前記第1の回路ブロックと同一の電源電圧が印加され、前記第3及び前記第4の転送回路に前記第2の回路ブロックと同一の電源電圧が印加されることを特徴とする請求項1乃至3のいずれか1項に記載のデータ転送回路。
【請求項5】
前記第1及び前記第2の転送回路が前記第1の回路ブロックと同一のクロック周波数で動作し、前記第3及び前記第4の転送回路が前記第2の回路ブロックと同一のクロック周波数で動作し、前記第1の回路ブロックと前記第2の回路ブロックのクロック周波数が互いに異なることを特徴とする請求項1乃至4のいずれか1項に記載のデータ転送回路。
発明の詳細な説明
【技術分野】
【0001】
本発明は、電源電圧及びクロック周波数が異なる回路ブロック間のデータ転送を行う半導体集積回路に関する。
【背景技術】
【0002】
近年の半導体集積回路の設計において、高性能化とともに、低消費電力化は重要な課題である。低消費電力化の方法の一つとして、半導体集積回路を電源電圧及びクロック周波数が互いに異なる複数の回路ブロックに分割して、半導体集積回路の性能と消費電力を最適化する方法がある。上記方法には、クロック周波数が互いに異なる回路ブロック間のデータ転送を行う必要があるという問題がある。更に、クロック周波数が異なる回路ブロック間のクロックのタイミングのずれ(クロックスキュー)も問題になる。これらの問題を解決する方法として、クロック周波数が異なる回路ブロック間を非同期バスで接続する「グローバリィ・エイシンクロナス・ローカリィ・シンクロナス(Globally Asynchronous Locally Synchronous)方式(GALS方式)」等が提案されている。(例えば、非特許文献1参照。)。
【0003】
通常、クロック周波数が互いに異なる第1及び第2の回路ブロック間を接続する非同期バスは、第1及び第2の回路ブロック間のデータ転送を行うデータ転送回路を含む。具体的には、第1の回路ブロックに設定された第1のクロック周波数に同期して、第1の回路ブロックから転送されたデータ信号がデータ転送回路に転送される。データ転送回路に転送されたデータ信号は、第2の回路ブロックに設定された第2のクロック周波数に同期して、第2の回路ブロックに転送される。データ信号が第2の回路ブロックに転送されると、第2の回路ブロックは、データ転送回路を介して、データ信号が転送されたことを通知する応答信号を第1の回路ブロックに転送する。
【0004】
第1の回路ブロックから第2の回路ブロックまでのデータ信号が伝搬する経路、及び第2の回路ブロックから第1の回路ブロックまでの応答信号が伝搬する経路からなるデータ伝搬経路を、以下において「伝搬ループ」という。
【0005】
データ転送回路を介したデータ転送のスループットは、伝搬ループをデータ信号及び応答信号が伝搬する時間に依存する。つまり、伝搬ループが長ければ、データ転送回路を介したデータ転送時間が増大してスループットは低下する。一方、伝搬ループが短ければ、データ転送回路を介したデータ転送のスループットは向上する。したがって、伝搬ループを短くすることが、クロック周波数が異なる複数の回路ブロックを有する半導体集積回路の性能を向上させる上で重要である。
【0006】
一般に、電源電圧が異なる回路ブロック間では、回路ブロック内部の信号レベルが互いに異なる。そのため、第1の回路ブロックと第2の回路ブロックの電源電圧が異なる場合は、データ信号のレベルを第1の回路ブロックの内部信号レベルから第2の回路ブロックの内部信号レベルに変換するレベル変換回路、及び応答信号のレベルを第2の回路ブロックの内部信号レベルから第1の回路ブロックの内部信号レベルに変換するレベル変換回路が、伝搬ループ内に必要である。その結果、伝搬ループが長くなり、データ転送のスループットが低下する。つまり、半導体集積回路の性能が低下する問題が生じる。
【非特許文献1】バインブリッジ・ジェイ(Bainbridge,J.)、他 著、「ディレイ・インセンシティブ・システム・オン・チップ・インターコネクト・ユージング・ワン・オブ・フォー・データ・エンコーディング(Delay Insensitive System-on-Chip Interconnect using 1-of-4 Data Encoding)」、米国電子通信技術者協会(IEEE)、セブンス・インターナショナル・シンポジウム・オン・エイシンクロナス・サーキッツ・アンド・システムズ(Seventh International Symposium on Asynchronous Circuits and Systems )予稿集、2001年4月、p.118−126
【発明の開示】
【発明が解決しようとする課題】
【0007】
本発明は、電源電圧及びクロック周波数が互いに異なる複数の回路ブロック間のデータ転送時間の増大を抑制可能な半導体集積回路を提供する。
【課題を解決するための手段】
【0008】
本願発明の一態様によれば、互いに電源電圧が異なる第1の回路ブロックと第2の回路ブロック間のデータ転送を行うデータ転送回路であって、(イ)第1の回路ブロックからの第1転送信号を入力する第1の転送回路と、(ロ)第1の回路ブロックからの第2転送信号を入力する第2の転送回路と、(ハ)第1の転送回路からそれぞれ出力された第1転送信号及び第1転送信号の反転信号を入力し、第2の回路ブロックからの応答信号に応じて第1転送信号を出力する第3の転送回路と、(ニ)第2の転送回路からそれぞれ出力された第2転送信号及び第2転送信号の反転信号を入力し、応答信号に応じて第2転送信号を出力する第4の転送回路とを備え、第1の転送回路は、第3及び第4の転送回路からそれぞれ出力される第1転送信号、第1転送信号の反転信号、第2転送信号及び第2転送信号の反転信号を用いて生成される転送制御信号に応じて第1転送信号及び第1転送信号の反転信号をそれぞれ出力し、第2の転送回路は、転送制御信号に応じて第2転送信号及び第2転送信号の反転信号をそれぞれ出力し、第1の転送回路から出力される第1転送信号の反転信号と第2の転送回路から出力される第2転送信号の反転信号を用いて、第1の回路ブロックに転送される応答信号を生成するデータ転送回路が提供される。
【発明の効果】
【0009】
本発明によれば、電源電圧及びクロック周波数が互いに異なる複数の回路ブロック間のデータ転送時間の増大を抑制可能な半導体集積回路を提供できる。
【発明を実施するための最良の形態】
【0010】
次に、図面を参照して、本発明の第1及び第2の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。又、以下に示す第1及び第2の実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
【0011】
(第1の実施の形態)
本発明の第1の実施の形態に係るデータ転送回路1は、図1に示す互いに電源電圧が異なる第1の回路ブロックB1と第2の回路ブロックB2間のデータ転送を行う。
【0012】
データ転送回路1は、第1の回路ブロックB1からの第1転送信号d00を入力する第1の転送回路11と、第1の回路ブロックB1からの第2転送信号d01を入力する第2の転送回路12と、第1の転送回路11からそれぞれ出力された第1転送信号d10及び第1転送信号d10の反転信号d10nを入力し、第2の回路ブロックB2からの応答信号a2に応じて第1転送信号d20を出力する第3の転送回路21と、第2の転送回路12からそれぞれ出力された第2転送信号d11及び第2転送信号d11の反転信号d11nを入力し、応答信号a2に応じて第2転送信号d21を出力する第4の転送回路22とを備える。
【0013】
第1の転送回路11は、第3の転送回路21及び第4の転送回路22からそれぞれ出力される第1転送信号d20、第1転送信号d20の反転信号d20n、第2転送信号d21、及び第2転送信号d21の反転信号d21nを用いて生成される転送制御信号a10に応じて、第1転送信号d10及び第1転送信号d10の反転信号d10nをそれぞれ出力する。第2の転送回路12は、転送制御信号a10に応じて、第2転送信号d11及び第2転送信号d11の反転信号d11nをそれぞれ出力する。データ転送回路1は、第1の転送回路11から出力される第1転送信号d10の反転信号d10nと第2の転送回路12から出力される第2転送信号d11の反転信号d11nを用いて、第1の回路ブロックB1に転送される応答信号a0を生成する。
【0014】
第1の回路ブロックB1は、電位Vd1である第1の高電位電源線301及び電位Vssである低電位電源線400に接続する。第2の回路ブロックB2は、電位Vd2である第2の高電位電源線302及び低電位電源線400に接続する。ここで、第1の回路ブロックB1の内部信号のハイレベルを電位Vd1、ローレベルを電位Vssとする。そのため、第1の回路ブロックB1から出力される第1転送信号d00及び第2転送信号d01のハイレベルは電位Vd1、ローレベルは電位Vssである。又、第2の回路ブロックB2の内部信号のハイレベルを電位Vd2、ローレベルを電位Vssとする。そのため、第2の回路ブロックB2に入力する第1転送信号d20及び第2転送信号d21のハイレベルは電位Vd2、ローレベルは電位Vssである必要がある。
【0015】
第1の回路ブロックB1と第2の回路ブロックB2が互いに異なるクロック周波数で動作する場合、又は第1の回路ブロックB1と第2の回路ブロックB2のいずれか或いは両方がクロック信号に同期して動作しない非同期回路の場合に、データ転送回路1は、電源電圧が互いに異なる第1の回路ブロックB1と第2の回路ブロックB2を接続する非同期バスの一部であり、第1の回路ブロックB1と第2の回路ブロックB2間を転送される信号のレベル変換を行う。
【0016】
図1に示すように、データ転送回路1は、第1の転送回路11、第2の転送回路12を有する入力側回路10と、第3の転送回路21、第4の転送回路22を有する出力側回路20とを含む。
【0017】
第1の転送回路11は、待ち合わせ回路100A及びインバータ111を有する。配線200を伝搬して第1の転送回路11に転送された第1転送信号d00は、待ち合わせ回路100Aとインバータ111に入力する。インバータ111が出力する第1転送信号d00の反転信号d00nが、待ち合わせ回路100Aに入力する。待ち合わせ回路100Aから、配線210及び配線210Nを介して、第1転送信号d10及び第1転送信号d10の反転信号d10nが、第3の転送回路21にそれぞれ転送される。
【0018】
第2の転送回路12は、待ち合わせ回路100B及びインバータ121を有する。配線201を伝搬して第2の転送回路12に転送された第2転送信号d01は、待ち合わせ回路100Bとインバータ121に入力する。インバータ121が出力する第2転送信号d01の反転信号d01nが、待ち合わせ回路100Bに入力する。待ち合わせ回路100Bから、配線211及び配線211Nを介して、第2転送信号d11及び第2転送信号d11の反転信号d11nが、第4の転送回路22にそれぞれ転送される。
【0019】
入力側回路10は、更にNAND回路13を有する。NAND回路13に、待ち合わせ回路100Aから反転信号d10n、待ち合わせ回路100Bから反転信号d11nがそれぞれ転送される。NAND回路13は、配線202を介して応答信号a0を第1の回路ブロックB1に転送する。
【0020】
入力側回路10は、第1の高電位電源線301及び低電位電源線400に接続する。又、入力側回路10は、第1の回路ブロックB1に同期して動作する。
【0021】
一方、出力側回路20は、第2の高電位電源線302及び低電位電源線400に接続する。又、出力側回路20は、第2の回路ブロックB2に同期して動作する。
【0022】
出力側回路20が含む第3の転送回路21は、待ち合わせ回路100Cを有する。第1の転送回路11から転送された第1転送信号d10及び反転信号d10nが、待ち合わせ回路100Cに入力する。待ち合わせ回路100Cから、配線220を介して、第1転送信号d20が第2の回路ブロックB2に転送される。
【0023】
第4の転送回路22は、待ち合わせ回路100Dを有する。第2の転送回路12から転送された第2転送信号d11及び反転信号d11nが、待ち合わせ回路100Dに入力する。待ち合わせ回路100Dから、配線221を介して、第2転送信号d21が第2の回路ブロックB2に転送される。
【0024】
出力側回路20は、更にNAND回路23、NOR回路24及びインバータ25を有する。
【0025】
NAND回路23に、待ち合わせ回路100Cから第1転送信号d20の反転信号d20n、待ち合わせ回路100Dから第2転送信号d21の反転信号d21nがそれぞれ転送される。NAND回路23は、信号a1を入力側回路10に転送する。
【0026】
NOR回路24に、待ち合わせ回路100Cから第1転送信号d20、待ち合わせ回路100Dから第2転送信号d21がそれぞれ転送される。NOR回路24は、反転信号a1nを入力側回路10に転送する。反転信号a1nは信号a1の反転信号であり、転送制御信号a10は信号a1及び反転信号a1nを含む。
【0027】
配線222を伝搬して第2の回路ブロックB2から出力側回路20に転送された応答信号a2は、待ち合わせ回路100C、待ち合わせ回路100D及びインバータ25に入力する。インバータ25が出力する応答信号a2の反転信号a2nが、待ち合わせ回路100C及び待ち合わせ回路100Dに入力する。
【0028】
第1の転送回路11、第2の転送回路12、第3の転送回路21及び第4の転送回路22がそれぞれ有する待ち合わせ回路100A〜100Dは、図2に示す待ち合わせ回路100が採用可能である。図1に示したデータ転送回路1の動作を説明する前に、図2に示した待ち合わせ回路100について説明する。
【0029】
図2に示したように、待ち合わせ回路100は、第1入力回路110、第2入力回路120及び出力設定回路130とを備える。第1入力回路110は、入力信号Aが入力する第1入力トランジスタTaと、入力信号Bnが入力する第1反転入力トランジスタTbnがカスケード接続された回路である。第2入力回路120は、入力信号Aの反転信号である入力信号Anが入力する第2反転入力トランジスタTanと、入力信号Bnの反転信号である入力信号Bが入力する第2入力トランジスタTbがカスケード接続された回路である。出力設定回路130は、第1入力回路110及び第2入力回路120の導通状態に応じて出力信号のレベルを設定する回路である。ここで、第1入力トランジスタTa、第1反転入力トランジスタTbn、第2入力トランジスタTb及び第2反転入力トランジスタTanのチャネルはすべて同一の導電型である。図2は、第1入力トランジスタTa、第2入力トランジスタTb、第2反転入力トランジスタTan及び第1反転入力トランジスタTbnがn型チャネルMOSトランジスタ(以下において、「nMOSトランジスタ」という。)である例を示す。
【0030】
図2に示すように、第1入力回路110は出力端子102と低電位電源線400に接続する。具体的には、第1入力トランジスタTaのソース電極に低電位電源線400が接続し、ドレイン電極に第1反転入力トランジスタTbnのドレイン電極が接続する。第1入力トランジスタTaのゲート電極に入力信号Aが入力する。第1反転入力トランジスタTbnのゲート電極に入力信号Bnが入力し、ソース電極に出力端子102が接続する。
【0031】
第2入力回路120は出力端子103と低電位電源線400に接続する。具体的には、第2反転入力トランジスタTanのソース電極に低電位電源線400が接続し、ドレイン電極に第2入力トランジスタTbのドレイン電極が接続する。第2反転入力トランジスタTanのゲート電極に入力信号Anが入力する。第2入力トランジスタTbのゲート電極に入力信号Bが入力し、ソース電極に出力端子103が接続する。
【0032】
後述するように、入力信号Aは、第1転送信号d00、第1転送信号d10、第2転送信号d01及び第2転送信号d11のいずれかである。又、入力信号Bnは、応答信号a2の反転信号a2n及び信号a1の反転信号a1nのいずれかである。入力信号Anは、反転信号d00n、反転信号d10n、反転信号d01n及び反転信号d11nのいずれかである。入力信号Bは、応答信号a2及び信号a1のいずれかである。
【0033】
図2に示すように、出力設定回路130は、第1入力回路110にドレイン電極が接続し、第2入力回路120にゲート電極が接続するチャネルが第1導電型の第1のトランジスタT1と、第1入力回路110にドレイン電極が接続し、第2入力回路120にゲート電極が接続するチャネルが第2導電型の第2のトランジスタT2と、第1入力回路110にゲート電極が接続し、第2入力回路120にドレイン電極が接続するチャネルが第1導電型の第3のトランジスタT3と、第1入力回路110にゲート電極が接続し、第2入力回路120にドレイン電極が接続するチャネルが第2導電型の第4のトランジスタT4とを含む。
【0034】
第1のトランジスタT1及び第2のトランジスタT2のソース電極に電源線300が接続する。図2は、第1のトランジスタT1及び第3のトランジスタT3がp型チャネルMOSトランジスタであり、第2のトランジスタT2及び第4のトランジスタT4がnMOSトランジスタである例を示す。図2に示すように、出力端子103から出力信号Qが出力され、出力端子102から、出力信号Qの反転信号である出力信号Qnが出力される。
【0035】
図2に示した待ち合わせ回路100は、遮断回路140を更に備える。遮断回路140は、第5のトランジスタT5〜第8のトランジスタT8を含む。第5のトランジスタT5のチャネルは第1入力トランジスタTaのチャネルと同一の導電型であり、図2は第5のトランジスタT5がnMOSトランジスタである例を示す。第5のトランジスタのドレイン電極に第2のトランジスタT2のソース電極が接続し、ソース電極に低電位電源線400が接続する。第5のトランジスタのゲート電極に入力信号Aが入力する。
【0036】
第6のトランジスタT6のチャネルは第1反転入力トランジスタTbnのチャネルと同一の導電型であり、図2は第6のトランジスタT6がnMOSトランジスタである例を示す。第6のトランジスタのドレイン電極に第2のトランジスタT2のソース電極が接続し、ソース電極に低電位電源線400が接続する。第6のトランジスタのゲート電極に入力信号Bnが入力する。
【0037】
第7のトランジスタT7のチャネルは第2入力トランジスタTbのチャネルと同一の導電型であり、図2は第7のトランジスタT7がnMOSトランジスタである例を示す。第7のトランジスタのドレイン電極に第4のトランジスタT4のソース電極が接続し、ソース電極に低電位電源線400が接続する。第7のトランジスタのゲート電極に入力信号Bが入力する。
【0038】
第8のトランジスタT8のチャネルは第2反転入力トランジスタTanのチャネルと同一の導電型であり、図2は第8のトランジスタT8がnMOSトランジスタである例を示す。第8のトランジスタのドレイン電極に第4のトランジスタT4のソース電極が接続し、ソース電極に低電位電源線400が接続する。第8のトランジスタのゲート電極に入力信号Anが入力する。
【0039】
以下に、待ち合わせ回路100の動作を図3のタイミングチャートを用いて説明する。以下の説明では、入力信号A及び入力信号Anのハイレベルが電位Vd1、ローレベルが電位Vssとする。又、入力信号B及び入力信号Bnのハイレベルが電位Vd2、ローレベルが電位Vssとする。ここで、電位Vd1が電位Vd2より低電位であるとする。更に、電源線300の電位が電位Vd2であるとする。
【0040】
(イ)時刻t01において、入力信号Aがローレベルからハイレベル、入力信号Anがハイレベルからローレベルにそれぞれ変化する。
【0041】
(ロ)時刻t02において、入力信号Bnがローレベルからハイレベル、入力信号Bがハイレベルからローレベルにそれぞれ変化する。その結果、第1入力トランジスタTa及び第1反転入力トランジスタTbnがオンし、第1入力回路110が通電状態となる。出力端子102から低電位電源線400に電流が流れ、出力信号Qnがハイレベルからローレベルに変化する。一方、第2反転入力トランジスタTan及び第2入力トランジスタTbがオフし、第2入力回路120が遮断状態となる。出力端子103から低電位電源線400に電流が流れなくなり、出力信号Qがローレベルからハイレベルに変化する。その結果、時刻t03において、出力信号Qのレベルが電位Vd2になり、出力信号Qnのレベルが電位Vssになる。
【0042】
(ハ)時刻t04において、入力信号Aがハイレベルからローレベル、入力信号Anがローレベルからハイレベルにそれぞれ変化する。
【0043】
(ロ)時刻t05において、入力信号Bnがハイレベルからローレベル、入力信号Bがローレベルからハイレベルにそれぞれ変化する。その結果、第1入力トランジスタTa及び第1反転入力トランジスタTbnがオフし、第1入力回路110が遮断状態となる。出力端子102から低電位電源線400に電流が流れなくなり、出力信号Qnがローレベルからハイレベルに変化する。一方、第2反転入力トランジスタTan及び第2入力トランジスタTbがオンし、第2入力回路120が導通状態となる。出力端子103から低電位電源線400に電流が流れ、出力信号Qがハイレベルからローレベルに変化する。その結果、時刻t06において、出力信号Qのレベルが電位Vssになり、出力信号Qnのレベルが電位Vd2になる。
【0044】
以上に説明したように、待ち合わせ回路100は、入力信号A及び入力信号Anのレベルが変化した後、入力信号B及び入力信号Bnが変化したときに、出力信号Q及び出力信号Qnが変化する。入力信号A及び入力信号Bnが共にハイレベルのとき、つまり第1入力回路110が導通状態のときに出力信号Qがハイレベル、出力信号Qnがローレベルになる。入力信号A及び入力信号Bnが共にローレベルのとき、つまり第2入力回路120が導通状態のときに出力信号Qがローレベル、出力信号Qnがハイレベルになる。入力信号A及び入力信号Bnのレベルが異なるときは、出力信号Q及び出力信号Qnのレベルは変化しない。
【0045】
以上の説明では、電源線300の電位が第2の高電位電源線302の電位Vd2である例を説明した。そのため、出力信号Q及び出力信号Qnのハイレベルが電位Vd2である。電源線300の電位が第1の高電位電源線301の電位Vd1である場合には、出力信号Q及び出力信号Qnのハイレベルは電位Vd1である。既に述べたように、第1入力トランジスタTa、第1反転入力トランジスタTbn、第2入力トランジスタTb及び第2反転入力トランジスタTanのチャネルはすべて同一の導電型である。図2に示した待ち合わせ回路100では、第1入力トランジスタTa、第2入力トランジスタTb、第2反転入力トランジスタTan及び第1反転入力トランジスタTbnがnMOSトランジスタである。そのため、入力信号A、An、B、Bnのハイレベルが、電源線300の電位と等しい必要がない。つまり、入力信号A、An、B、Bnのハイレベルの電位に関わらず、待ち合わせ回路100の出力信号Q及び出力信号Qnのハイレベルは電源線300の電位で決まる。
【0046】
待ち合わせ回路100が遮断回路140を有するため、出力端子103或いは出力端子102の電位がハイレベルのときに、出力端子103及び出力端子102から低電位電源線400に流れるリーク電流が抑制される。例えば、入力信号A及び入力信号Bnが共にローレベルのとき、出力端子102の電位はハイレベルになる。このとき、第5のトランジスタT5及び第6のトランジスタT6がオフするため、第2のトランジスタT2を介して出力端子102から低電位電源線400に流れるリーク電流が抑制される。又、入力信号A及び入力信号Bnが共にローレベルのとき、第7のトランジスタT7及び第8のトランジスタT8がオフする。そのため、第4のトランジスタT4を介して、出力端子103から低電位電源線400に流れるリーク電流が抑制される。その結果、出力端子103或いは出力端子102がローレベルからハイレベルに変化するときの遷移時間が高速化される。
【0047】
図2に示した待ち合わせ回路100を図1に示した待ち合わせ回路100Aに適用した場合、入力信号Aは第1転送信号d00、入力信号Anは反転信号d00n、入力信号Bは信号a1、入力信号Bnは信号a1の反転信号a1nである。出力信号Qは第1転送信号d10、出力信号Qnは反転信号d10nである。
【0048】
待ち合わせ回路100を待ち合わせ回路100Bに適用した場合、入力信号Aは第2転送信号d01、入力信号Anは反転信号d01n、入力信号Bは信号a1、入力信号Bnは反転信号a1nである。出力信号Qは第2転送信号d11、出力信号Qnは反転信号d11nである。
【0049】
待ち合わせ回路100を待ち合わせ回路100Cに適用した場合、入力信号Aは第1転送信号d10、入力信号Anは反転信号d10n、入力信号Bは応答信号a2、入力信号Bnは反転信号a2nである。出力信号Qは第1転送信号d20、出力信号Qnは反転信号d20nである。
【0050】
待ち合わせ回路100を待ち合わせ回路100Dに適用した場合、入力信号Aは第2転送信号d11、入力信号Anは反転信号d11n、入力信号Bは応答信号a2、入力信号Bnは反転信号a2nである。出力信号Qは第2転送信号d21、出力信号Qnは反転信号d21nである。
【0051】
又、待ち合わせ回路100を待ち合わせ回路100A又は待ち合わせ回路100Bに適用した場合、図2に示した電源線300は図1に示した第1の高電位電源線301に相当する。待ち合わせ回路100を待ち合わせ回路100C又は待ち合わせ回路100Dに適用した場合、電源線300は図1に示した第2の高電位電源線302に相当する。
【0052】
次に、図1に示したデータ転送回路1の動作について説明する。データ転送回路1は、第1転送信号d00及び第2転送信号d01により、第1の回路ブロックB1から第2の回路ブロックB2にデータ幅1ビットのデータを転送する。具体的には、第1転送信号d00のレベルL00及び第2転送信号d01のレベルL01の変化を使用して、第1の回路ブロックB1から第2の回路ブロックB2にデータが転送される。
【0053】
レベルL00とレベルL01の組み合わせをレベル[L00、L01]で示すとき、第1の回路ブロックB1から第2の回路ブロックB2に転送されるデータは以下のように表される。即ち、レベル[1,0]、レベル[0,1]及びレベル[0,0]が、それぞれ「データ=0」、「データ=1」及び「データなし」を表す。ここで、L00=1はレベルL00がハイレベル、L00=0はレベルL00がローレベルであることを示す。「データなし」は、第1の回路ブロックB1から第2の回路ブロックB2にデータが転送されていない状態である。例えば、レベル[0,0]→レベル[1,0]→レベル[0,0]→レベル[0,1]と変化させることにより、「データなし」→「データ=0」→「データなし」→「データ=1」というデータ転送が実行される。
【0054】
第1の回路ブロックB1から第2の回路ブロックB2にデータが転送されると、第2の回路ブロックB2にデータが転送されたことを知らせる応答信号a2が、第2の回路ブロックB2から第1の回路ブロックB1に転送される。応答信号a2は、第2の回路ブロックB2からデータ転送回路1に転送制御信号a10として転送され、データ転送回路1から第1の回路ブロックB1に応答信号a0として転送される。
【0055】
レベル[0,0]→レベル[1,0]→レベル[0,0]→レベル[0,1]と変化させた場合の、応答信号a2も含めたデータ転送は、以下のようになる:
「データ無し」且つ「a2=0」→「データ=0」且つ「a2=0」→「データ=0」且つ「a2=1」→「データなし」且つ「a2=1」→「データなし」且つ「a2=0」。
【0056】
図4に示すタイミングチャートを用いて、データ転送回路1によるデータ転送の例を説明する。図4は、第1の回路ブロックB1から第2の回路ブロックB2に「データ=0」及び「データ=1」が順次転送される場合のタイミングチャートである。尚、時刻t0において、応答信号a2及び信号a1はローレベルであるとする。
【0057】
(イ)時刻t1において、第1転送信号d00がハイレベル、第2転送信号d01がローレベルとなり、第1の回路ブロックB1から「データ=0」が転送される。信号a1がローレベル、反転信号a1nがハイレベルの状態で、第1転送信号d00がハイレベルになるため、待ち合わせ回路100Aの出力信号Qがハイレベル、出力信号Qnがローレベルになる。つまり、時刻t2において第1転送信号d10がハイレベル、反転信号d10nがローレベルになる。一方、第2転送信号d01はローレベルであるため、待ち合わせ回路100Bの出力信号Qがローレベル、出力信号Qnがハイレベルになる。つまり、第2転送信号d11はローレベル、反転信号d11nはハイレベルである。その結果、時刻t2において応答信号a0がハイレベルになる。
【0058】
(ロ)時刻t2において応答信号a2がローレベルの状態で、第1転送信号d10がハイレベルになる。そのため、待ち合わせ回路100Cの出力信号Qがハイレベル、出力信号Qnがローレベルになる。つまり、時刻t3において第1転送信号d20がハイレベルになる。一方、第2転送信号d11はローレベル、反転信号d11nはハイレベルであるため、待ち合わせ回路100Dの出力信号Qがローレベル、出力信号Qnがハイレベルになる。つまり、第2転送信号d21はローレベル、反転信号d21nはハイレベルである。その結果、時刻t3において信号a1がハイレベル、反転信号a1nがローレベルになる。
【0059】
(ハ)時刻t4において、第1転送信号d00がローレベルになる。つまり、時刻t1〜t4が、第1の回路ブロックB1から「データ=0」が転送される期間である。信号a1がハイレベル、反転信号a1nがローレベルの状態で第1転送信号d00がローレベルになるため、時刻t5において、第1転送信号d10がローレベル、反転信号d10nがハイレベルになる。つまり、時刻t2〜t5が、入力側回路10から「データ=0」が転送される期間である。時刻t5において、応答信号a0はローレベルになる。
【0060】
(ニ)時刻t6において、第1転送信号d00がローレベルの状態で第2転送信号d01がハイレベルとなり、第1の回路ブロックB1から「データ=1」が転送される。信号a1がハイレベル、反転信号a1nがローレベルの状態で、第2転送信号d01がローレベルになるため、待ち合わせ回路100Cの出力信号Qはローレベル、出力信号Qnはハイレベルを維持する。つまり、時刻t6において第2転送信号d11はローレベル、反転信号d11nはハイレベルである。一方、第1転送信号d10はローレベル、反転信号d10nはハイレベルである。
【0061】
(ホ)時刻t7において、第2の回路ブロックB2に転送された「データ=0」に対応する応答信号a2が、第2の回路ブロックB2からデータ転送回路1に転送される。応答信号a2がハイレベルになり、待ち合わせ回路100Cの出力信号Qはローレベルになる。つまり、時刻t8において、第1転送信号d20がローレベルになる。時刻t3〜t8が、出力側回路20から「データ=0」が転送される期間である。
【0062】
(ヘ)時刻t8において、第1転送信号d20及び第2転送信号d21はローレベルであるため、信号a1はローレベル、反転信号a1nはハイレベルになる。第2転送信号d01がハイレベルの状態で、信号a1がローレベル、反転信号a1nがハイレベルになるため、待ち合わせ回路100Bの出力信号Qがハイレベル、出力信号Qnがローレベルになる。その結果、第2転送信号d11がハイレベル、反転信号d11nがローレベルになる。その結果、応答信号a0はハイレベルになる。
【0063】
(ト)時刻t10において、第2転送信号d01がローレベルになる。つまり、時刻t6〜t10が、第1の回路ブロックB1から「データ=1」が転送される期間である。信号a1がローレベル、反転信号a1nがハイレベルの状態で第2転送信号d01がローレベルになるため、第2転送信号d11はハイレベル、反転信号d11nはローレベルを維持する。
【0064】
(チ)時刻t11において、応答信号a2がローレベルになる。つまり、時刻t7〜t11が、「データ=0」の転送に対応する応答信号a2を第2の回路ブロックB2が転送する期間である。
【0065】
(リ)第2転送信号d11がハイレベル、反転信号d11nがローレベルの状態で応答信号a2がローレベルになるため、待ち合わせ回路100Dの出力信号Qがハイレベルになり、出力信号Qnはローレベルになる。つまり、時刻t12において、第2転送信号d21がハイレベルになる。その結果、信号a1がハイレベル、反転信号a1nがローレベルになる。
【0066】
(ヌ)第2転送信号d01がローレベルの状態で、信号a1がハイレベル、反転信号a1nがローレベルになるため、待ち合わせ回路100Bの出力信号Qがローレベルになり、出力信号Qnがハイレベルになる。つまり、時刻t13において、第2転送信号d11がローレベル、反転信号d11nがハイレベルになる。その結果、応答信号a0がローレベルになる。時刻t9〜t13が、入力側回路10から「データ=1」が転送される期間である。
【0067】
(ル)時刻t14において、第2の回路ブロックB2に転送された「データ=1」に対応する応答信号a2が、第2の回路ブロックB2からデータ転送回路1に転送される。応答信号a2がハイレベルになり、待ち合わせ回路100Dの出力信号Qはローレベルになる。つまり、時刻t15において、第2転送信号d21がローレベルになる。時刻t12〜t15が、出力側回路20から「データ=1」が転送される期間である。
【0068】
(ヲ)時刻t15において、第1転送信号d20及び第2転送信号d21はローレベルであるため、信号a1はローレベル、反転信号a1nはハイレベルになる。つまり、データ転送回路1は時刻t0の状態に戻る。
【0069】
時刻t5〜t6、及び時刻t13〜時刻t16は、第1転送信号d00及び第2転送信号d01が共にローレベルであり、第1の回路ブロックB1から第2の回路ブロックB2にデータが転送されない期間である。
【0070】
以上に説明したように、図1に示すデータ転送回路1では、第2の回路ブロックB2から転送される応答信号a2に応じて、第1の回路ブロックB1から第2の回路ブロックB2へのデータ転送が行われる。つまり、応答信号a2がローレベルになり、直前に転送されたデータが第2の回路ブロックB2に転送されたことが確認された後、次のデータが転送される。そのため、クロック周波数が異なる第1の回路ブロックB1と第2の回路ブロックB2間のデータ転送が可能である。データ転送回路1は、第1の回路ブロックB1から第2の回路ブロックB2にデータ幅1ビットのデータを転送する。そのため、複数データ幅のデータを転送するためには、データ転送回路1をデータ幅分用意すればよい。
【0071】
又、既に述べたように、図1に示した待ち合わせ回路100A〜100Dに、図2に示した待ち合わせ回路100を適用した場合、入力される信号のハイレベルの値に関わらず、待ち合わせ回路100A〜100Dに印加される電位Vd1又は電位Vd2をハイレベルとする信号が出力される。具体的には、ハイレベルが電位Vd1である第1転送信号d10、反転信号d10n、第2転送信号d11及び反転信号d11nが、ハイレベルが電位Vd2である第1転送信号d20、反転信号d20n、第2転送信号d21及び反転信号d21nとして、出力側回路20から第2の回路ブロックB2にそれぞれ転送される。又、ハイレベルが電位Vd2である応答信号a2が、ハイレベルが電位Vd1である応答信号a0として第1の回路ブロックB1に転送される。
【0072】
つまり、データ転送回路1は、信号のレベル変換機能を有する。そのため、第1の高電位電源線301の電位Vd1が第2の高電位電源線302の電位Vd2より小さい場合、或いは第1の高電位電源線301の電位Vd1が第2の高電位電源線302の電位Vd2より大きい場合に、第1の回路ブロックB1と第2の回路ブロックB2間のデータ転送が可能である。
【0073】
本発明の第1の実施の形態に係るデータ転送回路1では、第1転送信号d10と第1転送信号d10の反転信号d10n、第2転送信号d11と第2転送信号d11の反転信号d11nによって、入力側回路10と出力側回路20間でデータが転送される。第1転送信号d10と第1転送信号d10の反転信号d10nを使用するため、待ち合わせ回路100A及び待ち合わせ回路100Cに図2に示した待ち合わせ回路100が適用可能である。又、第2転送信号d11と第2転送信号d11の反転信号d11nを使用するため、待ち合わせ回路100B及び待ち合わせ回路100Dに待ち合わせ回路100が適用可能である。待ち合わせ回路100A〜待ち合わせ回路100Dに待ち合わせ回路100を適用することにより、電源電圧及び周波数クロックが異なる第1の回路ブロックB1と第2の回路ブロックB2間のデータ転送を実現できる。更に、待ち合わせ回路100は、入力信号の信号レベルを変換する機能を有する。そのため、待ち合わせ回路とレベル変換回路をそれぞれ使用する必要がない。その結果、図1に示したデータ転送回路1によれば、伝搬ループの増大を抑制でき、データ転送のスループットが向上する。
【0074】
<変形例>
図5に本発明の第1の実施の形態の変形例に係る待ち合わせ回路101を示す。待ち合わせ回路101は、遮断回路140を含まない点が図2に示した待ち合わせ回路100と異なる。図5に示すように、第2のトランジスタT2のソース電極、及び第4のトランジスタT4のソース電極が低電位電源線400に接続する。待ち合わせ回路101は、遮断回路140を含まないため、出力端子103或いは出力端子102の電位がハイレベルのときに、出力端子103及び出力端子102から低電位電源線400に流れるリーク電流を抑制できない。しかし、待ち合わせ回路101では、待ち合わせ回路100に対して回路面積及び消費電力が削減される。つまり、待ち合わせ回路101を待ち合わせ回路100A〜100Dに適用することにより、図1に示したデータ転送回路1の回路面積及び消費電力が削減される。
【0075】
(第2の実施の形態)
本発明の第2の実施の形態に係るデータ転送回路1Aは、図6に示すように、第1転送信号d10と第2転送信号d11が入力するNOR回路14を備える点が図1と異なる。NOR回路14の出力は、信号線21Nを伝搬して第3の転送回路21及び第4の転送回路22に転送される。又、図6に示すデータ転送回路1Aは、図1に示したデータ転送回路1が含む第1の転送回路11と第3の転送回路21を接続する配線210N、及び第2の転送回路12と第4の転送回路22を接続する配線211Nを含まない。その他の構成については、図1に示す第1の実施の形態と同様である。
【0076】
図6に示した信号線21Nを介して、NOR回路14の出力信号である反転信号d1Nが、待ち合わせ回路100C及び待ち合わせ回路100Dに転送される。つまり、反転信号d1Nは、反転信号d10nと反転信号d11nを兼ねた信号である。図6に示したデータ転送回路1Aの動作を示すタイミングチャートを、図7に示す。
【0077】
図7に示すように、入力側回路10から「データ=0」が転送される期間である時刻t2〜時刻t5において、反転信号d1Nは図4に示した第1転送信号d10の反転信号d10nと等価である。そのため、時刻t2〜時刻t5において、図6に示した待ち合わせ回路100Cは、図1に示した待ち合わせ回路100Cと同じ動作を行う。時刻t2〜時刻t5において、図6に示した待ち合わせ回路100Dに転送される第2転送信号d11と反転信号d1Nは共にローレベルである。つまり、時刻t2〜時刻t5において、反転信号d1Nのレベルと反転信号d11nのレベルは異なる。しかし、「データ=0」が転送される時刻t2〜時刻t5においては、反転信号d11nのレベルに関わらず待ち合わせ回路100Dの状態は変化しない。つまり、待ち合わせ回路100Dに転送される反転信号d11nが反転信号d1Nに代わっても、図1に示したデータ転送回路1と図6に示したデータ転送回路1Aの動作は同じである。
【0078】
又、図7に示すように、入力側回路10から「データ=1」が転送される期間である時刻t9〜時刻t13において、反転信号d1Nは図4に示した第2転送信号d11の反転信号d11nと等価である。そのため、時刻t9〜時刻t13において、図6に示した待ち合わせ回路100Dは、図1に示した待ち合わせ回路100Dと同じ動作を行う。時刻t9〜時刻t13において、図6に示した待ち合わせ回路100Cに転送される第1転送信号d10と反転信号d1Nは共にローレベルである。つまり、時刻t2〜時刻t5において、反転信号d1Nのレベルと反転信号d10nのレベルは異なる。しかし、「データ=1」が転送される時刻t9〜時刻t13においては、反転信号d10nのレベルに関わらず待ち合わせ回路100Cの状態は変化しない。つまり、待ち合わせ回路100Cに転送される反転信号d10nが反転信号d1Nに代わっても、図1に示したデータ転送回路1と図6に示したデータ転送回路1Aの動作は同じである。
【0079】
以上に説明したように、反転信号d10nと反転信号d11nを兼ねた反転信号d1Nを使用することによって、図6に示したデータ転送回路1Aは図1に示したデータ転送回路1と同一のデータ転送を行うことができる。
【0080】
本発明の第2の実施の形態に係るデータ転送回路1Aによれば、入力側回路10と出力側回路20を接続する信号線の数を減らすことができる。他は、第1の実施の形態と実質的に同様であり、重複した記載を省略する。
【0081】
上記のように、本発明は第1又は第2の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。つまり、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【図面の簡単な説明】
【0082】
【図1】本発明の第1の実施の形態に係るデータ転送回路の構成を示す模式図である。
【図2】本発明の第1の実施の形態に係るデータ転送回路に適用される待ち合わせ回路の構成を示す模式図である。
【図3】図2に示した待ち合わせ回路の動作を説明するためのタイミングチャートである。
【図4】本発明の第1の実施の形態に係るデータ転送回路の動作を説明するためのタイミングチャートである。
【図5】本発明の第1の実施の形態に係るデータ転送回路に適用される待ち合わせ回路の他の構成を示す模式図である。
【図6】本発明の第2の実施の形態に係るデータ転送回路の構成を示す模式図である。
【図7】本発明の第2の実施の形態に係るデータ転送回路の動作を説明するためのタイミングチャートである。
【符号の説明】
【0083】
1、1A…データ転送回路
10…入力側回路
11…第1の転送回路
12…第2の転送回路
20…出力側回路
21…第3の転送回路
22…第4の転送回路
100、101、100A〜100D…待ち合わせ回路
110…第1入力回路
120…第2入力回路
130…出力設定回路
140…遮断回路
300…電源線
301…第1の高電位電源線
302…第2の高電位電源線
400…低電位電源線
T1…第1のトランジスタ
T2…第2のトランジスタ
T3…第3のトランジスタ
T4…第4のトランジスタ
Ta…第1入力トランジスタ
Tan…第2反転入力トランジスタ
Tb…第2入力トランジスタ
Tbn…第1反転入力トランジスタ




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013