米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社東芝

発明の名称 マスタースライス型半導体集積回路装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−19176(P2007−19176A)
公開日 平成19年1月25日(2007.1.25)
出願番号 特願2005−197828(P2005−197828)
出願日 平成17年7月6日(2005.7.6)
代理人 【識別番号】100058479
【弁理士】
【氏名又は名称】鈴江 武彦
発明者 藤井 真二 / 森本 寿喜
要約 課題
本発明は、セルサイズの増大を伴わずに上層配線との接続の自由度を確保することを特徴とする。

解決手段
基本セル内に設けられた複数の端子のうちの少なくとも1つは、複数のグリッド線のうちグリッド線G1に沿って互いに離間して配置された第1、第2のパターン11、12と、グリッド線G1と隣り合うグリッド線G2に沿って互いに離間して配置されると共に第1、第2のパターン11、12と隣り合うように配置された第3、第4のパターン13、14と、第1、第2、第3及び第4のパターン相互を接続するようにグリッド線G1、G2間に配置され、グリッド線の延長方向における寸法が、グリッド線の延長方向における第1、第2のパターンの寸法と両パターンの間隔とを合わせた寸法、または第3、第4のパターンの寸法と両パターンの間隔とを合わせた寸法よりも小さく設定された第5のパターン15とから構成される。
特許請求の範囲
【請求項1】
同一方向に延長する複数のグリッド線が半導体基板上に仮想され、上記半導体基板に形成されたトランジスタのソース領域、ドレイン領域、ゲート電極と電気的に接続されたそれぞれ金属層からなる複数の端子が基本セル内に設けられ、
上記複数の端子のうちの少なくとも1つは、
上記複数のグリッド線のうち第1のグリッド線に沿って互いに離間して配置された第1、第2のパターンと、
上記第1のグリッド線と隣り合う第2のグリッド線に沿って互いに離間して配置されると共に上記第1、第2のパターンと隣り合うように配置された第3、第4のパターンと、
上記第1、第2、第3及び第4のパターン相互を接続するように上記第1、第2のグリッド線間に配置され、上記グリッド線の延長方向における寸法が、上記グリッド線の延長方向における上記第1、第2のパターンの寸法と両パターンの間隔とを合わせた寸法、または上記グリッド線の延長方向における上記第3、第4のパターンの寸法と両パターンの間隔とを合わせた寸法よりも小さく設定された第5のパターンとから構成されていることを特徴とするマスタースライス型半導体集積回路装置。
【請求項2】
前記第1、第2、第3及び第4のパターンには、上層配線と電気的に接続するビアコンタクトが形成されるビアコンタクト形成予定領域がそれぞれ設けられていることを特徴とする請求項1記載のマスタースライス型半導体集積回路装置。
【請求項3】
同一方向に延長する複数のグリッド線が半導体基板上に仮想され、上記半導体基板に形成されたトランジスタのソース領域、ドレイン領域、ゲート電極と電気的に接続されたそれぞれ金属層からなる複数の端子が基本セル内に設けられ、
上記複数の端子のうちの少なくとも1つは、
上記複数のグリッド線のうち第1のグリッド線に沿って配置された第1のパターンと、
上記第1のグリッド線と隣り合う第2のグリッド線に沿って配置されると共に上記第1のパターンと隣り合うように配置された第2のパターンと、
上記第1及び第2のパターン相互を上記第1及び第2のパターンの端部で接続するように上記第1、第2のグリッド線間に配置され、上記グリッド線の延長方向における寸法が上記グリッド線の延長方向における上記第1または第2のパターンの寸法よりも小さく設定された第3のパターンとから構成されていることを特徴とするマスタースライス型半導体集積回路装置。
【請求項4】
前記第1及び第2のパターンには、上層配線と電気的に接続するビアコンタクトが形成されるビアコンタクト形成予定領域がそれぞれ設けられていることを特徴とする請求項3記載のマスタースライス型半導体集積回路装置。
【請求項5】
同一方向に延長する複数のグリッド線が半導体基板上に仮想され、上記半導体基板に形成されたトランジスタのソース領域、ドレイン領域、ゲート電極と電気的に接続されたそれぞれ金属層からなる複数の端子が基本セル内に設けられ、
上記複数の端子のうちの少なくとも1つは、上記複数のグリッド線のうち互いに隣り合う第1及び第2のグリッド線に沿って配置され、上記第1のグリッド線の延長方向に沿った領域の中央部に第1の凹部を有し、上記第2のグリッド線の延長方向に沿った領域の中央部に第2の凹部を有し、かつ第1及び第2のグリッド線相互間に位置する領域では上記グリッド線の延長方向における両端部に第3及び第4の凹部を有する端子であることを特徴とするマスタースライス型半導体集積回路装置。
発明の詳細な説明
【技術分野】
【0001】
本発明は、複数の基本セルが形成されたマスタースライス型半導体集積回路装置に係り、特に基本セルの端子の形状に関する。
【背景技術】
【0002】
トランジスタのソース、ドレイン拡散領域、ゲート電極、及びソース、ドレイン拡散領域、ゲート電極のそれぞれと電気的に接続された第1層目の金属層からなる複数の端子が形成された複数の基本セルが予め用意され、顧客の注文に応じて2層目以降の金属層を用いて上層配線を形成することで製品の納期短縮化を図ったマスタースライス型半導体集積回路装置が知られている。マスタースライス型半導体集積回路装置において、2層目以降の上層配線は、計算機を用いた自動配線設計手法を用いて、半導体基板上に仮想されたグリッド線に沿って設計し、配置される。通常、グリッド線は、水平方向及び垂直方向のグリッド線からなる。マスタースライス方式で形成される2層目以降の上層配線の配線ピッチが、第1層目の金属層からなる端子の配線ピッチよりも狭い場合、端子の平面形状をできるだけ大きくすることは、基本セルと上層配線との接続の自由度を上げることになる。しかし、単純に端子の平面形状を大きくすると、金属配線のマルチスペース違反というデザインルール違反を起こし、その端子の隣りに位置するグリッドには他の端子を配置することができなくなる。
【0003】
また、マルチスペース違反を避けるために、端子の平面形状をH形状にした場合には、ラウンディングの影響で、設計上では細かなパターンが太って形成されてしまい、隣りの端子とショートすることによる歩留まり低下の危険性がある。
【0004】
配線の微細化が進むにつれて細密パターンのラウンディングによるOPC(Optical Proximity Correction:光近接効果補正)が困難になってきており、完全な補正が難しくなっている。すなわち、ショートの危険性があるので、端子の平面形状を大きくすることができない。それにより、基本セルと上層配線との接続の自由度が損なわれ、論理回路によってはセルサイズの増大を招く。
【0005】
なお、特許文献1には、計算機を用いた自動配線設計手法により、水平方向は第1の配線を、垂直方向は第2の配線を用い、配線の方向を切り換える領域には第1及び第2の配線相互を接続するビア(Via)を配置し、1グリッド分は垂直方向でも第1の配線を、水平方向でも第2の配線を使用することを許容することで、ビア配置の制約から生じる未結線の発生を低減させるようにした半導体集積回路装置が開示されている。
【特許文献1】特開平7−321210号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
本発明は上記のような事情を考慮してなされたものであり、その目的は、セルサイズの増大を伴わずに上層配線との接続の自由度を確保することができるマスタースライス型半導体集積回路装置を提供することにある。
【課題を解決するための手段】
【0007】
本発明のマスタースライス型半導体集積回路装置は、同一方向に延長する複数のグリッド線が半導体基板上に仮想され、上記半導体基板に形成されたトランジスタのソース領域、ドレイン領域、ゲート電極と電気的に接続されたそれぞれ金属層からなる複数の端子が基本セル内に設けられ、上記複数の端子のうちの少なくとも1つは、上記複数のグリッド線のうち第1のグリッド線に沿って互いに離間して配置された第1、第2のパターンと、上記第1のグリッド線と隣り合う第2のグリッド線に沿って互いに離間して配置されると共に上記第1、第2のパターンと隣り合うように配置された第3、第4のパターンと、上記第1、第2、第3及び第4のパターン相互を接続するように上記第1、第2のグリッド線間に配置され、上記グリッド線の延長方向における寸法が、上記グリッド線の延長方向における上記第1、第2のパターンの寸法と両パターンの間隔とを合わせた寸法、または上記グリッド線の延長方向における上記第3、第4のパターンの寸法と両パターンの間隔とを合わせた寸法よりも小さく設定された第5のパターンとから構成されていることを特徴とする。
【0008】
本発明のマスタースライス型半導体集積回路装置は、同一方向に延長する複数のグリッド線が半導体基板上に仮想され、上記半導体基板に形成されたトランジスタのソース領域、ドレイン領域、ゲート電極と電気的に接続されたそれぞれ金属層からなる複数の端子が基本セル内に設けられ、上記複数の端子のうちの少なくとも1つは、上記複数のグリッド線のうち第1のグリッド線に沿って配置された第1のパターンと、上記第1のグリッド線と隣り合う第2のグリッド線に沿って配置されると共に上記第1のパターンと隣り合うように配置された第2のパターンと、上記第1及び第2のパターン相互を上記第1及び第2のパターンの端部で接続するように上記第1、第2のグリッド線間に配置され、上記グリッド線の延長方向における寸法が上記グリッド線の延長方向における上記第1または第2のパターンの寸法よりも小さく設定された第3のパターンとから構成されていることを特徴とする。
【0009】
本発明のマスタースライス型半導体集積回路装置は、同一方向に延長する複数のグリッド線が半導体基板上に仮想され、上記半導体基板に形成されたトランジスタのソース領域、ドレイン領域、ゲート電極と電気的に接続されたそれぞれ金属層からなる複数の端子が基本セル内に設けられ、上記複数の端子のうちの少なくとも1つは、上記複数のグリッド線のうち互いに隣り合う第1及び第2のグリッド線に沿って配置され、上記第1のグリッド線の延長方向に沿った領域の中央部に第1の凹部を有し、上記第2のグリッド線の延長方向に沿った領域の中央部に第2の凹部を有し、かつ第1及び第2のグリッド線相互間に位置する領域では上記グリッド線の延長方向における両端部に第3及び第4の凹部を有する端子であることを特徴とする。
【発明の効果】
【0010】
本発明のマスタースライス型半導体集積回路装置によれば、セルサイズの増大を伴わずに上層配線との接続の自由度を確保することができる。
【発明を実施するための最良の形態】
【0011】
(第1の実施の形態)
図1は、本発明のマスタースライス型半導体集積回路装置の第1の実施の形態に係る基本セルのパターン平面図である。半導体基板には、トランジスタのソース領域、ドレイン領域、ゲート電極が形成されており、これらソース領域、ドレイン領域、ゲート電極と電気的に接続されるそれぞれ第1層目の金属層からなる複数の端子が形成されている。そして、計算機を用いた自動配線設計手法を用いて、半導体基板上に仮想されたグリッド線に沿って2層目以降の上層配線が配置される。2層目以降の上層配線は、水平方向及び垂直方向の複数のグリッド線に沿って配置される。図では、例えば垂直方向の複数のグリッド線が破線で示されている。2層目以降の上層配線が、第1層目の金属層からなる複数の端子と選択的に接続されることで論理回路が構成される。
【0012】
第1層目の金属層からなる複数の端子のうち1つの端子は以下のように構成されている。第1のパターン11及び第2のパターン12は第1のグリッド線G1に沿って配置されている。この第1、第2のパターン11、12は互いに離間している。第3のパターン13及び第4のパターン14は、第1のグリッド線G1と隣り合う第2のグリッドG2線に沿って配置されており、第1、第2のパターン11、12と隣り合っている。この第3、第4のパターン13、14は互いに離間している。さらに、第1、第2のグリッド線G1、G2間には、第1、第2、第3及び第4のパターン11〜14相互を接続するように第5のパターン15が配置されている。この第5のパターン15は、グリッド線の延長方向における寸法が、グリッド線の延長方向における第1、第2のパターン11、12の寸法と両パターンの間隔とを合わせた寸法、またはグリッド線の延長方向における上記第3、第4のパターン13、14の寸法と両パターンの間隔とを合わせた寸法よりも小さく設定されている。
【0013】
すなわち、第1乃至第5のパターン11〜15は、互いに隣り合うグリッド線G1及びG2に沿って配置され、グリッド線G1の延長方向に沿った領域の中央部に方形状の第1の凹部16を有し、グリッド線G2の延長方向に沿った領域の中央部に方形状の第2の凹部17を有し、かつ両グリッド線G1、G2相互間に位置する領域ではグリッド線の延長方向における両端部に方形状の第3の凹部18及び第4の凹部19を有する平面形状の大きな端子20を構成している。
【0014】
また、第1乃至第4のパターン11〜14には、上層配線と電気的に接続するビアコンタクトが形成可能なビアコンタクト形成予定領域21〜24が設けられている。
【0015】
さらに、グリッド線G1と隣り合うグリッド線G3に沿って、第1層目の金属層からなる端子25が配置され、グリッド線G2と隣り合うグリッド線G4に沿って、第1層目の金属層からなる端子26が配置されている。端子25、26は、基本セル内のトランジスタのソース領域、ドレイン領域、ゲート電極のうち、例えばゲート電極と電気的に接続されている。
【0016】
第1乃至第5のパターン11〜15からなる端子20は、2グリッドに跨った大きな平面形状を有する。このため、この端子20に対し、2層目以降の上層配線を接続して論理回路を構成する際に、端子20の平面形状が大きいために、上層配線との接続の自由度を十分に確保することができる。しかも、第1のパターン11と第2のパターン12との間には凹部16が、この第1、第2のパターン11、12と隣り合うように配置された第3のパターン13と第4のパターン14との間には凹部17がそれぞれ配置されており、かつ第5のパターン15の両端部には第3の凹部18及び第4の凹部19が配置されている。例えば、凹部16、17の寸法t1及び凹部18、19の寸法t2は共に、OPCによる補正寸法よりも極めて大きく設定されており、例えばt1は第1、第2のパターン11、12におけるグリッド線の延長方向と交差する方向における寸法、つまり第1、第2のパターン11、12の幅と同じ値に設定されおり、t2は第1、第2のパターン11、12の幅よりも大きな値に設定されている。
【0017】
このため、端子20に対してOPCが十分に行われていなくても、ラウンディングにより、端子20が隣りのグリッド線G3、G4に沿って配置された端子25、26とショートする危険性は解消される。
【0018】
すなわち、本実施の形態によれば、セルサイズの増大を伴わずに上層配線との接続の自由度を確保することができる。
【0019】
(第2の実施の形態)
図2は、本発明のマスタースライス型半導体集積回路装置の第2の実施の形態に係る基本セルのパターン平面図である。本実施の形態に係る基本セルでは、第1の実施の形態に係る基本セルの場合と同様に、トランジスタのソース領域、ドレイン領域、ゲート電極と電気的に接続されるそれぞれ第1層目の金属層からなる複数の端子が形成されている。
【0020】
第1層目の金属層からなる複数の端子のうちの1つは以下のような構成を有する。第1のパターン41は第1のグリッド線G1に沿って配置されている。第1層目の金属層からなる第2のパターン42は、第1のグリッド線G1と隣り合う第2のグリッドG2線に沿って配置されており、第1のパターン41と隣り合っている。さらに、第1、第2のグリッド線G1、G2間には、第1及び第2のパターン41、42相互を第1及び第2のパターン41、42の端部で接続する第1層目の金属層からなる第3のパターン43が配置されている。この第3のパターン43は、グリッド線の延長方向における寸法が、グリッド線の延長方向における第1、第2のパターン41、42の寸法よりも小さく設定されている。
【0021】
すなわち、第1乃至第3のパターン41〜43は、互いに隣り合うグリッド線G1及びG2に沿って配置され、両グリッド線G1、G2相互間に位置する領域ではグリッド線の延長方向における一方の端部に方形状の凹部44を有する平面形状の大きな端子45を構成している。凹部44の寸法t3は、OPCによる補正寸法よりも極めて大きく設定されており、例えば第1、第2のパターン41、42の幅よりも大きな値に設定されている。
【0022】
また、第1、第2のパターン41、42には、上層配線と電気的に接続するビアコンタクトが形成可能なビアコンタクト形成予定領域46、47が設けられている。
【0023】
さらに、グリッド線G1と隣り合うグリッド線G3に沿って、第1層目の金属層からなる端子48が配置されており、グリッド線G2と隣り合うグリッド線G4に沿って、第1層目の金属層からなる端子49が配置されている。端子48、49は、基本セル内のトランジスタのソース領域、ドレイン領域、ゲート電極のうち、例えばゲート電極と電気的に接続されている。
【0024】
この第2の実施の形態の場合にも、第1乃至第3のパターン41〜43からなる端子45は、2グリッドに跨った大きな平面形状を有する。このため、この端子45に対し、2層目以降の上層配線を接続して論理回路を構成する際に、端子45の平面形状が大きいために、上層配線との接続の自由度を十分に確保することができる。しかも、第1のパターン41と第2のパターン42との間には凹部44が配置されている。端子45の平面形状はH形状ではないので、ラウンディングによる影響はH形状の端子と比べて半減する。このため、端子45に対してOPCが十分に行われていなくても、ラウンディングにより、端子45が隣りのグリッド線G3、G4に沿って配置された端子48、49とショートする危険性は解消される。
【0025】
すなわち、本実施の形態においても、セルサイズの増大を伴わずに上層配線との接続の自由度を確保することができる。
【0026】
図3は、第1の実施の形態に係る基本セルに対して上層配線を接続した状態を示すパターン平面図である。端子20に対して第2層目の金属層からなる上層配線27を接続する際、グリッド線G1に沿って配置されている第1、第2のパターン11、12上に第2層目の金属層からなる他の上層配線を形成する必要がなければ、第1、第2のパターン11、12に設けられている2ヶ所のビアコンタクト形成予定領域21、22にビアコンタクト28、29を形成して、上層配線27を端子20に対して2ヶ所で接続することができる。端子20に予め設けられた4ヶ所のビアコンタクト形成予定領域21〜24のうち、2ヶ所のビアコンタクト形成予定領域21、22にビアコンタクト28、29を形成することで、ビアオープンによる歩留まり低下を防ぐことができる。
【0027】
(第1の実施の形態の第1の変形例)
図4は、第1の実施の形態の第1の変形例に係る基本セルのパターン平面図である。第1の実施の形態では、第1乃至第5のパターン11〜15により平面形状の大きな端子20が形成されている。
【0028】
これに対して、本変形例に係る基本セルでは、第1のグリッド線G1に沿って第2のパターン12と互いに離間するように配置された第1層目の金属層からなる第6のパターン30と、第2のグリッド線G2に沿って第4のパターン14と互いに離間するように配置された第1層目の金属層からなる第7のパターン31と、第1、第2のグリッド線G1、G2間に配置され第2、第4、第6及び第7のパターン12、14、30、31相互を接続する第8のパターン32とが追加されている。
【0029】
第8のパターン32は、第5のパターン15と同様に、グリッド線の延長方向における寸法が、グリッド線の延長方向における第2、第6のパターン12、30の寸法と両パターンの間隔とを合わせた寸法、またはグリッド線の延長方向における上記第4、第7のパターン14、31の寸法と両パターンの間隔とを合わせた寸法よりも小さく設定されている。
【0030】
すなわち、本変形例では、図1中の第2、第4及び第5のパターン12、14、15に相当する第6、第7及び第8のパターン30、31、32を追加し、端子20を垂直方向に拡大して平面形状をさらに大きくしたものである。
【0031】
なお、より大きな平面形状の端子を必要とする場合には、第2、第4及び第5のパターン12、14、15に相当するパターンの組を必要な数だけ設けて、垂直方向に配置すればよい。
【0032】
本変形例でも、第1の実施の形態の場合と同様の効果が得られる上に、端子20の平面形状をより大きくすることができるので、上層配線との接続の自由度をより確保することができる。
【0033】
(第1の実施の形態の第2の変形例)
図5は、第1の実施の形態の第2の変形例に係る基本セルのパターン平面図である。
【0034】
上記第1の変形例では端子20の平面形状を大きくするために、第2、第4及び第5のパターン12、14、15に相当するパターンの組を必要な数だけ設けて、端子20を垂直方向に拡大するようにしている。
【0035】
これに対して、本変形例に係る基本セルでは、第1、第2及び第5のパターン11、12、15または第3、第4及び第5のパターン13、14、15に相当するパターン30、31、32の組を必要な数だけ設けて、水平方向に配置することで、端子20の平面形状を水平方向に拡大するようにしたものである。
【0036】
本変形例でも第2の変形例と同様の効果が得られる。
【図面の簡単な説明】
【0037】
【図1】本発明の第1の実施の形態に係る基本セルのパターン平面図。
【図2】本発明の第2の実施の形態に係る基本セルのパターン平面図。
【図3】第1の実施の形態に係る基本セルに対して上層配線を接続した状態を示すパターン平面図。
【図4】第1の実施の形態の第1の変形例に係る基本セルのパターン平面図。
【図5】第1の実施の形態の第2の変形例に係る基本セルのパターン平面図。
【符号の説明】
【0038】
11…第1のパターン、12…第2のパターン、13…第3のパターン、14…第4のパターン、15…第5のパターン、16、17、18、19…凹部、20…端子、21、22、23、24…ビアコンタクト形成予定領域、25…端子、26…端子、27…上層配線、28、29…ビアコンタクト。




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013