米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社東芝

発明の名称 電界効果トランジスタおよびサイリスタ
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−13087(P2007−13087A)
公開日 平成19年1月18日(2007.1.18)
出願番号 特願2006−6396(P2006−6396)
出願日 平成18年1月13日(2006.1.13)
代理人 【識別番号】100075812
【弁理士】
【氏名又は名称】吉武 賢次
発明者 水 上 誠 / 四 戸 孝
要約 課題
耐圧の低下を可及的に防止することを可能にする。

解決手段
SiCからなるドレイン領域2と、ドレイン領域上に設けられたn型のSiCからなるドリフト層4と、ドリフト層の表面に設けられたn型のSiCからなるソース領域18と、ソース領域の側部のドリフト層の表面に設けられたSiCからなるチャネル領域12aと、チャネル領域上に設けられた絶縁ゲート22と、ソース領域の底部とドリフト領域との間に設けられ2種類のp型不純物を含むp型のベース領域15と、を備えている。
特許請求の範囲
【請求項1】
SiCからなるドレイン領域と、前記ドレイン領域上に設けられたn型のSiCからなるドリフト層と、前記ドリフト層の表面に設けられたn型のSiCからなるソース領域と、前記ソース領域の側部の前記ドリフト層の表面に設けられたSiCからなるチャネル領域と、前記チャネル領域上に設けられた絶縁ゲートと、前記ソース領域の底部と前記ドリフト領域との間に設けられ2種類のp型不純物を含むp型のベース領域と、を備えていることを特徴とする電界効果トランジスタ。
【請求項2】
SiCからなるドレイン領域と、前記ドレイン領域上に設けられたn型のSiCからなるドリフト層と、前記ドリフト層に設けられたSiCからなるチャネル領域と、前記チャネル領域上に設けられたp型のSiCからなるゲート領域と、前記ゲート領域に接続して設けられたゲート電極と、前記チャネル領域に隣接して設けられたソース領域と、前記ソース領域の底部と前記ドリフト領域との間に設けられ2種類のp型不純物を含むp型のベース領域と、を備えていることを特徴とする電界効果トランジスタ。
【請求項3】
前記ゲート領域は2種類のp型不純物を含むSiCからなり、ボロンを含む領域の前記ドレイン層に最も近い面がアルミを含む領域の前記ドレイン層に最も近い面と同じ位置にあるかまたは深い位置にあることを特徴とする請求項2記載の電界効果トランジスタ。
【請求項4】
前記ベース領域と電気的に接続するp型のコンタクト領域が前記ソース領域に設けられていることを特徴とする請求項1乃至3のいずれかに記載の電界効果トランジスタ。
【請求項5】
前記ベース領域の2種類のp型不純物はボロンおよびアルミであり、ボロンを含む領域の前記ドレイン層に最も近い面がアルミを含む領域の前記ドレイン層に最も近い面と同じ位置にあるかまたは深い位置にあることを特徴とする請求項1乃至4のいずれかに記載の電界効果トランジスタ。
【請求項6】
前記p型のベース領域またはゲート領域のボロンを含む領域の側部および上部の少なくともいずれかに、前記ボロンを含む領域よりも炭素の濃度が高い領域を有していることを特徴とする請求項3乃至5のいずれかに記載の電界効果トランジスタ。
【請求項7】
前記ソース領域上にこのソース領域に接続するソース電極が設けられ、前記ソース電極の下面の面積は、前記p型のベース領域のアルミを含む領域の膜面面積よりも小さく、前記ソース電極側から前記p型のベース領域をみたときに、前記ソース電極は前記p型のベース領域のアルミを含む領域内に位置することを特徴とする請求項5または6記載の電界効果トランジスタ。
【請求項8】
前記チャネル領域はp型であることを特徴とする請求項1、4乃至7のいずれかに記載の電界効果トランジスタ。
【請求項9】
前記チャネル領域はn型であることを特徴とする請求項1乃至7のいずれかに記載の電界効果トランジスタ。
【請求項10】
前記チャネル領域はエピタキシャル層であることを特徴とする請求項8または9記載の電界効果トランジスタ。
【請求項11】
前記チャネル領域と前記p型のベース領域との間にボロンを含む p型の層が設けられていることを特徴とする請求項9または10記載の電界効果トランジスタ。
【請求項12】
前記アルミを含む領域の前記ゲート電極と反対側にはボロンを含む領域を備えていることを特徴とする請求項11記載の電界効果トランジスタ。
【請求項13】
前記ドレイン領域はn型であることを特徴とする請求項1乃至12のいずれかに記載の電界効果トランジスタ。
【請求項14】
前記ドレイン領域はp型であることを特徴とする請求項1乃至12のいずれかに記載の電界効果トランジスタ。
【請求項15】
カソード電極上に設けられたSiCからなるn型層と、前記n型層上に設けられたSiCからなるアルミを含む第1の層と、前記アルミを含む第1の層上に設けられたSiCからなるボロンを含む第2の層と、前記ボロンを含む第2の層上に設けられたSiCからなるn型ドリフト層と、前記n型ドリフト層上に設けられたボロンを含む第3の層および前記ボロンを含む第3の層上に設けられたアルミを含む第4の層を有するp型領域と、前記p型領域上に形成されたアノード電極と、前記n型ドリフト層上に設けられたゲート電極と、前記n型ドリフト層に設けられ前記ゲート電極と接続するn型領域とを備え、前記アノード電極の下面の面積は、前記アルミを含む第1および第4の層の膜面面積よりも小さく、前記アノード電極側から前記アルミを含む第1および第4の層をみたときに、前記アノード電極は前記アルミを含む第1および第4の層内に位置することを特徴とするサイリスタ。
発明の詳細な説明
【技術分野】
【0001】
本発明は、電界効果トランジスタおよびサイリスタに関する。
【背景技術】
【0002】
シリコンに比べて、広いバンドギャップ、高い絶縁破壊電界強度を有するSiCを半導体層として備えたSiC絶縁ゲートトランジスタは知られている(例えば、特許文献1参照)。
【0003】
このようなSiC絶縁ゲートトランジスタは、例えば高濃度のp型の導電性を持つベース領域を低濃度のn型エピタキシャル層表面に島状にイオン注入することにより選択的に形成し、そのベース領域の端部の表面に形成された絶縁ゲートに印加したバイアスにより、絶縁ゲート近傍のp型ベース領域が反転しn型のキャリアを流すチャネル領域を形成する。また、縦型素子の場合、ソース電極に接続されたp型ベース領域と、高濃度n型領域に接続されたドレイン領域との間にある低濃度n型エピタキシャル層(ドリフト層)が空乏化することで素子の耐圧を保っている。
【0004】
p型ベース領域をアルミのイオン注入で形成した場合、アルミはSiC中での熱拡散がほとんど起きないことから、イオン注入領域の底部は熱工程(活性化アニール)を通しても、ほぼ同じ位置を保っている。その結果、イオン注入工程によって、注入領域の底部(n型エピタキシャル領域との界面に当たる部分)に導入された結晶欠陥が、熱工程を通してもイオン注入領域底部に存在する。このため、トランジスタがオフ状態の時に上記結晶欠陥に強い電界集中が起き、耐圧を劣化させる原因となっていた。
【0005】
一方、ボロンをp型ベース領域形成に用いた場合は、ボロンはSiC中で熱拡散が起きるため、イオン注入後に熱工程を経ることで、イオン注入領域の底面よりも深い位置までボロンが熱拡散し、イオン注入による結晶欠陥領域を拡散したボロンが覆う形になり、n型エピタキシャル層界面には上記欠陥に起因する電界集中を抑制することができる。
【0006】
しかし、ボロンのエネルギー準位はアルミのエネルギー準位に比べて深いため、大きな電圧変化(dV/dt)がトランジスタに印加された時に、p型ベース領域のボロンが追従できず、一時的にp型ベース領域として働かなくなるために、p型ベース領域内の空乏層が過剰に延びてしまう現象、すなわちパンチスルー(ダイナミックパンチスルー)を起こし、耐圧を劣化させてしまう。
【0007】
そこで、イオン注入による結晶欠陥がp型ベース領域とエピタキシャル層との界面に残らず、さらにダイナミックパンチスルーを起こさないp型ベース領域を備えた構造が必要とされている。
【0008】
更に、ボロンはアルミに比べ抵抗が高いため、p型ベース領域をボロンのみで形成した場合、ターンオン−ターンオフに伴うn型ドリフト層の空乏層のキャリア(電子)の充放電と、p型ベース領域のホールの充放電が起こった際、ソース電極に接続したp型コンタクト領域から絶縁ゲート下部のチャネル領域までに亘るp型ベース領域の内部抵抗によりホールの移動が追いつかず、ポテンシャルがバラツキ、安定動作を困難にしてしまう問題があった。
【0009】
また、ゲート領域をトレンチにし、トレンチ表面に絶縁膜を用いたトレンチMOSFETや、トレンチMOSFETにおいて、ドレイン領域をソース領域と異なる導電型にしたトレンチIGBTという構造があるが、半導体層にSiCを用いた場合、SiCと絶縁膜の絶縁破壊強度が近いことから、SiCの動作条件では絶縁膜に非常に高い電界がかかってしまい、絶縁破壊を起こしてしまう。そのため、絶縁膜の電界を緩和するために、絶縁膜の底部にp型の電界緩和層を配置することが行われている。しかし、この場合でもp型の電界緩和層の形成にp型不純物としてアルミ(Al)を用いると、イオン注入による結晶欠陥に電界が集中してしまい、耐圧が劣化してしまうし、ボロン(B)を用いるとダイナミックパンチスルーにより、電界が直接絶縁膜にかかってしまい、絶縁破壊を起こしてしまうという問題が起きる。
【0010】
更に、イオン注入により形成される高濃度p型ベース領域は、イオン注入工程によりベース内部および表面に結晶欠陥が入り、さらに、イオン注入領域の表面は形状が荒れてしまうため、チャネル領域ではキャリアが散乱されてしまい、キャリアの移動度が極端に下がってしまう(数cm/(V・s)〜十数cm/(V・s)程度)。この移動度の低下はチャネル抵抗上昇に繋がる問題であり、表面荒れの少ないチャネル領域を形成することが望まれている。
【0011】
また、ゲート長の微細化に伴い、ソース領域のn型領域との合わせズレによる歩留まり低下が顕著になる問題がおきている。
【特許文献1】特開2000−286415号公報
【発明の開示】
【発明が解決しようとする課題】
【0012】
本発明は、上記事情を考慮してなされたものであって、耐圧の低下を可及的に防止することのできる電界効果トランジスタおよびサイリスタを提供することを目的とする。
【課題を解決するための手段】
【0013】
本発明の第1の態様による電界効果トランジスタは、SiCからなるドレイン領域と、前記ドレイン領域上に設けられたn型のSiCからなるドリフト層と、前記ドリフト層の表面に設けられたn型のSiCからなるソース領域と、前記ソース領域の側部の前記ドリフト層の表面に設けられたSiCからなるチャネル領域と、前記チャネル領域上に設けられた絶縁ゲートと、前記ソース領域の底部と前記ドリフト領域との間に設けられ2種類のp型不純物を含むp型のベース領域と、を備えていることを特徴とする。
【0014】
また、本発明の第2の態様による電界効果トランジスタは、SiCからなるドレイン領域と、前記ドレイン領域上に設けられたn型のSiCからなるドリフト層と、前記ドリフト層に設けられたSiCからなるチャネル領域と、前記チャネル領域上に設けられたp型のSiCからなるゲート領域と、前記ゲート領域に接続して設けられたゲート電極と、前記チャネル領域に隣接して設けられたソース領域と、前記ソース領域の底部と前記ドリフト領域との間に設けられ2種類のp型不純物を含むp型のベース領域と、を備えていることを特徴とする。
【0015】
なお、前記ゲート領域は2種類のp型不純物を含むSiCからなり、ボロンを含む領域の前記ドレイン層に最も近い面がアルミを含む領域の前記ドレイン層に最も近い面と同じ位置にあるかまたは深い位置にあってもよい。
【0016】
なお、前記ベース領域と電気的に接続するp型のコンタクト領域が前記ソース領域に設けられていてもよい。
【0017】
なお、前記ベース領域の2種類のp型不純物はボロンおよびアルミであり、ボロンを含む領域の前記ドレイン層に最も近い面がアルミを含む領域の前記ドレイン層に最も近い面と同じ位置にあるかまたは深い位置にあってもよい。
【0018】
なお、前記p型のベース領域またはゲート領域のボロンを含む領域の側部および上部の少なくともいずれかに、前記ボロンを含む領域よりも炭素の濃度が高い領域を有していてもよい。
【0019】
なお、前記ソース領域上にこのソース領域に接続するソース電極が設けられ、前記ソース電極の下面の面積は、前記p型のベース領域のアルミを含む領域の膜面面積よりも小さく、前記ソース電極側から前記p型のベース領域をみたときに、前記ソース電極は前記p型のベース領域のアルミを含む領域内に位置してもよい。
【0020】
なお、前記チャネル領域はp型であってもよい。
【0021】
なお、前記チャネル領域はn型であってもよい。
【0022】
なお、前記チャネル領域はエピタキシャル層であってもよい。
【0023】
なお、前記チャネル領域と前記p型のベース領域との間にボロンを含む p型の層が設けられていてもよい。
【0024】
なお、前記アルミを含む領域の前記ゲート電極と反対側にはボロンを含む領域を備えていてもよい。
【0025】
なお、前記ドレイン領域はn型であってもよい。
【0026】
なお、前記ドレイン領域はp型であってもよい。
【0027】
また、本発明の第3の態様によるサイリスタは、カソード電極上に設けられたSiCからなるn型層と、前記n型層上に設けられたSiCからなるアルミを含む第1の層と、前記アルミを含む第1の層上に設けられたSiCからなるボロンを含む第2の層と、前記ボロンを含む第2の層上に設けられたSiCからなるn型ドリフト層と、前記n型ドリフト層上に設けられたボロンを含む第3の層および前記ボロンを含む第3の層上に設けられたアルミを含む第4の層を有するp型領域と、前記p型領域上に形成されたアノード電極と、前記n型ドリフト層上に設けられたゲート電極と、前記n型ドリフト層に設けられ前記ゲート電極と接続するn型領域とを備え、前記アノード電極の下面の面積は、前記アルミを含む第1および第4の層の膜面面積よりも小さく、前記アノード電極側から前記アルミを含む第1および第4の層をみたときに、前記アノード電極は前記アルミを含む第1および第4の層内に位置することを特徴とする。
【発明の効果】
【0028】
本発明によれば、耐圧が低下するのを可及的に防止することができる。
【発明を実施するための最良の形態】
【0029】
本発明の実施形態を以下に図面を参照して詳細に説明する。
【0030】
(第1実施形態)
本発明の第1実施形態によるSiC絶縁ゲートトランジスタ(電界効果トランジスタ)を図1(a)乃至図8を参照して説明する。本実施形態のSiC絶縁ゲートトランジスタは、n型ドリフト層に対して主接合を形成するp型ベース領域がアルミとボロンの2元素を含んでいるSiC半導体層からなっており、主にアルミを含むアルミ領域の少なくとも底面がボロンを含む領域によって覆われた構成となっている。すなわち、アルミの深さ方向の濃度プロファイルがボロンの深さ方向のプロファイルと同じかまたは浅くなるように形成されている。
【0031】
本実施形態のSiC絶縁ゲートトランジスタの構成を、製造工程を示す図1(a)乃至7を参照して説明する。まず、図1(a)に示すように、低抵抗のn型のSiC基板2を準備し、このSiC基板2上に、ドリフト領域となる不純物濃度が1×1016cm−3のn型エピタキシャル層4を10μm成長させる(図1(b)参照)。基板濃度と厚さに関しては、目的設計に依存する。例えば4H−SiC(0001)のユニポーラ素子を作る際、その目標耐圧V[V]とドリフト層最適濃度N(cm−3)の関係は、N=1.70×1020×V−1.303で表され、目標耐圧Vとドリフト層最適厚さW(cm)の関係はW=1.94×10−7×V1.1517で表される。同様に、4H−SiC(11−20)のユニポーラ素子を作る際の目標耐圧とドリフト層最適濃度の関係はN=8.00×1019×V−1.303、ドリフト層最適厚さの関係はW=2.82×10−7×V1.1517であり、6H−SiC(0001)のユニポーラ素子を作る際の目標耐圧Vとドリフト層最適濃度Nの関係は2.62×1020×V−1.323、ドリフト層最適厚さWの関係は1.57×10−7×V1.1617で表される。ここで、4H、6HとはSiC単結晶の多形を表しており、4Hは4回周期の六方晶、6Hは6回周期の六方晶である。また、(0001)および(11−20)は結晶の方位を表している(参考文献:荒井和雄、吉田貞史共編 SiC素子の基礎と応用 オーム社 平成15年 第1版第1刷)。例えば、1200Vを目標耐圧とした時の厚さは6.8μm、濃度は1.7×1016(cm−3)となる。
【0032】
また、ドリフト層厚さとは、低抵抗基板表面に成膜されたエピタキシャル層底部から、主接合部分までの厚さを示しており、本明細書ではエピタキシャル層底部からp型のベース領域界面までの厚さとなる。そのため、主接合より上部にゲート領域やソース領域の不純物領域が存在する場合は、ドリフト層厚さ+上部不純物領域厚さが要求されるエピタキシャル層厚さとなる。
【0033】
さらに、一般的には目標耐圧を達成する素子の歩留まりの向上と、順方向特性および動特性の向上を狙い、ドリフト層厚を最適ドリフト層厚の±50%(より好ましくは±20%)、ドリフト層濃度を最適ドリフト層濃度の±50%(より好ましくは±20%)の範囲で最適化をはかる。
【0034】
SiC基板2がドレインとなる。エピタキシャル層4が形成された基板2を硫酸と過酸化水素水の混酸で基板2およびエピタキシャル層4に付着した有機汚れを除去し、純水によりリンスする。続いて、希塩酸と過酸化水素水との混酸で基板2およびエピタキシャル層4に付着した金属不純物を除去し、純水によりリンスする。そして、最後に希フッ酸により基板2およびエピタキシャル層4の表面の自然酸化膜を除去し、純水によりリンスする。その後、基板2およびエピタキシャル層4を酸素雰囲気で、900℃〜1200℃で5分から4時間加熱し、エピタキシャル層4の表面を酸化し犠牲酸化膜(図示せず)を形成する。本実施形態では1100℃において2時間加熱する。この犠牲酸化膜は後の工程で形成されるイオン注入用マスクとなる酸化膜との密着性をあげるために形成するものであり、さらに、次工程のメタルマスクにより、基板表面が金属で汚染されるのを防ぐ役割がある。
【0035】
次に、エピタキシャル層4の上面に、上記犠牲酸化膜を介してイオン注入用マスクとなるメタル層(図示せず)を成膜し、このメタル層上にレジスト(図示せず)を塗布し、このレジストを、フォトリソグラフィー技術を用いてパターニングすることにより、終端構造となるリサーフ領域およびガードリング領域に対応する領域に開口を有するレジストパターンを形成する。このレジストパターンをマスクとして、上記メタル層をパターニングし、イオン注入用のマスクを形成する。このイオン注入マスクを用いて、総ドーズ量1.0×1012cm−2〜1.0×1015cm−2、最大加速エネルギー50keV〜500keVの条件でアルミイオンの多段注入を行い、リサーフ領域、ガードリング領域を形成する。本実施形態では、総ドーズ量1.5×1013cm−2、最大加速エネルギー300keVの条件で、リサーフ領域、ガードリング領域を形成している。その後、硫酸と過酸化水素水の混酸で、基板表面に付着したレジストなどの有機物と、イオン注入マスクを除去し、純水によりリンスする。
【0036】
次に、反応性スパッタやCVD(Chemical Vapor Deposition)などを用いて、上記犠牲酸化膜上にイオン注入マスクとなる酸化膜を2μm成膜する。その後、この酸化膜上にレジストを塗布し、レジストをパターニングすることにより、レジストパターンを形成する。このレジストパターンをマスクとしてRIE(Reactive Ion Etching)を用いて酸化膜をパターニングすることにより、エピタキシャル層4のp型コンタクト領域形成部分上に開口7を有する酸化膜マスク6を形成する(図1(c)参照)。この酸化膜マスク6を用いて、エピタキシャル層4の表面に最大加速エネルギー100keV〜500keV、例えば300keVでAlイオンの多段注入をし、p型コンタクト領域8を形成する(図1(c)参照)。このp型コンタクト領域8は、深さが0.5μm程度でAl濃度は1×1018cm−2〜1×1021cm−3程度、例えば1×1020cm−3のボックスプロファイルを有するように形成する。
【0037】
次に、基板2の裏面に総ドーズ量5×1013cm−2〜1×1017cm−2、例えば7×1015cm−2、最大加速エネルギー200keVで、P(リン)イオンの多段注入を行い、裏面電極用のオーミックコンタクト領域(図示せず)を形成する。
【0038】
次に、酸化膜マスク6および上述の犠牲酸化膜を希フッ酸などで剥離した後、後の工程で形成されるp型ベース領域上に開口11を有する、膜厚が2μmの酸化膜マスク10を形成する(図2(a)参照)。なお、この酸化膜マスク10としては、酸化膜マスク6を剥離せずに、酸化膜マスク6の開口7を広げて開口11とした酸化膜マスク6を用いてもよい。
【0039】
次に、酸化膜マスク10を用いて、ボロンイオンの多段注入を行い、ボロン注入領域12を形成する(図2(b)参照)。このボロン注入領域12はイオン注入濃度1×10〜1×1020cm−3、例えば1×1018cm−3で、最大加速エネルギー200keV〜800keV、例えば400keVで1μm程度の深さまでボックスプロファイルを有するように形成する。なお、ボロン注入領域12は基板表面から1μm程度の深さまでボックスプロファイルを有しても良いが、ボロンは後工程の活性化アニールにより熱拡散をすることから、基板表面から0.3μm〜0.5μm程度の領域にはイオン注入をする必要はない。基板表面から0.3μm〜0.5μmのボロンがイオン注入されない領域を形成することにより、後の工程でn型ソース領域形成の際(図4(a)参照)に、基板表面に高濃度のn型ソース領域を形成することができ、オン抵抗を軽減させることができる。また、ボロンの熱拡散を考慮に入れ、拡散後にアルミ注入領域よりも深くボロン領域が達すればよいことから、ボロンのイオン注入の最大加速エネルギーは320keV程度でもかまわない。
【0040】
次に、酸化膜マスク10を用いてアルミイオンの多段注入を行い、ボロン注入領域12の底部に高濃度アルミ注入領域14を形成する(図3(a)参照)。高濃度アルミ注入領域14はイオン注入濃度1×1016cm−3〜1×1020cm−3、例えば1×1020cm−3で、加速エネルギー100keV〜800keV、例えば300keV〜400keVで0.5μm〜0.7μm程度の深さまでボックスプロファイルを有するように形成する。この高濃度アルミ注入領域14はp型コンタクト領域8の部分と接続している(図3(a)参照)。ここでアルミはボロンよりも浅い領域にイオン注入されているが、相対的な深さ位置はこれに限定されない。最終的にボロンの拡散領域の方がアルミよりも深くなればよい。また、この工程により形成された高濃度アルミ領域14は、後の工程で形成されるソースコンタクト領域となる高濃度n型領域18(図4(a)参照)の底部を保護するように配置されている。これは、p型領域の形成に用いたボロンがダイナミックパンチスルーにより、p型の機能を果たさなくなってしまった場合に起きてしまう、ソース−ドレイン短絡を防ぐためである。
【0041】
次に、酸化膜マスク10を除去せずに基板表面にアルミ膜16を1μm程度成膜する(図3(b)参照)。その後、アルミ膜16をフォトリソグラフィー技術を用いてパターニングし、n型ソースコンタクト領域となる領域上に開口17を有するアルミ膜マスク16a、16bを形成する(図3(c)参照)。なお、アルミ膜16のパターニングには塩素系のガスを用いたRIEを使用する。本実施形態においては、図3(c)では酸化膜マスク10上にアルミ膜16bを残しているが、必ずしも酸化膜マスク10上にアルミ膜16bが残っている必要はなく、酸化膜マスク10だけであってもn型ソースコンタクト領域を形成するイオン注入工程でのイオン注入阻止機能は充分に有する。また、p型コンタクト領域8上にアルミ膜マスク16aを残すようにアルミ膜16をパターニングしているが、アルミ膜マスク16aは必ずしもp型コンタクト領域8と同一寸法である必要はない。
【0042】
次に、アルミ膜マスク16aを用いて、n型不純物イオン(例えばリンイオン)の多段注入を行い、n型ソース領域18を形成する(図4(a)参照)。n型ソース領域18は、イオン注入濃度1×1016cm−3〜1×1021cm−3、例えば1×1020cm−3、最大加速エネルギー100keV〜400keV、例えば200keVで0.4μm程度の深さまでボックスプロファイルを有するように形成する。続いて、基板2の裏面にリンイオンを注入し、n型ドレインコンタクト領域20を形成する(図4(a)参照)。なお、n型不純物はリンの他に窒素(N)を用いてもよい。
【0043】
次に、基板を、硫酸と過酸化水素水の混酸で洗浄し、アルミ膜マスク16a、16bや基板に付着したレジストを除去した後、純水によりリンスする。ついで、希塩酸と過酸化水素水の混酸で基板に付着した微量の金属不純物を除去し、純水によりリンスする。そして、最後に希フッ酸により基板表面の酸化膜マスク10を除去し、純水によりリンスする。なお、酸化膜マスク10が酸化膜マスク6の開口を広げたものである場合は、酸化膜マスクの除去の際に、エピタキシャル層4の表面に形成された犠牲酸化膜も同時に除去される。このようにして洗浄が終了した基板を誘導加熱型の活性化アニール炉に導入し、到達真空度1×10−4Paまで真空にした後、不活性ガスであるArで満たし、1500℃〜1800℃、5分〜2時間の活性化アニールを行う。ここでは、1600℃、5分間の活性化アニールを行う。これによりボロン注入領域12からボロンが熱拡散され、アルミ注入領域14を覆う低抵抗のボロン拡散領域12aと、アルミ注入領域14とからなるp型ベース領域15が形成される(図4(b)参照)。このとき、n型ソース領域18の側部にも、ボロン注入領域12からボロンが熱拡散されてボロン拡散領域12bが形成され、このボロン拡散領域12bが後述するようにチャネル領域13となる。
【0044】
次に、再び基板表面を熱酸化した後に、図4(c)に示すように、CVDにより基板表面にシリコン酸化膜(SiO)膜22を成膜し、Ar雰囲気中1000℃でシリコン酸化膜22をシンターする。その後、シリコン酸化膜22上にソース領域上に開口24aを有するレジストパターン24を形成する(図4(c)参照)。
【0045】
次に、このレジストパターン24をマスクとしてバッファードフッ酸によりシリコン酸化膜をエッチングし、レジストパターン24の開口24aよりも大きな開口22aをシリコン酸化膜22に形成する(図5(a)参照)。エッチングにより残存したシリコン酸化膜22は絶縁ゲート膜として機能する。絶縁ゲート膜22下のボロン拡散領域12b、すなわちソース領域18の側部のボロン拡散領域12bがチャネル領域13となる
次に、電子銃蒸着、スパッタなどによりNi膜26を40nm成膜した後(図5(b)参照)、アセトンによりレジストパターン24を除去し、これと同時にレジストパターン24上に成膜されたNi膜をリフトオフすることにより、ソース領域に選択的にソース電極となるNi膜26を形成する(図5(c)参照)。その後、Ar雰囲気中1000℃、1分間のシンターを行い、ソース領域をオーミックコンタクトさせる。
【0046】
次に、リソグラフィー技術を用いて、絶縁ゲート膜22上にのみTiからなるゲート電極28を形成する。(図6参照)。続いて、基板表面をレジストで保護し、基板裏面のn型コンタクト領域20に接するようにTi/Ni/Auからなる裏面電極30を形成する(図7参照)。その後、パッシベーション膜(図示せず)で保護することにより、SiC絶縁ゲートトランジスタを完成する。なお、図7においては、1つのソース電極26と2つのゲート電極28しか示していないが、ソース電極26とゲート電極28が交互に形成された構成となっている。すなわち、図7の右側のゲート電極28の右側には図7の中央に示すソース電極、p型コンタクト領域、ソース領域、p型ベース領域が形成され、左側のゲート電極28の左側には図7の中央に示すソース電極、p型コンタクト領域、ソース領域、p型ベース領域が形成された構成となっている。
【0047】
本実施形態においては、p型ベース領域15の形成は、まず、図8(a)に示すようにドリフト領域となるn型エピタキシャル層4にマスク(図示せず)を用いてボロンイオンの注入領域12を形成し、続いて、同じマスクを用いてアルミイオンの注入領域14を形成した後、更に同じマスクを用いてn型不純物を注入し、ソース領域18を形成し(図8(b)参照)、図8(c)に示すように熱処理によりアルミ注入領域14の底部よりも深くボロンイオンを拡散させボロン拡散領域12aを形成している。このため、ボロン拡散領域12aが、アルミイオンの注入による欠陥部32(アルミ注入領域14の底部)を覆うことになり、ドリフト領域4とベース領域15との界面におけるイオン注入による結晶欠陥に集中する電界を緩和することが可能となり、耐圧の劣化を抑制することができる。
【0048】
また、ボロン拡散領域12aとソース領域18との間に、ソース電極26の下面の面積よりも広い面積を有しかつソース電極26を下から覆うようにアルミ注入領域14が設けられているため、ダイナミックパンチスルーを抑制することができるとともに、ターンオン−ターンオフに伴うn型ドリフト層の空乏層のキャリア(電子)の充放電と、p型ベース領域のホールの充放電が起こった際のポテンシャルのバラツキを抑制することができる。
【0049】
更に、ソース領域18を形成するn型導電性不純物(リン、窒素等)はSiC中での熱拡散係数がボロンよりも小さく、これらn型導電性を持つイオン注入と、ボロンのイオン注入を同じイオン注入マスクを用いて行い、その後の熱工程によりボロンを熱拡散させた場合、常にソース領域となるn型導電性不純物領域18がボロンのp型ベース領域15の内側にセルフアライン的に配置され、合わせズレを抑制することができる。
【0050】
また、ボロンの拡散によって得られた絶縁ゲート膜22下のp型領域13をチャネル領域として用いていることにより、チャネル部分での結晶欠陥が抑制され、キャリアの散乱を抑制することができるので、低いオン抵抗を実現することができる。
【0051】
なお、本実施形態ではアルミ、ボロン、リンを、同一マスクを用いてイオン注入したが、必ずしも同じマスクを用いる必要はない。
【0052】
(第2実施形態)
次に、本発明の第2実施形態によるSiC絶縁ゲートトランジスタを図9を参照して説明する。本実施形態のSiC絶縁ゲートトランジスタはIGBT(Insulated Gate Bipolar Transistor)であって、第1実施形態によるSiC絶縁ゲートトランジスタのn型SiC基板2をp型のSiC基板3に置き換えるとともに、n型ドレインコンタクト領域20をp型のドレインコンタクト領域21に置き換えた構成となっている。p型のドレインコンタクト領域21はp型の不純物イオン(例えば、アルミ)を注入することにより形成される。なお、バイポーラ素子であるIGBTのドリフト層の厚さおよび、ドリフト層の濃度も、第1実施形態で示した最適条件の±50%(より好ましくは±20%)の範囲内で設計される。
【0053】
本実施形態も第1実施形態と同様の効果を奏することは云うまでもない。
【0054】
なお、上記第1および第2実施形態では、すべてボロンがアルミの不純物領域よりも深く拡散した場合を説明したが、耐圧の設計により、必ずしもアルミの不純物領域よりもボロンが深く拡散している必要はない。
【0055】
(第3実施形態)
本発明の第3実施形態によるSiC絶縁ゲートトランジスタを図10乃至図16を参照して説明する。本実施形態のSiC絶縁ゲートトランジスタの断面を図10に示し、製造工程断面を図11乃至図16に示す。
【0056】
本実施形態のSiC絶縁ゲートトランジスタは、図7に示す第1実施形態のSiC絶縁ゲートトランジスタにおいて、ソース電極26とゲート電極28が交互に形成された構成において、ゲート電極を中心に描かれている。図7ではソース電極が中心として描かれている。そして、ゲート電極28を挟んで隣接するp型ベース領域15の端面間領域上に、窒素(N)が注入されたn型領域32が形成された構成となっている。このn型領域32とソース領域18との間の領域がp型不純物を含んだエピタキシャル成長によって形成されるチャネル領域13となっている。
【0057】
したがって、本実施形態のSiC絶縁ゲートトランジスタは、第1実施形態と同様に、n型ドリフト層4に対して主接合を形成するp型ベース領域15がアルミとボロンの2元素を含んでいるSiC半導体層からなっており、主にアルミを含むアルミ領域14の少なくとも底面がボロンを含む領域12aによって覆われた構成となっている。すなわち、アルミの深さ方向の濃度プロファイルがボロンの深さ方向のプロファイルと同じかまたは浅くなるように形成されている。
【0058】
また、第1実施形態と同様に、ダイナミックパンチスルーを防止するため、アルミ領域14は、膜面面積がソース電極26の下面の面積よりも大きく、素子表面から投影したソース電極26の陰影が必ずアルミ領域14内に収まる構造であり、さらに、ソース電極26とp型コンタクト領域8およびソース領域18との接触面積よりもアルミ領域14の膜面面積が大きく、素子表面から投影したソース電極26とソース領域18との陰影が必ずアルミ領域14内に収まる構造となっている。
【0059】
上述したように本実施形態においては、チャネル領域13がp型のエピタキシャル層からなっている。本実施形態と異なり、結晶欠陥を多く含んだイオン注入によるp型領域をチャネルとして用いると、ゲートにバイアスを印加して反転層を形成してオン状態にした際、反転領域では、結晶欠陥により電子の散乱がおき、移動度が低下してしまい、オン抵抗を上昇させてしまう問題が生じる。したがって、本実施形態のように、p型のチャネル領域をエピタキシャル層で形成すると、結晶欠陥が大幅に低減されオン抵抗の上昇を抑制することができる。
【0060】
次に、本実施形態のSiC絶縁ゲートトランジスタの製造方法を図11乃至図17を参照して説明する。
【0061】
まず、図11に示すように、n型SiCからなる基板2上に低濃度のn型エピタキシャル層4を成長させ、このn型エピタキシャル層4の表面に、ボロンおよび、アルミイオンの多段注入を行い、ボロン領域12aおよびアルミ領域14からなるp型ベース領域15を形成する。
【0062】
ボロン注入領域はイオン注入濃度1×1016cm−3〜1×1020cm−3、例えば1×1018cm−3で、最大加速エネルギー200keV〜800keV、例えば400keVで1μm程度の深さまでボックスプロファイルを有するように形成する。なお、ボロン注入領域は基板表面から1μm程度の深さまでボックスプロファイルを有しても良いが、ボロンは後工程の活性化アニールにより熱拡散をすることから、基板表面から0.3μm〜0.5μm程度の領域にはイオン注入をする必要はない。また、ボロンの熱拡散を考慮に入れ、拡散後にアルミ注入領域14よりも深くボロン領域12aが形成されればよいことから、ボロンイオン注入の最大加速エネルギーは320keV程度でもかまわない。
【0063】
ボロン注入領域を形成した後、アルミの多段注入を行い、ボロン注入領域の底部に高濃度アルミ注入領域14を形成する。高濃度アルミ注入領域14はイオン注入濃度1×1016cm−3〜1×1020cm−3、例えば1×1020cm−3で、加速エネルギー100keV〜800keV、例えば300keV〜400keVで0.5μm〜0.7μm程度の深さまでボックスプロファイルを有するように形成する。ここでアルミはボロンよりも浅い領域にイオン注入されているが、相対的な深さ位置はこれに限定されない。最終的にボロンの拡散領域の方がアルミ注入領域14よりも深くなればよい。また、この工程により形成された高濃度アルミ領域14は、後の工程で形成されるソース領域18となる高濃度n型領域の底部を保護するように配置されている。これは、p型ベース領域15に用いたボロンがダイナミックパンチスルーにより、p型の機能を果たさなくなってしまった場合に起きてしまう、ソース−ドレイン短絡を防ぐためである。
【0064】
次に、図12に示すように、基板表面に、エピタキシャル成長によりp型のSiCからなるp型エピタキシャル層13を形成する。続いて、図13に示すように、エピタキシャル成長させたp型層13の表面から、選択的にAlイオンを注入し、アルミ領域14とコンタクトするコンタクト領域8を形成する。
【0065】
次に、p型エピタキシャル層13に選択的にリンイオンの注入を行い、ソース領域となるn型領域18を形成する(図14)。その後、例えば窒素(N)を用いて選択的にイオン注入することにより、チャネルに隣接する領域をn型領域32にする(図15)。なお、イオン注入は領域32の導電型がn型になる程度に行う。
【0066】
次に、裏面のオーミックコンタクトを低減させるために、裏面にリンイオンを高濃度で注入した後、イオン注入した不純物イオンを活性化させるためにアニールを施し、コンタクト領域20を形成する(図16)。その後、基板表面にゲート絶縁膜22を成膜し、選択的にソース電極26およびゲート電極28を形成するとともに、基板の裏面にドレイン電極30を形成し、第3実施形態のSiC絶縁ゲートトランジスタを得る(図16)。
【0067】
なお、ソース電極26とp型ベース領域15とを接続するコンタクト領域8は、図13に示すようにAlイオンを注入して形成したが、ソース電極26がコンタクトする部分の基板表面はp型エピタキシャル層13となっているので、必ずしもAlイオンを注入する必要はない。
【0068】
また、本実施形態の一変形例として、図17に示すように、アルミ領域14とソース電極26を直接接続させるように構成してもよい。この場合、p型エピタキシャル層13にAlをイオン注入してコンタクト領域8を形成する代わりに、ソース領域18を形成した後、p型エピタキシャル層13の一部をエッチングし、その後、ソース電極26を形成すればよい。
【0069】
以上説明したように、本実施形態およびその変形例によれば、第1実施形態と同様に、耐圧の低下を可及的に防止することができるとともに、ダイナミックパンチスルーを抑制することができる。また、第1実施形態と同様に、ターンオン−ターンオフに伴うn型ドリフト層の空乏層のキャリア(電子)の充放電と、p型ベース領域のホールの充放電が起こった際のポテンシャルのバラツキを抑制することができる。
【0070】
(第4実施形態)
次に、本発明の第4実施形態によるSiC絶縁ゲートトランジスタを、図18を参照して説明する。本実施形態のSiC絶縁ゲートトランジスタはIGBTであって、第3実施形態によるSiC絶縁ゲートトランジスタのn型SiC基板2をp型のSiC基板3に置き換えるとともに、n型ドレインコンタクト領域20をp型のドレインコンタクト領域21に置き換えた構成となっている。p型のドレインコンタクト領域21はp型の不純物イオン(例えば、アルミ)を注入することにより形成される。なお、バイポーラ素子であるIGBTのドリフト層の厚さおよび、ドリフト層の濃度も、第1実施形態で示した最適条件の±50%(より好ましくは±20%)の範囲内で設計される。
【0071】
本実施形態も第3実施形態と同様に、耐圧の低下を可及的に防止することができるとともに、ダイナミックパンチスルーを抑制することができる。
【0072】
(第5実施形態)
本発明の第5実施形態によるSiC絶縁ゲートトランジスタを、図19を参照して説明する。
【0073】
本実施形態のSiC絶縁ゲートトランジスタは、第3実施形態において、p型領域13およびn型領域32をn型層34とした構成となっている。この構造におけるオフ状態は、熱平衡状態でのゲート絶縁膜22からの空乏層の伸び、または、積極的にゲート電極28に負バイアスを印加し空乏層をチャネル部分34に伸ばすことにより、電流をカットオフしている。オン状態では、チャネル領域34の空乏層を縮めることで電流を通すか、積極的にゲートに正バイアスを印加することで、ゲート絶縁膜22の近傍に蓄積領域を形成し、さらなるオン抵抗低減を図ることができる。
【0074】
したがって、本実施形態のSiC絶縁ゲートトランジスタは、第3実施形態と同様に、n型ドリフト層4に対して主接合を形成するp型ベース領域15がアルミとボロンの2元素を含んでいるSiC半導体層からなっており、主にアルミを含むアルミ領域14の少なくとも底面がボロンを含む領域12aによって覆われた構成となっている。すなわち、アルミの深さ方向の濃度プロファイルがボロンの深さ方向のプロファイルと同じかまたは浅くなるように形成されている。
【0075】
また、第1実施形態と同様に、ダイナミックパンチスルーを防止するため、アルミ領域14は、膜面面積がソース電極26の下面の面積よりも大きく、素子表面から投影したソース電極26の陰影が必ずアルミ領域14内に収まる構造であり、さらに、ソース電極26とp型コンタクト領域8およびソース領域18との接触面積よりもアルミ領域14の膜面面積が大きく、素子表面から投影したソース電極26とソース領域18との陰影が必ずアルミ領域14内に収まる構造となっている。
【0076】
なお、本実施形態のSiC絶縁ゲートトランジスタの形成は、まず、図20に示すように、イオン注入のみで、ボロン領域12aおよびアルミ領域14からなるp型ベース領域15をn型ドリフト層4内に形成する。このイオン注入の際に、基板表面がn型の導電型を保てるエネルギーを選択すればよい。その後は、p型エピタキシャル層13およびn型領域32の形成工程を省略する以外は第3実施形態の製造工程と同様にして形成すればよい。
【0077】
また、第3実施形態で説明したと同様に、p型ベース領域15のアルミ領域14とソース電極26を接続するコンタクト領域8の形成のためのAlのイオン注入は必ずしも必要ではない。
【0078】
また、本実施形態の一変形例として、図21に示すように、アルミ領域14とソース電極26を直接接続させるように構成してもよい。この場合、p型エピタキシャル層13にAlをイオン注入してコンタクト領域8を形成する代わりに、ソース領域18を形成した後、n型層34の一部をエッチングし、その後、ソース電極26を形成すればよい。
【0079】
以上説明したように、本実施形態およびその変形例によれば、第1実施形態と同様に、耐圧の低下を可及的に防止することができるとともに、ダイナミックパンチスルーを抑制することができる。
【0080】
(第6実施形態)
次に、本発明の第6実施形態によるSiC絶縁ゲートトランジスタを、図22を参照して説明する。本実施形態のSiC絶縁ゲートトランジスタはIGBTであって、第5実施形態によるSiC絶縁ゲートトランジスタのn型SiC基板2をp型のSiC基板3に置き換えるとともに、n型ドレインコンタクト領域20をp型のドレインコンタクト領域21に置き換えた構成となっている。p型のドレインコンタクト領域21はp型の不純物イオン(例えば、アルミ)を注入することにより形成される。なお、バイポーラ素子であるIGBTのドリフト層の厚さおよび、ドリフト層の濃度も、第1実施形態で示した最適条件の±50%(より好ましくは±20%)の範囲内で設計される。
【0081】
本実施形態も第5実施形態と同様に、耐圧の低下を可及的に防止することができるとともに、ダイナミックパンチスルーを抑制することができる。
【0082】
(第7実施形態)
本発明の第7実施形態によるSiC絶縁ゲートトランジスタを、図23を参照して説明する。
【0083】
本実施形態のSiC絶縁ゲートトランジスタは、第5実施形態において、n型層34をn型エピタキシャル層36に置き換えた構成となっている。このため、オン、オフの動作原理は第5実施形態と変わらない。
【0084】
第5実施形態では、p型ベース領域15を形成する際にイオン注入を用いたことにより、基板表面にイオン注入による欠陥が残ってしまう。これにより、キャリアの散乱が増えてしまい、移動度が低下し、オン抵抗が上がってしまう問題がある。しかし、第7実施形態のように、チャネル領域をn型のエピタキシャル再成長させることにより形成すれば、欠陥密度が低減し、オン抵抗上昇を抑制させることができる。
【0085】
したがって、本実施形態のSiC絶縁ゲートトランジスタは、第5実施形態と同様に、n型ドリフト層4に対して主接合を形成するp型ベース領域15がアルミとボロンの2元素を含んでいるSiC半導体層からなっており、主にアルミを含むアルミ領域14の少なくとも底面がボロンを含む領域12aによって覆われた構成となっている。すなわち、アルミの深さ方向の濃度プロファイルがボロンの深さ方向のプロファイルと同じかまたは浅くなるように形成されている。
【0086】
また、第1実施形態と同様に、ダイナミックパンチスルーを防止するため、アルミ領域14は、膜面面積がソース電極26の下面の面積よりも大きく、素子表面から投影したソース電極26の陰影が必ずアルミ領域14内に収まる構造であり、さらに、ソース電極26とp型コンタクト領域8およびソース領域18との接触面積よりもアルミ領域14の膜面面積が大きく、素子表面から投影したソース電極26とソース領域18との陰影が必ずアルミ領域14内に収まる構造となっている。
【0087】
なお、本実施形態のSiC絶縁ゲートトランジスタの形成は、第3実施形態における、p型エピタキシャル成長をn型エピタキシャル成長に変えること、およびn型領域32の形成を省略すること以外は第3実施形態と同様にして形成すればよい。
【0088】
また、第3実施形態で説明したと同様に、p型ベース領域15のアルミ領域14とソース電極26を接続するコンタクト領域8の形成のためのAlのイオン注入は必ずしも必要ではない。
【0089】
また、本実施形態の一変形例として、図24に示すように、アルミ領域14とソース電極26を直接接続させるように構成してもよい。この場合、p型エピタキシャル層13にAlをイオン注入してコンタクト領域8を形成する代わりに、ソース領域18を形成した後、n型エピタキシャル層36の一部をエッチングし、その後、ソース電極26を形成すればよい。
【0090】
以上説明したように、本実施形態およびその変形例によれば、第1実施形態と同様に、耐圧の低下を可及的に防止することができるとともに、ダイナミックパンチスルーを抑制することができる。
【0091】
(第8実施形態)
次に、本発明の第8実施形態によるSiC絶縁ゲートトランジスタを、図25を参照して説明する。本実施形態のSiC絶縁ゲートトランジスタはIGBTであって、第7実施形態によるSiC絶縁ゲートトランジスタのn型SiC基板2をp型のSiC基板3に置き換えるとともに、n型ドレインコンタクト領域20をp型のドレインコンタクト領域21に置き換えた構成となっている。p型のドレインコンタクト領域21はp型の不純物イオン(例えば、アルミ)を注入することにより形成される。なお、バイポーラ素子であるIGBTのドリフト層の厚さおよび、ドリフト層の濃度も、第1実施形態で示した最適条件の±50%(より好ましくは±20%)の範囲内で設計される。
【0092】
本実施形態も第7実施形態と同様に、耐圧の低下を可及的に防止することができるとともに、ダイナミックパンチスルーを抑制することができる。
【0093】
(第9実施形態)
本発明の第9実施形態によるSiC絶縁ゲートトランジスタを、図26を参照して説明する。
【0094】
本実施形態のSiC絶縁ゲートトランジスタは、第7実施形態において、アルミ層14とn型エピタキシャル層36との間にボロン層38を設けた構成となっている。このため、オン、オフの動作原理は第7実施形態と変わらない。
【0095】
また、図23に示す第7実施形態のように、チャネル領域となるn型エピタキシャル層36の形成の際、p型ベース領域15の表面がアルミ層14の場合、イオン注入による結晶欠陥が多く残ってしまい、その上に成長させるエピタキシャル層の結晶性を損なってしまう問題がある。このため、本実施形態のようにp型ベース領域15の表面にボロン層38をイオン注入で形成することにより、イオン注入による結晶欠陥を低減させ、エピタキシャル層36の結晶性を向上させることができる。
【0096】
本実施形態によるSiC絶縁ゲートトランジスタの製造は、第7実施形態と同様にボロン層12aおよびアルミ層14からなるp型ベース領域15を形成した後、図27に示すようにアルミ層14上にボロンイオンを注入することにより、ボロン層38を形成する。その後は、第7実施形態と同様の製造工程を用いて製造する。
【0097】
また、本実施形態の一変形例として、図28に示すように、アルミ領域14とソース電極26を直接接続させるように構成してもよい。この場合、n型エピタキシャル層36にAlをイオン注入してコンタクト領域8を形成する代わりに、ソース領域18を形成した後、n型エピタキシャル層36の一部をエッチングし、その後、ソース電極26を形成すればよい。
【0098】
以上説明したように、本実施形態およびその変形例によれば、第7実施形態と同様に、耐圧の低下を可及的に防止することができるとともに、ダイナミックパンチスルーを抑制することができる。
【0099】
(第10実施形態)
次に、本発明の第10実施形態によるSiC絶縁ゲートトランジスタを、図29を参照して説明する。本実施形態のSiC絶縁ゲートトランジスタはIGBTであって、第9実施形態によるSiC絶縁ゲートトランジスタのn型SiC基板2をp型のSiC基板3に置き換えるとともに、n型ドレインコンタクト領域20をp型のドレインコンタクト領域21に置き換えた構成となっている。p型のドレインコンタクト領域21はp型の不純物イオン(例えば、アルミ)を注入することにより形成される。なお、バイポーラ素子であるIGBTのドリフト層の厚さおよび、ドリフト層の濃度も、第1実施形態で示した最適条件の±50%(より好ましくは±20%)の範囲内で設計される。
【0100】
本実施形態も第9実施形態と同様に、耐圧の低下を可及的に防止することができるとともに、ダイナミックパンチスルーを抑制することができる。
【0101】
(第11実施形態)
本発明の第11実施形態によるSiC絶縁ゲートトランジスタを、図30を参照して説明する。図30は本実施形態によるSiC絶縁ゲートトランジスタの断面図である。
【0102】
本実施形態のSiC絶縁ゲートトランジスタは、n型SiC基板2上に設けられたnドリフト層4の表面に、それぞれがボロン領域12aとアルミ領域14とを有するp型領域15A、15Bが分離して設けられている。p型領域15Aの全ての上面と、p型領域15Bの上面の一部と、p型領域15Aおよびp型領域15B間のnドリフト層4とを覆うようにn型エピタキシャル層36が設けられている。n型エピタキシャル層36上にゲート絶縁膜22が形成されている。p型領域15Aの真上に位置する、n型エピタキシャル層36の上面側の領域にはn型ソース領域18が設けられ、このソース領域18上にソース領域に接続するソース電極26が設けられている。また、p型領域15Aおよびp型領域15B間のnドリフト層4の真上に位置する、ゲート絶縁膜22の領域上には第1ゲート電極28aが設けられ、p型領域15B上には、p型コンタクト領域9を介して第2ゲート電極28bが設けられている。なお、第1ゲート電極28aはp型領域15Aおよびp型領域15B間のnドリフト層4を完全に覆うように設けられる。p型コンタクト領域9はアルミイオンを注入することにより形成される。n型基板2の裏面にはn型コンタクト領域20が設けられ、このn型コンタクト領域20に接するように裏面電極30が設けられている。
【0103】
また、p型領域15A、15Bは、アルミ領域14の少なくとも底面がボロン領域12aによって覆われた構成となっている。すなわち、アルミの深さ方向の濃度プロファイルがボロンの深さ方向のプロファイルと同じかまたは浅くなるように形成されている。
【0104】
さらに、ダイナミックパンチスルーを防止するため、p型領域15Aのアルミ領域14は、膜面面積がソース電極26の下面の面積よりも大きく、素子表面から投影したソース電極26の陰影が必ずアルミ領域14内に収まる構造であり、さらに、ソース電極26とソース領域18との接触面積よりもアルミ領域14の膜面面積が大きく、素子表面から投影したソース電極26とソース領域18との陰影が必ずアルミ領域14内に収まる構造となっている。また、p型領域15Bのアルミ領域14は、膜面面積が第2ゲート電極28bの下面の面積よりも大きく、素子表面から投影した第2ゲート電極28bの陰影が必ずp型領域15Bのアルミ領域14内に収まる構造となっている。
【0105】
本実施形態において、オフ状態にする場合は、第2ゲート電極28bに負バイアスを印加し、空乏層を伸ばす。このとき、さらに第1ゲート電極28aに負バイアスを印加させても良い。
【0106】
オン状態にする場合は、第2ゲート電極28bにバイアスを印加しないか、正バイアスを印加させることで、空乏層を縮ませる。このとき、p型領域15Bに掛かるバイアスが2.5V以下の場合はユニポーラ素子として動作するが、2.5V以上になると、p型領域15Bからホールが注入されてしまう。
【0107】
また、第1ゲート電極26aに正バイアスを印加することにより、ゲート絶縁膜22近傍に蓄積層を形成することができ、オン抵抗を更に低減させることができる。
【0108】
また、本実施形態の一変形例として、図31に示すように、p型領域15Bのアルミ領域14と第2ゲート電極28bを直接接続させるように構成してもよい。
【0109】
以上説明したように、本実施形態およびその変形例によれば、耐圧の低下を可及的に防止することができるとともに、ダイナミックパンチスルーを抑制することができる。
【0110】
(第12実施形態)
次に、本発明の第12実施形態によるSiC絶縁ゲートトランジスタを、図32を参照して説明する。本実施形態のSiC絶縁ゲートトランジスタはIGBTであって、第11実施形態によるSiC絶縁ゲートトランジスタのn型SiC基板2をp型のSiC基板3に置き換えるとともに、n型ドレインコンタクト領域20をp型のドレインコンタクト領域21に置き換えた構成となっている。p型のドレインコンタクト領域21はp型の不純物イオン(例えば、アルミ)を注入することにより形成される。なお、バイポーラ素子であるIGBTのドリフト層の厚さおよび、ドリフト層の濃度も、第1実施形態で示した最適条件の±50%(より好ましくは±20%)の範囲内で設計される。
【0111】
本実施形態も第11実施形態と同様に、耐圧の低下を可及的に防止することができるとともに、ダイナミックパンチスルーを抑制することができる。
【0112】
(第13実施形態)
本発明の第13実施形態によるSiC絶縁ゲートトランジスタを、図33を参照して説明する。図33は本実施形態によるSiC絶縁ゲートトランジスタの断面図である。
【0113】
本実施形態のSiC絶縁ゲートトランジスタは、第11実施形態のSiC絶縁ゲートトランジスタにおいて、p型領域15A、15Bのアルミ領域14と、n型エピタキシャル層36との間に、ボロン層38を設けた構成となっている。このため、オン、オフの動作原理は第11実施形態と変わらない。
【0114】
また、図30に示す第11実施形態のように、チャネル領域となるn型エピタキシャル層36の形成の際、p型ベース領域15の表面がアルミ層14の場合、イオン注入による結晶欠陥が多く残ってしまい、その上に成長させるエピタキシャル層の結晶性を損なってしまう問題がある。このため、本実施形態のようにp型ベース領域15の表面にボロン層38をイオン注入で形成することにより、イオン注入による結晶欠陥を低減させ、エピタキシャル層36の結晶性を向上させることができる。
【0115】
なお、本実施形態も、第11実施形態の変形例と同様、第2ゲート電極と、p型領域15Bのアルミ領域14とをp型コンタクト領域9を設けずに、直接接続してもよい。
【0116】
本実施形態も第11実施形態と同様に、耐圧の低下を可及的に防止することができるとともに、ダイナミックパンチスルーを抑制することができる。
【0117】
(第14実施形態)
次に、本発明の第14実施形態によるSiC絶縁ゲートトランジスタを、図34を参照して説明する。本実施形態のSiC絶縁ゲートトランジスタはIGBTであって、第13実施形態によるSiC絶縁ゲートトランジスタのn型SiC基板2をp型のSiC基板3に置き換えるとともに、n型ドレインコンタクト領域20をp型のドレインコンタクト領域21に置き換えた構成となっている。p型のドレインコンタクト領域21はp型の不純物イオン(例えば、アルミ)を注入することにより形成される。なお、バイポーラ素子であるIGBTのドリフト層の厚さおよび、ドリフト層の濃度も、第1実施形態で示した最適条件の±50%(より好ましくは±20%)の範囲内で設計される。
【0118】
本実施形態も第13実施形態と同様に、耐圧の低下を可及的に防止することができるとともに、ダイナミックパンチスルーを抑制することができる。
【0119】
(第15実施形態)
次に、本発明の第15実施形態によるSiC接合型電界効果トランジスタ(静電誘導トランジスタ)を、図35を参照して説明する。本実施形態のSiC接合型電界効果トランジスタ(静電誘導トランジスタ)は、図19に示す第5実施形態において、ゲート絶縁膜22を削除するとともに、ゲート電極28直下のn型ドリフト層4の表面にゲート電極28に接するように主にAlを含むアルミ領域からなるp型領域40を設けた構成となっている。アルミ層からなるp型領域40の膜面面積は、ゲート電極28の下面の面積よりも広く、素子表面から投影したゲート電極の陰影が必ずp型領域40内に収まる構造である。
【0120】
本実施形態によるSiC接合型電界効果トランジスタがノーマリオン型のトランジスタの場合は、そのオフ状態ではゲート電極28に負バイアスを印加し、チャネル領域に空乏層を伸ばすことにより、電流をカットオフしている。ノーマリオン型のトランジスタの場合、ゲート電極28にバイアスを印加しない時は、トランジスタがオン状態になっている。
【0121】
ノーマリオフ型のトランジスタの場合、ゲート電極28にバイアスを印加しなくても、チャネル領域への熱平衡時における自発的な空乏層の伸びにより電流がカットオフされる。
【0122】
オン状態では、ゲート電極28に正バイアスを印加し空乏層幅を縮めるが、印加するバイアスが2.5V以上になると、p型領域40からチャネル領域にホールが注入されてしまう。
【0123】
また、ダイナミックパンチスルーを防止するため、アルミ領域14は、膜面面積がソース電極26の下面の面積よりも大きく、素子表面から投影したソース電極26の陰影が必ずアルミ領域14内に収まる構造であり、さらに、ソース電極26とp型コンタクト領域8およびソース領域18との接触面積よりもアルミ領域14の膜面面積が大きく、素子表面から投影したソース電極26とソース領域18との陰影が必ずアルミ領域14内に収まる構造となっている。
【0124】
また、本実施形態の一変形例として、図36に示すように、アルミ領域14とソース電極26を直接接続させるように構成してもよい。
【0125】
以上説明したように、本実施形態およびその変形例によれば、第5実施形態と同様に、耐圧の低下を可及的に防止することができるとともに、ダイナミックパンチスルーを抑制することができる。
【0126】
(第16実施形態)
次に、本発明の第16実施形態によるSiC静電誘導サイリスタを、図37を参照して説明する。本実施形態のSiC静電誘導サイリスタは、第15実施形態によるSiC接合型電界効果トランジスタのn型SiC基板2をp型のSiC基板3に置き換えるとともに、n型ドレインコンタクト領域20をp型のドレインコンタクト領域21に置き換えた構成となっている。p型のドレインコンタクト領域21はp型の不純物イオン(例えば、アルミ)を注入することにより形成される。なお、ドリフト層4の厚さおよびドリフト層4の濃度も、第1実施形態で示した最適条件の±50%(より好ましくは±20%)の範囲内で設計される。
【0127】
また、本実施形態の一変形例として、図38に示すように、アルミ領域14とソース電極26を直接接続させるように構成してもよい。
【0128】
本実施形態およびその変形例も第15実施形態と同様に、耐圧の低下を可及的に防止することができるとともに、ダイナミックパンチスルーを抑制することができる。
【0129】
(第17実施形態)
次に、本発明の第17実施形態によるSiC接合型電界効果トランジスタ(静電誘導トランジスタ)を、図39を参照して説明する。本実施形態のSiC接合型電界効果トランジスタは、図35に示す第15実施形態のSiC接合型電界効果トランジスタにおいて、アルミ層からなるp型領域40をアルミ領域41とボロン領域42からなるp型領域40に置き換えた構成となっている。主にアルミを含むアルミ領域41の少なくとも底面がボロンを含む領域42によって覆われた構成となっている。すなわち、アルミの深さ方向の濃度プロファイルがボロンの深さ方向のプロファイルと同じかまたは浅くなるように形成されている。
【0130】
また、本実施形態の一変形例として、図40に示すように、アルミ領域14とソース電極26を直接接続させるように構成してもよい。
【0131】
以上説明したように、本実施形態およびその変形例によれば、第5実施形態と同様に、耐圧の低下を可及的に防止することができるとともに、ダイナミックパンチスルーを抑制することができる。
【0132】
(第18実施形態)
次に、本発明の第18実施形態によるSiC静電誘導サイリスタを、図41を参照して説明する。本実施形態のSiC静電誘導サイリスタは、第17実施形態によるSiC接合型電界効果トランジスタのn型SiC基板2をp型のSiC基板3に置き換えるとともに、n型ドレインコンタクト領域20をp型のドレインコンタクト領域21に置き換えた構成となっている。p型のドレインコンタクト領域21はp型の不純物イオン(例えば、アルミ)を注入することにより形成される。なお、ドリフト層4の厚さおよびドリフト層4の濃度も、第1実施形態で示した最適条件の±50%(より好ましくは±20%)の範囲内で設計される。
【0133】
また、本実施形態の一変形例として、図42に示すように、アルミ領域14とソース電極26を直接接続させるように構成してもよい。
【0134】
本実施形態およびその変形例も第15実施形態と同様に、耐圧の低下を可及的に防止することができるとともに、ダイナミックパンチスルーを抑制することができる。
【0135】
(第19実施形態)
次に、本発明の第9実施形態によるSiCゲートターンオフサイリスタを、図43を参照して説明する。本実施形態のSiCゲートターンオフサイリスタは、n型ドリフト層58に対して主接合を形成するp型領域54がアルミ領域55とボロン領域56からなっており、これらのアルミ領域55およびボロン領域56はSiC半導体層からなっている。アノード電極66に接合するp型領域62のうち、主にアルミを含むアルミ領域64の少なくともカソード側がボロンを含む領域63によって覆われた構成となっている。また、カソード電極50と接合したn型領域52の表面に形成されたp型領域54の少なくともアノード側がボロンを含む領域56によって覆われている。なお、n型ドリフト層58にはゲート電極68に接続するn領域60が設けられている。
【0136】
本実施形態においては、ダイナミックパンチスルーを防止するため、アルミ領域55の膜面面積は、アノード電極66の下面の面積よりも大きくなるように構成されている。
【0137】
また、本実施形態では、ゲートターンオフサイリスタのアノード側、カソード側のp型領域がアルミとボロンの2元素を含んだ構造となっているが、必ずしも両側が各々2元素を含むp型領域になっている必要はなく、設計により電界が強く掛かからない領域では1元素(アルミまたはボロン)により構成されていても構わない。
【0138】
なお、図43に示す本実施形態のゲートターンオフサイリスタは一般的な構造であるが、図44に示すようにゲート電極68に接続したn型領域60の面積を大きくするように構成してもよい。これにより、電子の吐き出しを容易にさせ、吐き出し抵抗を低減させることができる。
【0139】
(第20実施形態)
本発明の第20実施形態によるイオン注入により形成されたボロン領域の形成方法を説明する。
【0140】
例えば、図19に示す構造のトランジスタを形成する場合、ボロン領域12aの形成の際に縦方向(下方向)のボロン拡散は耐圧維持に効果があるが、上方向(横チャネル方向)の拡散または、横方向(縦チャネル方向)の拡散はチャネル領域の狭まりを招き抵抗が増大するという問題がある。
【0141】
そこで、活性化アニールによるボロンの拡散を抑制したい領域に対してカーボンを共注入させることで、ボロンの熱拡散を抑制させることができる。例えば、図45(a)、に示すようにボロン注入領域70のうち、上部に選択的にカーボンを共注入してカーボン注入領域72を形成することにより、図45(b)に示すように活性化アニールを行ってもボロンの上方向への熱拡散を抑制することができる。また、図46(a)に示すように、ボロン注入領域70の横部分に選択的にカーボンを共注入してカーボン注入領域72を形成することにより、図46(b)に示すように活性化アニールを行ってもボロンの横方向への拡散を抑制することができる。
【0142】
また、SiCは元来、材料中にカーボンを含んでいるが、SIMS(Secondary Ion Mass Spectroscopy)などの分析によりカーボンが共注入された領域では、カーボン濃度が高くなっている。
【図面の簡単な説明】
【0143】
【図1】本発明の第1実施形態によるSiC絶縁ゲートトランジスタの製造工程を示す断面図。
【図2】本発明の第1実施形態によるSiC絶縁ゲートトランジスタの製造工程を示す断面図。
【図3】本発明の第1実施形態によるSiC絶縁ゲートトランジスタの製造工程を示す断面図。
【図4】本発明の第1実施形態によるSiC絶縁ゲートトランジスタの製造工程を示す断面図。
【図5】本発明の第1実施形態によるSiC絶縁ゲートトランジスタの製造工程を示す断面図。
【図6】本発明の第1実施形態によるSiC絶縁ゲートトランジスタの製造工程を示す断面図。
【図7】本発明の第1実施形態によるSiC絶縁ゲートトランジスタの製造工程を示す断面図。
【図8】第1実施形態の効果を説明する図。
【図9】本発明の第2実施形態によるSiC絶縁ゲートトランジスタの断面図。
【図10】本発明の第3実施形態によるSiC絶縁ゲートトランジスタの断面図。
【図11】第3実施形態によるSiC絶縁ゲートトランジスタの製造工程を示す断面図。
【図12】第3実施形態によるSiC絶縁ゲートトランジスタの製造工程を示す断面図。
【図13】第3実施形態によるSiC絶縁ゲートトランジスタの製造工程を示す断面図。
【図14】第3実施形態によるSiC絶縁ゲートトランジスタの製造工程を示す断面図。
【図15】第3実施形態によるSiC絶縁ゲートトランジスタの製造工程を示す断面図。
【図16】第3実施形態によるSiC絶縁ゲートトランジスタの製造工程を示す断面図。
【図17】第3実施形態の変形例によるSiC絶縁ゲートトランジスタの断面図。
【図18】本発明の第4実施形態によるSiC絶縁ゲートトランジスタの断面図。
【図19】本発明の第5実施形態によるSiC絶縁ゲートトランジスタの断面図。
【図20】第5実施形態によるSiC絶縁ゲートトランジスタの製造工程を示す断面図。
【図21】第5実施形態の変形例によるSiC絶縁ゲートトランジスタの断面図。
【図22】本発明の第6実施形態によるSiC絶縁ゲートトランジスタの断面図。
【図23】本発明の第7実施形態によるSiC絶縁ゲートトランジスタの断面図。
【図24】第7実施形態の変形例によるSiC絶縁ゲートトランジスタの断面図。
【図25】本発明の第8実施形態によるSiC絶縁ゲートトランジスタの断面図。
【図26】本発明の第9実施形態によるSiC絶縁ゲートトランジスタの断面図。
【図27】第9実施形態によるSiC絶縁ゲートトランジスタの製造工程を示す断面図。
【図28】第9実施形態の変形例によるSiC絶縁ゲートトランジスタの断面図。
【図29】本発明の第10実施形態によるSiC絶縁ゲートトランジスタの断面図。
【図30】本発明の第11実施形態によるSiC絶縁ゲートトランジスタの断面図。
【図31】本発明の第11実施形態の変形例によるSiC絶縁ゲートトランジスタの断面図。
【図32】本発明の第12実施形態によるSiC絶縁ゲートトランジスタの断面図。
【図33】本発明の第13実施形態によるSiC絶縁ゲートトランジスタの断面図。
【図34】本発明の第14実施形態によるSiC絶縁ゲートトランジスタの断面図。
【図35】本発明の第15実施形態によるSiC接合型電界効果トランジスタの断面図。
【図36】第15実施形態の変形例によるSiC接合型電界効果トランジスタの断面図。
【図37】本発明の第16実施形態によるSiC静電誘導サイリスタの断面図。
【図38】第16実施形態の変形例によるSiC静電誘導サイリスタの断面図。
【図39】本発明の第17実施形態によるSiC接合型電界効果トランジスタの断面図。
【図40】第17実施形態の変形例によるSiC接合型電界効果トランジスタの断面図。
【図41】本発明の第18実施形態によるSiC静電誘導サイリスタの断面図。
【図42】第18実施形態の変形例によるSiC静電誘導サイリスタの断面図。
【図43】本発明の第19実施形態によるSiC静電誘導サイリスタの断面図。
【図44】第19実施形態の変形例によるSiC静電誘導サイリスタの断面図。
【図45】本発明の第20実施形態による、イオン注入によるボロン領域の形成方法の第1の例を説明する図。
【図46】本発明の第20実施形態による、イオン注入によるボロン領域の形成方法の第2の例を説明する図。
【符号の説明】
【0144】
2 n型SiC基板(n型ドレイン)
4 n型エピタキシャル層
6 酸化膜マスク
8 p型コンタクト領域
10 酸化膜マスク
12 ボロン注入領域
12a ボロン拡散領域
13 チャネル領域
14 アルミ注入領域
18 n型ソース領域
20 n型ドレインコンタクト領域
22 絶縁ゲート
26 Ni膜(ソース電極)
28 ゲート電極




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013