Warning: copy(.htaccess): failed to open stream: Permission denied in /home/jp321/public_html/header.php on line 8
デジタル集積回路およびその制御方法 - 株式会社東芝
米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社東芝

発明の名称 デジタル集積回路およびその制御方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−6290(P2007−6290A)
公開日 平成19年1月11日(2007.1.11)
出願番号 特願2005−185800(P2005−185800)
出願日 平成17年6月24日(2005.6.24)
代理人 【識別番号】100078765
【弁理士】
【氏名又は名称】波多野 久
発明者 鈴木 智明
要約 課題
通信インタフェースを有する半導体集積回路において、特別な手順を踏むことなく極めて簡素な方法でパワーゲーティングを実現することによりリーク電流を排除し、消費電力を低減することができる半導体集積回路を提供する。

解決手段
本発明にかかる半導体集積回路は、外部回路から入力されるイネーブル信号がオンのときに外部回路と通信を行うインタフェース部と、インタフェース部への電源の供給を制御する電源供給制御部と、インタフェース部に連接され各種の処理を行うコア部とを備え、電源供給制御部は、イネーブル信号がオンのときにインタフェース部へ電源を供給し、イネーブル信号がオフのときにインタフェース部への電源の供給を停止することを特徴とする。
特許請求の範囲
【請求項1】
外部回路から入力されるイネーブル信号がオンのときに前記外部回路と通信を行うインタフェース部と、
前記インタフェース部への電源の供給を制御する電源供給制御部と、
前記インタフェース部に連接され各種の処理を行うコア部と、
を備え、
前記電源供給制御部は、前記イネーブル信号がオンのときに前記インタフェース部へ電源を供給し、前記イネーブル信号がオフのときに前記インタフェース部への電源の供給を停止することを特徴とする半導体集積回路。
【請求項2】
前記外部回路との通信は、シリアルインタフェースおよびパラレルインタフェースの少なくともいずれか一方の方式によることを特徴とする請求項1に記載の半導体集積回路。
【請求項3】
外部回路から入力されるイネーブル信号がオンのときに前記外部回路と通信を行うインタフェース部と、
前記インタフェース部への電源の供給を制御する電源供給制御部と、
前記インタフェース部に連接され各種の処理を行うコア部と、
前記インタフェース部と前記コア部との連接部位に設けられるデータ保持部と、
を備え、
前記電源供給制御部は、前記イネーブル信号がオンのときに前記インタフェース部へ電源を供給し、前記イネーブル信号がオフのときに前記インタフェース部への電源の供給を停止し、
前記データ保持部は、前記イネーブル信号がオフとなる直前の前記インタフェース部から前記コア部への伝送データを保持する、
ことを特徴とする半導体集積回路。
【請求項4】
前記外部回路との通信は、シリアルインタフェースおよびパラレルインタフェースの少なくともいずれか一方の方式によることを特徴とする請求項3に記載の半導体集積回路。
【請求項5】
外部回路から入力されるイネーブル信号がオンのときにインタフェース部を介して前記外部回路と通信を行う通信ステップと、
前記インタフェース部への電源の供給を制御する電源供給制御ステップと、
前記インタフェース部に連接されるコア部で各種の処理を行う処理ステップと、
を備え、
前記電源供給制御ステップは、前記イネーブル信号がオンのときに前記インタフェース部へ電源を供給し、前記イネーブル信号がオフのときに前記インタフェース部への電源の供給を停止することを特徴とする半導体集積回路の制御方法。
【請求項6】
外部回路から入力されるイネーブル信号がオンのときにインタフェース部を介して前記外部回路と通信を行う通信ステップと、
前記インタフェース部への電源の供給を制御する電源供給制御ステップと、
前記インタフェース部に連接されるコア部で各種の処理を行う処理ステップと、
前記インタフェース部と前記コア部との間でデータ保持部を介してデータ伝送するデータ伝送ステップと、
を備え、
前記電源供給制御ステップは、前記イネーブル信号がオンのときに前記インタフェース部へ電源を供給し、前記イネーブル信号がオフのときに前記インタフェース部への電源の供給を停止し、
前記データ伝送ステップは、前記イネーブル信号がオフとなる直前の前記インタフェース部から前記コア部への伝送データを前記データ保持部に保持させる、
ことを特徴とする半導体集積回路の制御方法。
発明の詳細な説明
【技術分野】
【0001】
本発明は、半導体集積回路およびその制御方法に係り、特に、通信インタフェースを有する半導体集積回路およびその制御方法に関する。
【背景技術】
【0002】
従来から、半導体集積回路の低消費電力化に関する種々の技術開発が進められてきている。半導体集積回路では、CMOS素子を基本とした回路構成によって消費電力の低減化が図られているものの、特に、携帯型電子機器の分野等ではバッテリによって駆動される場合が多いため、さらなる低消費電力化が求められている。
【0003】
他方、半導体の微細化技術や動作電圧の低電圧化が進むにつれて、CMOS回路であってもそのリーク電流の回路全体の消費電流の中に占める割合が無視できなくなってきている。このため、リーク電流の低減に関する技術も開発されている。
【0004】
例えば、特許文献1は、チップディセーブル時に、CMOSゲート回路を閾値電圧の深いNMOSトランジスタでオフすることによってCMOSゲートのリーク電流を低減する技術が開示されている。
【0005】
また、特許文献2には、データ保持回路を構成するフリップフロップの2本の電源線のうち少なくとも1本の電源線を、待機時に間欠的にフローティング状態にすることにより、データの保持を維持しつつトランジスタのオフリーク電流を低減する技術が開示されている。
【0006】
この他、特許文献3には、組み合わせ回路の出力端に接続されたフリップフロップ回路が制御信号に応じてデータを取り込むときにのみ、組み合わせ回路に電源を供給し、その他のときには組み合わせ回路に電源を供給しないことによりリーク電流を削減する技術が開示されている。
【特許文献1】特開平07−161190号公報
【特許文献2】特開平09−185887号公報
【特許文献3】特開2002−110920号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
半導体集積回路の内部におけるリーク電流を防ぐ最も有効な方法は、動作しない時に該当する回路部分への電源供給そのものを停止させるパワーゲーティング(Power Gating)と呼ばれる手法である。即ち、半導体集積回路の内部に複数のブロックがあり、特定のブロックが特定の期間動作しない場合には、動作しない期間にかぎりその特定のブロックへの電源供給を停止するように制御することによって不要なリーク電流を排除しようとするものである。
【0008】
パワーゲーティング(Power Gating)は一般論としては有効な方法である。しかしながら、個別具体的な機能や回路構造をもつ半導体集積回路の全体に適用しようとすると、複雑に相互に関連する個々のブロックの動作を維持しつつ、有効に電源供給を停止させる制御方法を見出すことは容易ではない。
【0009】
また、仮に制御方法が見出せたとしても、半導体集積回路全体に適用しようとすると、その制御信号を生成する回路自体が複雑かつ大規模になりかねない。
【0010】
本発明は、上記事情に鑑みてなされたもので、通信インタフェースを有する半導体集積回路において、特別な手順を踏むことなく極めて簡素な方法でパワーゲーティングを実現することによりリーク電流を排除し、消費電力を低減することができる半導体集積回路およびその制御方法を提供することを目的とする。
【課題を解決するための手段】
【0011】
本発明に係る半導体集積回路は、上記課題を解決するため、請求項1に記載したように、外部回路から入力されるイネーブル信号がオンのときに前記外部回路と通信を行うインタフェース部と、前記インタフェース部への電源の供給を制御する電源供給制御部と、前記インタフェース部に連接され各種の処理を行うコア部とを備え、前記電源供給制御部は、前記イネーブル信号がオンのときに前記インタフェース部へ電源を供給し、前記イネーブル信号がオフのときに前記インタフェース部への電源の供給を停止することを特徴とする。
【0012】
また、本発明に係る半導体集積回路は、上記課題を解決するため、請求項3に記載したように、外部回路から入力されるイネーブル信号がオンのときに前記外部回路と通信を行うインタフェース部と、前記インタフェース部への電源の供給を制御する電源供給制御部と、前記インタフェース部に連接され各種の処理を行うコア部と、前記インタフェース部と前記コア部との連接部位に設けられるデータ保持部とを備え、前記電源供給制御部は、前記イネーブル信号がオンのときに前記インタフェース部へ電源を供給し、前記イネーブル信号がオフのときに前記インタフェース部への電源の供給を停止し、前記データ保持部は、前記イネーブル信号がオフとなる直前の前記インタフェース部から前記コア部への伝送データを保持することを特徴とする。
【0013】
また、本発明に係る半導体集積回路の制御方法は、上記課題を解決するため、請求項5に記載したように、外部回路から入力されるイネーブル信号がオンのときにインタフェース部を介して前記外部回路と通信を行う通信ステップと、前記インタフェース部への電源の供給を制御する電源供給制御ステップと、前記インタフェース部に連接されるコア部で各種の処理を行う処理ステップとを備え、前記電源供給制御ステップは、前記イネーブル信号がオンのときに前記インタフェース部へ電源を供給し、前記イネーブル信号がオフのときに前記インタフェース部への電源の供給を停止することを特徴とする。
【0014】
また、本発明に係る半導体集積回路の制御方法は、上記課題を解決するため、請求項6に記載したように、外部回路から入力されるイネーブル信号がオンのときにインタフェース部を介して前記外部回路と通信を行う通信ステップと、前記インタフェース部への電源の供給を制御する電源供給制御ステップと、前記インタフェース部に連接されるコア部で各種の処理を行う処理ステップと、前記インタフェース部と前記コア部との間でデータ保持部を介してデータ伝送するデータ伝送ステップとを備え、前記電源供給制御ステップは、前記イネーブル信号がオンのときに前記インタフェース部へ電源を供給し、前記イネーブル信号がオフのときに前記インタフェース部への電源の供給を停止し、前記データ伝送ステップは、前記イネーブル信号がオフとなる直前の前記インタフェース部から前記コア部への伝送データを前記データ保持部に保持させることを特徴とする。
【発明の効果】
【0015】
本発明に係る半導体集積回路およびその制御方法によれば、通信インタフェースを有する半導体集積回路において、特別な手順を踏むことなく極めて簡素な方法でパワーゲーティングを実現することによりリーク電流を排除し、消費電力を低減することができる。
【発明を実施するための最良の形態】
【0016】
本発明に係る半導体集積回路およびその制御方法の実施形態について添付図面を参照して説明する。
【0017】
(1)構成
図1は、本発明の実施形態に係る半導体集積回路1の構成例を示す図である。
【0018】
本発明の実施形態に係る半導体集積回路1は、その種別や用途を特に限定するものではないが、例えば、光ディスク制御IC等の各種デジタル制御用ICや各種信号処理用ICとして用いられる。
【0019】
半導体集積回路1は、外部回路との通信を行うインタフェース部3、インタフェース部3に対する電源の供給を制御する電源供給制御部2、インタフェース部3に接続され、各種制御や各種処理を行うコア部4を備えて構成される。
【0020】
また、インタフェース部3とコア部4との間にデータ保持部5を設ける構成としても良い。
【0021】
インタフェース部3は、例えば、外部回路から供給されるイネーブル信号ENおよびクロック信号CKを制御信号とし、外部回路とデータ信号DTの授受を行う。
【0022】
イネーブル信号EN、クロック信号CK、およびデータ信号DTの入出力部にはそれぞれバッファ回路が適宜設けられている。例えば、イネーブル信号ENに対してはバッファ回路6a、6bが、クロック信号CKに対してはバッファ回路7が、またデータ信号DTに対しては双方向のバッファ回路8a、8bが設けられている。
【0023】
インタフェース部3は、図1に模式的に示したように、例えば、インタフェース部論理回路30とフリップフロップ31、32、および33等を備えて構成される。
【0024】
インタフェース部論理回路30は、例えばパラレル/シリアル変換回路等の種々の論理回路を備えて構成されている。コア部4から伝送されてくるデータを最終的にシリアルデータに変換してデータ信号DTとして外部回路へ出力する。また、フリップフロップ31、32は、外部回路からのクロック信号CKと同期をとってデータ信号DTを出力するために設けられている。
【0025】
一方、フリップフロップ33は、外部回路から入力されるデータ信号DTをクロック信号CKに同期をとって取り込むために設けられているものである。
【0026】
インタフェース部3の各回路に対しては、電源供給制御部2から電源が供給される構成となっている。電源供給制御部2へはインタフェース部電源線が接続されており、イネーブル信号ENの制御の下でインタフェース部3の各回路に対して電源供給を行っている。
【0027】
コア部4は、各種の論理回路群から構成されるもので、インタフェース部3から受信したデータをもとに各種制御や処理を行い、その結果をインタフェース部3へ送信する。コア部4の各回路に対する電源は、コア部電源線から直接供給される形態となっている。
【0028】
データ保持部5は、例えばラッチ回路であり、イネーブル信号ENの立下りのタイミングでフリップフロップ33の出力データを保持するように構成されている。
【0029】
(2)動作
上記のように構成された半導体集積回路1の動作について説明する。
【0030】
図2は、半導体集積回路1の電源供給制御部2およびインタフェース部3に入力されるイネーブル信号EN、クロック信号CK、およびデータ信号DTのタイミングチャートの一例を模式的に示したものである。
【0031】
イネーブル信号ENは、外部回路から通信を行うタイミングを半導体集積回路1へ伝えるために外部回路から入力されるものである。イネーブル信号ENがオン(アクティブ)の期間に外部回路から通信に必要となるクロック信号CK等の通信制御用の信号やデータ信号DTの送受信が行われる。逆にイネーブル信号ENがオフ(非アクティブ)の期間には外部回路との通信は行われない。
【0032】
図2の例示では、「A」および「C」で示した期間はイネーブル信号ENがオフの期間であり、この期間には外部回路と半導体集積回路1との間で通信は行われない。
【0033】
他方、「B」で示した期間はイネーブル信号ENがオンの期間であり、この期間に外部回路と半導体集積回路1との間で通信が行われる。
【0034】
図2では、データ信号DTとして「d0」から「d7」の8ビットシリアルデータによる通信が、クロック信号CKと共に外部回路から半導体集積回路1へ送信される例を示している。
【0035】
図3乃至図5は、イネーブル信号ENのオン・オフの各期間に対応した半導体集積回路1の動作状態を示したものである。
【0036】
図3は、通信前の状態であり、イネーブル信号ENがオフ(図2の「A」の期間)のときの半導体集積回路1の状態を示している。電源供給制御部2は、イネーブル信号ENがオフのときには、インタフェース部3の各回路への電源供給を停止する(Power Gating)するように構成されている。電源供給制御部2のこの機能により、イネーブル信号ENがオフのときには図3にハッチングで示したように、インタフェース部3の各回路への電源供給は停止される。
【0037】
図4は、通信中の半導体集積回路1の状態を示しており、イネーブル信号ENがオン(図2の「B」の期間)に相当する。電源供給制御部2は、イネーブル信号ENがオンのときには、インタフェース部3の各回路へ電源を供給するように構成されている。従ってイネーブル信号ENがオンの期間にはインタフェース部3の各回路へ電源が供給され、通常動作する。具体的には、データ信号DT(シリアルデータ)がクロック信号CKに同期してインタフェース部3に取り込まれ、順次データ保持部5を介してコア部4へ伝えられることになる。
【0038】
図5は、通信後の半導体集積回路1の状態を示しており、イネーブル信号ENは再度オフ(図2の「C」の期間)となる。電源供給制御部2では、イネーブル信号ENが再度オフとなったことに応じて、インタフェース部3への各回路への電源供給を停止する。
【0039】
データ保持部5は、例えばラッチ回路であり、イネーブル信号ENがオンからオフに切り替わる時にフリップフロップ33の出力を保持する。データ保持部5のこの保持機能によって、インタフェース部3の電源供給が停止ときであってもインタフェース部3からコア部4への信号が不定となることを回避している。
【0040】
図2の例示では、8ビットシリアルデータの最後のビットは「d7」であり、このデータ「d7」がイネーブル信号ENのオンからオフへの切り替りのタイミングでフリップフロップ33からデータ保持部5へ移され、データ保持部5にデータ「d7」が保持されることになる。このため、インタフェース部3の電源がオフとなってもコア部4の動作は保証される。
【0041】
本実施形態に係る半導体集積回路1によれば、通信期間を示すイネーブル信号ENによってインタフェース部3の各回路への電源供給の制御を行っている。この結果、通信期間以外にはインタフェース部3の各回路への電源供給を総て停止させることが可能となり、インタフェース部3のリーク電流を極限まで低減することが可能となる。このため、半導体集積回路1全体としての消費電力を低減することができる。
【0042】
また、本実施形態に係る半導体集積回路1によれば、電源供給の制御信号をイネーブル信号ENとしている。イネーブル信号ENはデバイス間の通信において一般的に用いられている信号である。このため、電源供給制御のために新たな制御信号等を追加する必要がない。
【0043】
また、電源供給の制御対象部位を通信のインタフェース部3としているため、半導体集積回路1全体へ不測の悪影響を与えることもない。このため、半導体集積回路1のユーザ(設計者等)は電源供給制御機能(Power Gating機能)をほとんど意識することなく利用することができる。
【0044】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。例えば、上記説明では、通信インタフェースをシリアル通信として説明したがこれに限定されるものではなく、パラレル通信や、或いはパラレル通信とシリアル通信とを組み合わせた形態でもよい。
【0045】
また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせても良い。
【図面の簡単な説明】
【0046】
【図1】本発明に係る半導体集積回路の実施形態の構成例を示す図。
【図2】本発明に係る半導体集積回路の実施形態における通信インタフェースのタイミングの一例を示す図。
【図3】本発明に係る半導体集積回路の実施形態における通信前の電源供給状態の例を示す図。
【図4】本発明に係る半導体集積回路の実施形態における通信中の電源供給状態の例を示す図。
【図5】本発明に係る半導体集積回路の実施形態における通信後の電源供給状態の例を示す図。
【符号の説明】
【0047】
1 半導体集積回路
2 電源供給制御部
3 インタフェース部
4 コア部
5 データ保持部
30 インタフェース部論理回路
31、32、33 フリップフロップ
EN イネーブル信号
CK クロック信号
DT データ信号




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013