米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社東芝

発明の名称 半導体装置の実装方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−5837(P2007−5837A)
公開日 平成19年1月11日(2007.1.11)
出願番号 特願2006−279122(P2006−279122)
出願日 平成18年10月12日(2006.10.12)
代理人 【識別番号】100109900
【弁理士】
【氏名又は名称】堀口 浩
発明者 小塩 康弘
要約 課題
薄型にして低剛性化を実現し、且つパッケージの反りが小さく製品単
体としての平坦性を確保することができる半導体装置を提供する。

解決手段
表面に金属配線が形成された有機基板と、前記有機基板の金属配
特許請求の範囲
【請求項1】
半導体チップを10μm〜150μmの厚さに薄くする工程と、
実装基板の主表面に複数の実装配線を形成する工程と、
フレキシブル基板の主表面に複数の金属配線を形成する工程と、
前記フレキシブル基板の前記主表面の上方に前記半導体チップを搭載する工程と、
前記複数の実装配線と、前記複数の金属配線とをそれぞれ位置合わせし、互いに電気的
に接続する工程とを備え、
前記複数の実装配線と前記複数の金属配線とを互いに電気的に接続する工程は、
前記複数の金属配線間の前記フレキシブル基板の露出部に第1の接着剤層を設ける工程
と、
前記複数の実装配線間の前記実装基板の露出部に第2の接着剤層を設ける工程と、
前記複数の金属配線と前記複数の実装配線との位置合わせを行い、前記フレキシブル基
板と前記実装基板間に所定の圧力を印加し、前記第1と第2の接着剤層を接合する工程と
であることを特徴とする半導体装置の実装方法。
【請求項2】
前記半導体チップは、シリコン、ゲルマニウム、ガリウム砒素、ガリウム燐、インジウ
ム燐、又は炭化珪素のうちのいずれかの半導体材料を含むことを特徴とする請求項1記載
の半導体装置の実装方法。
発明の詳細な説明
【技術分野】
【0001】
本発明は、LSI,VLSI,ULSI,GI等の半導体集積回路用の半導体装置の実
装方法に関する。
【背景技術】
【0002】
図1は、現在用いられている半導体パッケージ(BGA:Ball Grid Arr
ay)の一構造例を示す断面斜視図である。この半導体パッケージは、インターポーザで
ある基板101上に、厚さ300μm、乃至450μm、若しくはそれ以上の厚さのシリ
コンチップ102が搭載されている。シリコンチップ102のボンディグパッド(電極)
は、基板101表面上の電極とボンディングワイヤ103で接続されている。更に、基板
101表面側の電極から、基板101中に形成されたスルーホールを介して、基板101
の裏面側に配設された半田ボール(基板実装用端子)104と電気的に接続されている。
そして、シリコンチップ102がモールド樹脂105で被包されるような形状でパッケー
ジが成型されている。そして、半田ボール(基板実装用端子)104を介して実装基板に
接続され実装体を構成する。
【0003】
しかしながら、図1に示す半導体パッケージの厚さは、薄いものでも1.2mm程度あ
り、携帯機器などの小型化、軽量化等に伴う近年のパッケージの薄型化の要求には、十分
満足のいくパッケージ厚になっていなかった。
【0004】
そこで、半導体パッケージの厚みを一層薄くするために、パッケージの各構成材料の厚
みをそれぞれ薄くすることが考えられる(例えば、特許文献1参照。)。しかし、単純に
各構成材料の厚みを薄くしたのでは、パッケージの反りが大きくなり、製品単体としての
平坦性が確保出来ないという問題があった。例えば、0.12mmのパッケージを実現す
る場合において、使用する各構成部品材料、例えばモールド樹脂等をそのままの物性値(
ヤング率12〜25GPa程度)で使用すると、20mmの長さに対し、1.5mm程度
の大きな反りが発生する。加えて、各構成材料自体の剛性が高いため、少しの変位でも樹
脂割れが発生し、製品としての信頼性が確保出来ない。
【0005】
このような点から、従来では、パッケージ厚を極端に薄くしても、半導体パッケージと
しては成立し得ないのが現状であった。
【特許文献1】特開平9−232503号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
本発明は、低剛性を有した実装信頼性の高い半導体装置の実装方法を提供する。
【課題を解決するための手段】
【0007】
本発明の一態様は、半導体チップを10μm〜150μmの厚さに薄くする工程と、実
装基板の主表面に複数の実装配線を形成する工程と、フレキシブル基板の主表面に複数の
金属配線を形成する工程と、前記フレキシブル基板の前記主表面の上方に前記半導体チッ
プを搭載する工程と、前記複数の実装配線と、前記複数の金属配線とをそれぞれ位置合わ
せし、互いに電気的に接続する工程とを備え、前記複数の実装配線と前記複数の金属配線
とを互いに電気的に接続する工程は、前記複数の金属配線間の前記フレキシブル基板の露
出部に第1の接着剤層を設ける工程と、前記複数の実装配線間の前記実装基板の露出部に
第2の接着剤層を設ける工程と、前記複数の金属配線と前記複数の実装配線との位置合わ
せを行い、前記フレキシブル基板と前記実装基板間に所定の圧力を印加し、前記第1と第
2の接着剤層を接合する工程とであることを特徴としている。
【発明の効果】
【0008】
本発明によれば、低剛性を有した実装信頼性の高い半導体装置の実装方法を提供するこ
とができる。
【発明を実施するための最良の形態】
【0009】
本発明の一態様によれば、薄型にして低剛性化を実現し、且つパッケージの反りが小さ
く製品単体としての平坦性を確保することが出来る半導体パッケージを提供することであ
る。
【0010】
また、本発明の他の一態様によれば、全体の厚さが薄く、しかも実装信頼性の高い実装
体を提供することである。
【0011】
本発明の更に他の一態様によれば、パイプの側壁等の曲面に実装可能な、低剛性を有し
た実装信頼性の高い実装体を提供することである。
【0012】
本発明の更に他の一態様によれば、複数の半導体チップを厚み方向に積層し、しかも全
体の厚さが薄く、実装信頼性の高い実装体を提供することである。
【0013】
本発明の更に他の一態様によれば、上記実装体を簡便に組み立てることが可能な実装体
の製造方法を提供することである。
【0014】
本発明の一態様は、主表面に複数の金属配線が形成された低剛性の基板(以下において
、「フレキシブル基板」という。)と、このフレキシブル基板の上方に配置され、複数の
接続用パッドを有する低剛性の半導体チップ(以下において、「フレキシブル半導体チッ
プ」という。)と、この半導体チップ上の複数の接続用パッドと、フレキシブル基板上の
複数の金属配線とをそれぞれ電気的に接続する接続金属と、及びフレキシブル基板とフレ
キシブル半導体チップとの間に封入された封止部材とからなるフレキシブル・パッケージ
であることである。
【0015】
本発明の他の一態様に係るフレキシブル・パッケージは、半導体チップを通常用いられ
ている厚さよりも薄くし、剛性を低下させたフレキシブル半導体チップを搭載している点
に特徴がある。半導体チップとしては、シリコン(Si)、ゲルマニウム(Ge)の元素
半導体や、ガリウム砒素(GaAs)、ガリウム燐(GaP)、インジウム燐(InP)
、炭化珪素(SiC)等の化合物半導体チップでもかまわない。更に、フレキシブル基板
等のパッケージの各構成部品の厚みも薄くすることにより、パッケージ全体を低剛性化し
ている。このため、変位によるパッケージ割れの発生を回避することが出来る。また、フ
レキシブル基板とフレキシブル半導体チップとの間に封止部材が封入される構造であるた
め、パッケージの反りを非常に小さくすることが出来る。このため、フレキシブル・パッ
ケージの製品単体としての平坦性を十分確保することが可能になる。特に、封止部材を線
膨脹係数の低い材料で構成すれば、平常時の平坦性をより一層確保することが出来、且つ
低剛性構造であるため、曲面への実装等も可能になる。また、薄くて低剛性であるという
特徴を利用して、ICカード等にも適用可能である。
【0016】
本発明の更に他の一態様は、主表面に複数の実装配線が形成された実装基板と、複数の
実装配線のそれぞれと、電気的に接続された複数の金属配線を主表面に有するフレキシブ
ル基板と、フレキシブル基板の主表面の上方に配置されたフレキシブル半導体チップと、
複数の接続用パッドと、複数の金属配線とをそれぞれ電気的に接続する接続金属と、及び
フレキシブル基板とフレキシブル半導体チップとの間に封入された封止部材とからなる半
導体装置即ち実装体(module)であることである。
【0017】
本発明の更に他の一態様に係る実装体(module)においては、剛性を低下させる
ように、通常用いられている厚さよりも薄く成形したフレキシブル半導体チップを搭載し
ている。更に、フレキシブル基板等の各構成部品の厚みも薄くしているので、実装体全体
が低剛性化している。従って、組み立て作業時の温度履歴や動作環境としての温度変化に
伴い、膨脹係数の差による応力が発生した場合でも、この応力を緩和出来る。例えば、実
装基板と半導体チップとの線膨脹係数が互いに大きく異なるため、温度変化により、高温
側では実装基板が半導体チップに対して相対的に延び、低温側では実装基板が半導体チッ
プに対して相対的に縮む。
【0018】
しかし、本発明の更に他の一態様に係る実装体においては、半導体チップの厚さが薄い
ため、半導体チップの表面に垂直方向の変位の自由度が大きい。つまり、半導体チップが
、その表面に垂直方向に自在に変位可能であるため、応力が緩和される。従って、温度変
化により内部構造の破壊が発生しにくくなり、実装信頼性が向上する。この結果、実装体
の製品としての信頼性を確保することが可能になる。また、フレキシブル基板とフレキシ
ブル半導体チップとの間に封止部材が封入される構造であるため、実装体の反りを非常に
小さくすることが出来、製品単体としての平坦性を十分確保することが可能になる。
【0019】
本発明の更に他の一態様に係る実装体は低剛性構造であるため、実装基板を曲面で構成
するような形態も実現可能である。従って、一応用例としては、配管等の曲面への実装等
が可能となる。また、薄型でフレキシブルであるという特徴を利用して、ICカード等に
も適用可能である。
【0020】
本発明の更に他の一態様は、主表面に複数の実装配線が形成された実装基板と、複数の
実装配線のそれぞれと、電気的に接続された複数の第1の金属配線を主表面に有する第1
のフレキシブル基板と、複数の第1の接続用パッドを表面に有し、第1のフレキシブル基
板の主表面の上方に配置された第1のフレキシブル半導体チップと、複数の第1の接続用
パッドと、複数の第1の金属配線とをそれぞれ電気的に接続する第1の接続金属と、第1
のフレキシブル基板と第1のフレキシブル半導体チップとの間に封入された第1の封止部
材と、複数の第1の金属配線のそれぞれと、電気的に接続された複数の第2の金属配線を
主表面に有する第2のフレキシブル基板と、複数の第2の接続用パッドを表面に有し、第
2のフレキシブル基板の主表面の上方に配置された第2のフレキシブル半導体チップと、
複数の第2の接続用パッドと、複数の第2の金属配線とをそれぞれ電気的に接続する第2
の接続金属と、第2のフレキシブル基板と第2のフレキシブル半導体チップとの間に封入
された第2の封止部材とからなる半導体装置即ち実装体(multi chip mod
ule)であることである。
【0021】
本発明の更に他の一態様は、薄型のフレキシブル半導体チップを搭載し且つ、フレキシ
ブル基板等の各構成材料の厚みも薄くすることにより、半導体チップ1枚当たりに必要と
される厚さを極めて薄く出来る。従って、複数枚のフレキシブル半導体チップを積層し、
スタック構造を構成した場合、実装体(multi chip module)全体の厚
さを薄くすることが可能である。また、それぞれの半導体チップを低剛性化しているので
、構成部品の膨張係数の差に起因した変位によるパッケージ割れや、内部構造の破損を回
避することが出来、製品としての実装信頼性を高く維持することが可能になる。
【0022】
本発明の更に他の一態様は、半導体チップを10μm〜150μmの厚さに薄くする工
程と、実装基板の主表面に複数の実装配線を形成する工程と、フレキシブル基板の主表面
に複数の金属配線を形成する工程と、フレキシブル基板の主表面の上方に半導体チップを
搭載する工程と、及び複数の実装配線と、複数の金属配線とをそれぞれ位置合わせし、互
いに電気的に接続する工程とからなる半導体装置の実装方法即ち実装体(module)
の製造方法であることである。
【0023】
本発明の更に他の一態様に係る実装体の製造方法によれば、全体の厚さが薄く、且つ低
剛性化し、実装信頼性の高い実装体を簡単に製造することが出来る。
【0024】
(第1の実施例)
図2(a)に示すように、本発明の第1実施例に係るフレキシブル・パッケージは、主
表面に複数の金属配線12a,・・・・・,12j,・・・・・が形成されたフレキシブ
ル基板11と、このフレキシブル基板11の上方に配置され、複数の接続用パッドを有す
るフレキシブル半導体チップ14;複数の接続用パッドと、複数の金属配線とをそれぞれ
電気的に接続する接続金属15a,・・・・・,15j,・・・・・;及びフレキシブル
基板11とフレキシブル半導体チップ14との間に封入された封止部材16とから構成さ
れている。
【0025】
金属配線は、フレキシブル基板11上に、複数の放射状に延びるアルミニウム(Al)
配線12a,・・・・・,12j,・・・・・として構成されている。Al配線12a,
・・・・・,12j,・・・・・の厚さは例えば9μmである。フレキシブル基板11は
、有機基板が好ましく、本発明の第1実施例においては、ポリエチレン・テレフタレート
(PET)材を用いている。フレキシブル基板(PET基板)11の厚さは、10〜50
μmが好ましい。図2(a)においては、例えば38μmとしている。フレキシブル基板(
PET基板)11の厚さを薄くすることにより、低剛性化図っている。
【0026】
また、フレキシブル半導体チップ14としては、シリコンチップ14を用いている。ま
た、シリコンチップ14の厚さは、10μm〜150μm、例えば50μmと極力薄く形
成されている(製造方法は後述する)。そして、このフレキシブル基板(PET基板)1
1の主表面に形成されたAl配線12a上には、接続金属として、高導電性材料である金
(Au)を用いたバンプ15aが、・・・・・,Al配線12jの上には、金(Au)バ
ンプ15jが、・・・・・がが配置されている。図示を省略しているが、シリコンチップ
14の表面の周辺部の、金(Au)バンプ15a,・・・・・,15j,・・・・・に対
応した位置には、アルミニウム(Al)等の金属の薄膜からなる接続パッドが配置されて
いる。そして、Al配線12aとシリコンチップ14上の対応する接続パッドが、金(A
u)バンプ15aを介して接続され,・・・・・,Al配線12jとシリコンチップ14
上の対応する接続パッドが、金(Au)バンプ15jを介して接続され、フリップチップ
構造を構成している。金(Au)バンプ15a,・・・・・,15j,・・・・・の厚さ
は、例えば20μmである。
【0027】
そして、このバンプ接続部分を含むシリコンチップ14の表面を保護するために、シリ
コンチップ14の表面は線膨脹係数α=0.01〜30ppm/℃の材料からなるアンダ
ーフィル16によって封止されている。具体的には、封止部材として、例えば、線膨張係
数α=0.1〜15ppm/℃程度のACF樹脂等からなるアンダーフィル16を用いて
いる。
【0028】
図2(b)は、図2(a)に示したフレキシブル・パッケージを実装基板に実装して構
成した本発明の第1実施例に係る実装体(module)の断面構造図である。フレキシ
ブル基板(PET基板)11の中央部には、シリコンチップ14が収納されるキャビティ
13が形成されている。PWB(printed wiring board),FPC
(flexible printed circuit board)などの実装基板2
1の主表面には、厚さ18μm〜22μmの複数の放射状に延びる実装配線22a,・・
・・・,22j,・・・・・が配置されている。そして、フレキシブル基板(PET基板
)11の主表面のAl配線12aと実装基板21の実装配線22aとが、導電性接着剤2
3を介して互いに接続され、Al配線12jと実装配線22jとが導電性接着剤23を介
して互いに接続されて、本発明の第1実施例に係る実装体が構成されている。
このような構造の本発明の第1実施例に係る実装体では、図2(b)に示すように、フ
レキシブル基板(PET基板)11の最高端から実装配線22の上面までが、例えば12
0μm程度となり、現在用いられているパッケージに無い薄さと実装信頼性を有した実装
体が実現される。
【0029】
そして、フレキシブル基板(PET基板)11のAl配線12a,・・・・・,12j
,・・・・・と極めて薄膜化したフレキシブルなシリコンチップ14をAuバンプ15a
,・・・・・,15j,・・・・・を介してフリップチップ構造で接続した構造であるの
で、パッケージの反りを非常に小さくすることが可能になる。シリコンチップ14とフレ
キシブル基板(PET基板)11との間には、樹脂16を封入しておけば良い。また、シ
リコンチップ14と実装基板21の主表面との間には、ソルダー・レジスト等の樹脂を封
入しておけばよい。具体的には、図1に示す実装体では、上述したように20mmの長さ
に対し1.5mm程度の大きな反りが発生するが、本発明の第1実施例に係る実装体の反
りは、17mmの長さに対し0.15mm前後までに、反りを抑えることが可能となる。
【0030】
通常の市販のウェハの厚さは、ウェハサイズにも依存するが、450μm乃至1mm程
度である。例えば、6インチウェハでは、600μm乃至650μm程度の厚さを有する
。ウェハサイズが大きくなるに従ってい、ウェハの厚さも厚くなる。本発明の第1実施例
に係る実装体に用いるシリコンチップ14の厚さは、このような通常の市販のウェハの厚
さよりも、極力薄くすることが望ましい。極めて薄くすることによりシリコンチップ14
が破断するまでの、シリコンチップ14撓み量を大きくすることが出来る。つまり、シリ
コンチップ14の厚さを、極めて薄くし、フレキシブルにすることにより、シリコンチッ
プ14が破断に至るまでのシリコンチップ14の撓みの曲率半経を小さくすることが可能
になる。
【0031】
この効果を示す実験結果のグラフを図3(a)及び図3(b)に示す。図3(a)は、
図4(b)及び図4(C)に示すような、短冊状のシリコンチップからなる試料30を用
い破断実験を行った場合の、シリコンチップの厚みと撓み量の関係を示すグラグである。
試料30は、幅が5mmで所定の長さを有する。一方、この破断実験には、2つの支点と
なるエッジを有した測定治具を用意する。2つの支点間の距離は5mmである。そして、
2つの支点となるエッジ間に横たわるるように、短冊状のシリコンチップ30の長手方向
を選んで配置して、2つの支点の中央部に破断圧力を加えて、撓みを測定する。
【0032】
さて、シリコンウェハ31を研削により薄膜化する場合、シリコンウェハ31の裏面に
は、図4(a)に示すように、研削による円弧放射状の「研削紋」39が全面に発生する
。研削は図4(a)に示すように、シリコンウェハ31を表面保護テープ36に貼り付け
て固定してから行う。表面保護テープ36は、フラットリング35に貼り付け、この表面
保護テープ36の皺などを除去した状態で、シリコンウェハ31を貼り付け固定している

【0033】
図4(b)及び図4(C)に示すような、幅が5mmの短冊状のシリコンチップの限定
された面積内においては、研削紋39、より正確には、それぞれの研削紋39の接線は、
ほぼ平行な複数の線の模様として近似出来る。そこで、本発明においては、試料の長辺近
傍における研削紋39の接線の方向が、試料の長辺に対してなす角を「研削紋角θ」と定
義する。図3(a)中の曲線P1は、図4(b)に示すような研削紋角θ≦10°のシリ
コンチップからなる試料に対する結果を示す。また、図3(a)の曲線P2は、図4(C
)に示すような研削紋角θ≧80°である試料に対する結果を示す。図4(b)に示す研
削紋角θ≦10°になるような方向に切り出した試料の方が、図4(C)に示す研削紋角
θ≧80°になるような方向に切り出した試料よりも、撓み量が大きく、破断に対して強
いことが分かる。
【0034】
従って、本発明の第1実施例においては、研削紋角θ≦10°になるような方向に切り
出したシリコンチップをフレキシブル半導体チップ14として用いることが好ましい。
【0035】
図3(a)中の曲線P1のシリコンチップと、曲線P2のシリコンチップとは、短冊の
長辺がほぼ直交関係にある。そして、図3(a)から明らかなように、ウェーハ厚が薄く
なるほど、破断までの撓み量が大きくなっている。
【0036】
図3(b)は、シリコンチップの厚みと曲率半経の関係を示すグラフである。図3(a
)と同様に、シリコンチップの幅が5mmの場合の測定結果を示す。図3(b)中の曲線
W1は、図4(b)に示す研削紋角θ≦10°の試料の結果を示し、曲線W2は図4(C
)に示す研削紋角θ≧80°の試料の結果を示している。
【0037】
図3(b)から明らかなように、シリコンチップの厚みが薄くなるほど、シリコンチッ
プの破断までのシリコンチップの撓み(反り)の曲率半経が小さくなり、フレキシブルに
なっていることが分かる。そして、研削紋角θ≦10°になるような方向に切り出した試
料W1の方が、研削紋角θ≧80°になるような方向に切り出した試料W2よりも、シリ
コンチップの撓み曲率半経量が小さく、破断に対して強いことが分かる。図3(b)の結
果からも、本発明の第1実施例においては、研削紋角θ≦10°になるような方向に切り
出したシリコンチップをフレキシブル半導体チップ14として用いることが好ましいこと
が分かる。
【0038】
本発明の第1実施例においては、例として、50μmの厚みのシリコンチップ14を適
用している。しかし、シリコンチップ14は、10μmから150μm程度までの厚みで
あれば、同様の効果を得ることが出来る。特に30μmから100μm程度の厚みが好ま
しい。30μm以下になると、シリコンチップ14の取り扱いが困難になってくるので、
工業的には、あまり合理的な厚みではなくなってくる。
【0039】
図5(a)は、本発明の第1実施例の変形例に係るフレキシブル・パッケージ及びこれ
を用いた実装体(module)の、室温における断面構造図である。図5(a)に示す
ように、本発明の第1実施例の変形例に係るフレキシブル・パッケージは、複数の放射状
に延びるアルミニウム(Al)配線12a,・・・・・,12j,・・・・・が主表面に
配されたフレキシブル基板11の上にシリコンチップ14を配置して構成されている。そ
して、このフレキシブル基板11の主表面に形成されたAl配線12a上には、金(Au
)バンプ15aが、・・・・・,Al配線12jの上には、金(Au)バンプ15jが、
・・・・・が配置されている。シリコンチップ14の表面の周辺部の、金(Au)バンプ
15a,・・・・・,15j,・・・・・に対応した位置には、アルミニウム(Al)等
の金属の薄膜からなる接続パッドが配置されている。そして、Al配線12aとシリコン
チップ14上の対応する接続パッドが、金(Au)バンプ15aを介して接続され、・・
・・・,Al配線12jとシリコンチップ14上の対応する接続パッドが、金(Au)バ
ンプ15jを介して接続され、フリップチップ構造を構成している。また、シリコンチッ
プ14の厚さは、150μm以下の厚さに形成されている。そして、このバンプ接続部を
含むシリコンチップ14の表面を保護するために、シリコンチップ14の表面はアンダー
フィル16によって封止されている。フレキシブル基板11の周辺部には、フレキシブル
基板11を貫通するスルーホールが設けられ、このスルーホールを埋め込んで接続用埋込
金属19a,・・・・・,19j,・・・・・が設けられて
いる。接続用埋込金属19a,・・・・・,19j,・・・・・は、フレキシブル基板(
PET基板)11の主表面のAl配線12a,・・・・・,12j,・・・・・にそれぞ
れ接続されている。
【0040】
一方、実装基板21の主表面には、実装配線22a,・・・・・,22d,22e,2
2f,22g,・・・・・,22j,・・・・・が配置されている。そして、フレキシブ
ル基板11に埋め込まれた接続用埋込金属19a,・・・・・,19j,・・・・・と、
実装配線22a,・・・・・,22d,22e,22f,22g,・・・・・,22j,
・・・・・とが、半田ボール104a,・・・・・,104d,104e,104f,1
04g,・・・・・,104j,・・・・・を介して互いに接続されている。
【0041】
図5(b)及び図5(C)は、図5(a)に示す本発明の第1実施例の変形例に係る実
装体の温度変化による撓みを説明するための断面図で、図5(b)は125℃の高温、図
5(C)は−55℃における低温の場合のシリコンチップ14、フレキシブル基板11及
び実装基板21等の撓みを模式的に示す。実装基板21は、線膨脹係数αMB=15〜1
8ppm/℃程度あり、シリコンの線膨脹係数αSI=3.5ppm/℃とは大きく異な
る。しかしながら、本発明の第1実施例の変形例に係る実装体においては、シリコンチッ
プ14の厚さが薄いため、シリコンチップ14の表面に垂直方向の変位の自由度が大きい
。つまり、シリコンチップ14が、その表面に垂直方向に自在に変位可能であるため、温
度変化により、実装基板21がシリコンチップ14に対して相対的に延び(125℃)若
しくは縮み(−55℃)が生じても、半田ボール104a,・・・・・,104d,10
4e,104f,104g,・・・・・,104j,・・・・・に対する応力が緩和され
る。従って、温度変化により半田ボール104a,・・・・・,104d,104e,1
04f,104g,・・・・・,104j,・・・・・が破壊されにくくなり、実装信頼
性が向上する。
【0042】
一方、図6(a)は、図5(a)に示した第1実施例の変形例に係る実装体の比較例の
概略構造を説明するための断面図である。この比較例は、厚さ300μmの厚いシリコン
チップを用いている点が、図5(a)に示した実装体と異なるが、他の構造は共通してい
る。そして、図6(b)及び図6(C)は、図6(a)に示した比較例に係る実装体の温
度変化による撓みを説明するための断面図である。即ち、図6(b)は125℃の高温、
図6(C)は−55℃における低温の場合のシリコンチップ14、フレキシブル基板11
及び実装基板21等の撓みを模式的に示す。この比較例に係る実装体においては、シリコ
ンチップ14の厚さが厚いため、シリコンチップ14の表面に垂直方向の変位の自由度が
小さく、リジッドである。このため、図5(b)及び図5(C)の場合とは異なり、シリ
コンチップ14は、その表面に垂直方向にほとんど変位出来ないため、温度変化により、
実装基板21がシリコンチップ14に対して相対的に延び(125℃)若しくは縮み(−
55℃)が生じた場合には、半田ボール104a,・・・・・,104d,104e,1
04f,104g,・・・・・,104j,・・・・・と、接続用埋込金属19a,・・
・・・,19j,・・・・・間、或いは、半田ボール104a,・・・・・,104d,
104e,104f,104g,・・・・・,104j,・・・・・と実装配線22a,
・・・・・,22d,22e,22f,22g,・・・・・,22j,・・・・・間に大
きな応力が発生する。また、半田ボール104a,・・・・・,104d,104e,1
04f,104g,・・・・・,104j,・・・・・自身にも大きな応力が生じ、半田
ボールが破壊に至ることとなる。
【0043】
図7は、シリコンチップの厚さとTCT信頼性との関係を説明するグラフである。シリ
コンチップの厚さが薄くなるに従っていTCT信頼性が増大することが分かる。そして、
シリコンチップの厚さとTCT信頼性との比例関係を示す傾きがシリコンチップの厚さ1
50μmにおいて、大きく変化することが分かる。即ち、シリコンチップの厚さ150μ
m以上においては、シリコンチップの厚さが変化しても、TCT信頼性は顕著には変化し
ないが、シリコンチップの厚さが150μm以下においては、シリコンチップの厚さが減
少するとも、TCT信頼性は顕著に向上することが分かる。即ち、図7は、シリコンチッ
プの厚さとTCT信頼性との関係において、シリコンチップの厚さ150μmが変曲点で
あることが分かる。
【0044】
次に、本発明の第1実施例に係る実装体(module)の製造方法について説明する

(a)まず、所定のフォトリソグラフィー工程、CVD工程、酸化工程、イオン注入工
程、エッチング工程等により、シリコンウェハ31の表面に半導体集積回路の所定のパタ
ーンを形成する。そして、PSG膜、BPSG膜、シリコン窒化膜(Si膜)等の
パッシベーション膜をシリコンウェハ31の表面に堆積する。つまり、シリコンウェハ3
1の表面には、ステップ・アンド・リピート方式で、周期的に半導体集積回路のパターン
が形成されている。パターンとパターンの間がダイシングラインになっている。そして、
図8(a)に示すように、半導体集積回路のパターンが形成されたシリコンウェハ31を
、半導体集積回路のパターン形成面41側を上にして、ダイシング装置の作業テーブル3
3に所定の方式で固定する。例えば、真空チャックにより、シリコンウェハ31を吸着し
固定する。そして、ダイシング用ブレード34を回転させて、本発明の第1実施例に係る
フレキシブル・パッケージ用のチップ厚さ(例えば50μm)よりも、更に少なくとも5
μm程度深い溝32を、ダイシングラインに沿って形成する。
【0045】
(b)次に、図8(b)に示すように、フラットリング35を表面保護テープ36に貼
り付ける。そして、フラットリング35で、表面保護テープ36の皺などを除去した状態
で、図8(a)において、溝32を形成したシリコンウェハ31のパターン形式面41を
表面保護テープ36の接着剤側に貼り付け固定する。
【0046】
(c)そして、例えばインフィード研削法を用いて、シリコンウェハ31の裏面を削る
。即ち、図8(C)に示すように、フラットリング35と表面保護テープ36とで保持さ
れたシリコンウェハ31を、研削装置の作業テーブル37に吸着固定する。そして、砥石
38を押し当てながらシリコンウェハ31の裏面を研削する。この際、作業テーブル37
と砥石38をそれぞれ回転させながら、シリコンウェハ31の裏面(研削面)が溝32に
達するまで研削する。研削面が、溝32に達すると、シリコンウェハ31は個々のチップ
に分割される。この研削の深さは、完成時のシリコンチップ31の厚さ(例えば50μm
)を考慮して設定される。
(d)そして、図8(d)に示すように、分割された個々のシリコンチップ14が吸着
固定されているフラットリング35をダイボンディング装置に設置する。そして、ピック
アップニードル等のツール40を用いて、表面保護テープ36越しにパターン形成面32
に対して、下方に圧力をかける。すると、シリコンチップ14が表面保護テープ36から
剥離される。このようにして、例えば50μmの厚みの薄いフレキシブルなシリコンチッ
プ14が完成する。
【0047】
(e)次に、フレキシブル基板として、厚みが例えば38μm程度の薄い連続テープ状
のPET基板11を用意する。この連続テープ状のPET基板11の主表面には、厚み9
μm程度のAl薄膜を全面に堆積しておく。そして、エッチング法によりパターンニング
して、図8(e)にしめすように、連続テープ状フレキシブル基板11の主表面上に、複
数の放射状に延びるAl配線12a,・・・・・,12j,・・・・・のパターンを形成
する。Al配線12a,・・・・・,12j,・・・・・のパターンニングは、スクリー
ン印刷法を用いて行いて行っても良い。このAl配線12a,・・・・・,21j,・・
・・・のパターンニングにより、連続テープ状フレキシブル基板11の主表面の所定の箇
所に、周期的に、PET基板11が露出した開口部10が形成される。この開口部10は
、チップ搭載用の矩形の窓部である。
【0048】
(f)次に、図8(f)に示すように、それぞれのチップ搭載用の開口部10に、連続
用樹脂であるACF樹脂(或いはACP樹脂でも良い)16をポッティング法などにより
塗布する。
【0049】
(g)続いて、図8(g)に示すように、PET基板11側のAl配線12a,・・・
・・,12j,・・・・・とシリコンチップ14側のAuバンプ15a,・・・・・,1
5j,・・・・・との位置合わせを行い、シリコンチップ14をPET基板11上に搭載
する。その後、120℃程度に加熱し、連続用樹脂を溶かし、更に硬化することにより、
シリコンチップ14をPET基板11上に固定する。この段階では、連続テープ状のPE
T基板11上に周期的に配置された開口部10に、それぞれシリコンチップ14が搭載さ
れ、複数のパッケージが連続して形成された状態にある。従って、次に、図8(h)に示
すように個々のフレキシブル・パッケージに切り落とす。図8(h)においては、放射状
に延びる16本のAl配線12a,12b,12c,・・・・・,12j,・・・・・,
12o,12pのパターンが示されている。
【0050】
(h)一方、別途実装基板21を用意し、この実装基板21の主表面に、エッチング法
若しくは、スクリーン印刷法等により、複数の放射状に延びる実装配線22a,・・・・
・,22j,・・・・・をパターニングする。そして、実装配線22a,・・・・・,2
2j,・・・・・上に導電性接着剤23を塗布する。導電性接着剤23としては、例えば
ニッケル(Ni)粒子等の導電粒子層が含まれたACF樹脂やACP樹脂などを用いるこ
とが出来る。次に、Al配線12a,・・・・・,12j,・・・・・と、実装配線22
a,・・・・・,22j,・・・・・との互いの位置合わせを行い、実装基板21上にフ
レキシブル・パッケージを搭載する。この状態で、導電性接着剤23を所定の温度まで加
熱し、導電性接着剤23を溶かし、更に硬化することによりフレキシブル・パッケージを
実装基板21上に固定する。これにより、図2(b)に示した本発明の第1実施例に係る
薄型の実装体が完成する。
【0051】
また、本発明の第1実施例に係るフレキシブル・パッケージの実装基板21への実装は
、他の方法でも可能である。例えば、上のような導電性接着剤23を使用する方法の代わ
りに、「リード間接着法」を用いても良い。
【0052】
(i)即ち、図9(a)に示すように、PET基板11側のAl配線12d,12e,
12f間のPET基板11が露出した部分に第1の接着剤50aを塗布する。
【0053】
(ii)同様に、図9(b)に示すように、実装基板21側の実装配線22d,22e
,22fの間の実装基板21が露出した部分に第2の接着剤50bを塗布する。第2の接
着剤50bは、第1の接着剤50aと同種類の接着剤で良い。
【0054】
(iii)そして、図9(C)に示すように、PET基板11側のAl配線12d,12
e,12fと実装基板21側の実装配線22d,22e,22fとの位置合わせを行って
、Al配線12d,12e,12fと実装配線22d,22e,22fとが接続するよう
に、両者間に圧力を加える。これによって、PET基板11側の第1の接着剤50aと実
装基板21側の第2の接着剤50b同士が接着して、Al配線12d,12e,12fと
実装配線22d,22e,22fとは、それぞれ金属同士が強く接触した状態となる。一
方、Al配線12d,12e,12f間のPET基板11と実装配線22d,22e,2
2f間の実装基板21とは、接着剤50により強く接着される。ここで、接着剤50は、
第1の接着剤50aと第2の接着剤50b同士が結合し、一体となったものである。
【0055】
リード間接着法では、第1の接着剤50aと第2の接着剤50bは、導電性接着剤であ
る必要はなく、接着力の強い種々の接着剤が選択出来る。また、低温硬化型の接着剤を用
いれば、常温での実装基板21へのフレキシブル・パッケージの実装が可能となる。
【0056】
本発明の第1実施例では、次のような利点を有している。
【0057】
(1)シリコンチップ14を極薄にし、シリコンチップの剛性を低下させると同時に、
インターポーザ11等の各構成材料の厚みも薄くし、フレキシブルにしているので、パッ
ケージ全体を低剛性化することが出来る。これにより、変位によるパッケージ割れの発生
を回避することが出来、製品としての信頼性を確保することが可能になる。
【0058】
(2)インターポーザ11とシリコンチップ14との間に、線膨張係数αの低いACF
樹脂等の封止部材16が封入される構造である。従って、実装体(module)組み立
て時の温度履歴に起因した、実装体(module)の反りを非常に小さくすることが出
来、実装体の製品単体としての平坦性を十分確保することが可能になる。
【0059】
(第2の実施例)
本発明の第2実施例は、フレキシブル・パッケージを2段に積層したスタック構造の実
装体(multi chip module)である。即ち、図10に示すように、種表
面に複数の実装配線22a,・・・・・,22j,・・・・・が形成された実装基板21
の上に、図2(b)に示したと同様な、第1及び第2のフレキシブル・パッケージをフェ
イスアップで縦方向に2枚積層している。実装基板21は、例えば、PWB,FPCなど
から構成されている。実装基板21の主表面には、厚さ18μm〜22μmの複数の放射
状に延びる実装配線22a,・・・・・,22j,・・・・・が配置されている。
【0060】
第1のフレキシブル・パッケージは、第1のフレキシブル基板112と、第1のフレキ
シブル基板112の主表面の上方に配置された第1のフレキシブル半導体チップ142と
、第1のフレキシブル半導体チップ142と複数の第1の金属配線122a,・・・・・
,122j,・・・・・とをそれぞれ電気的に接続する第1の接続金属152a,・・・
・・,152j,・・・・・,及び第1のフレキシブル基板112と第1のフレキシブル
半導体チップ142との間に封入された第1の封止部材162とから構成されている。こ
こで、第1のフレキシブル基板112は、PET材からなる。そして、第1の金属配線と
して、複数の放射状に延びるアルミニウム(Al)配線122a,・・・・・,122j
,・・・・・を、第1のフレキシブル基板112の主表面に有している。第1のフレキシ
ブル半導体チップは、シリコンチップ142であり、図示を省略しているが、チップの表
面の周辺部に複数の第1の接続用パッドを有している。第1の接続金属としての金(Au
)バンプ152a,・・・・・,152j,・・・・・は、複数の第1の金属配線122
a,・・・・・,122j,・・・・・と第1のフレキシブル半導体チップ142上の複
数の第1の接続用パッドとをそれぞれ電気的に接続している。つまり、第1のAl配線1
22a上には第1の金(Au)バンプ152aが、・・・・・、第1のAl配線122j
の上には、第1の金(Au)バンプ152jが、・・・・・が配置されている。第1のA
l配線122aと第1のシリコンチップ142上の対応する接続パッドが、第1の金(A
u)バンプ152aを介して接続され、・・・・・、第1のAl配線122jと第1のシ
リコンチップ142上の対応する接続パッドが、第1の金(Au)バンプ152jを介し
て接続され、第1のフリップチップ構造を構成している。
【0061】
そして、このバンプ接続部分を含む第1のシリコンチップ142の表面を保護するため
に、第1のシリコン142の表面は第1の封止部材(アンダーフィル)162によって封
止されている。
【0062】
同様に、第2のフレキシブル・パッケージは、第2のフレキシブル基板(PET基板)
111と、第2のフレキシブル基板111の主表面の上方に配置された第2のフレキシブ
ル半導体チップ141と、第2のフレキシブル半導体チップ141と複数の第2の金属配
線121a,・・・・・,121j,・・・・・とをそれぞれ電気的に接続する第2の接
続金属151a,・・・・・,151j,・・・・・と、第2のフレキシブル基板111
と第2のフレキシブル半導体チップ141との間に封入された第2の封止部材161とか
ら構成されている。第2のフレキシブル基板111の主表面には、複数の第2の金属配線
121a,・・・・・,121j,・・・・・が形成されている。この複数の第2の金属
配線121a,・・・・・,121j,・・・・・は、第1のフレキシブル・パッケージ
の複数の第1の金属配線122a,・・・・・,122j,・・・・・のそれぞれと電気
的に接続されている。第2のフレキシブル半導体チップは、シリコンチップ141であり
、複数の第2の接続用パッドを表面に有している。第2の接続金属としての金(Au)バ
ンプ151a,・・・・・,151j,・・・・・は、第2のフレキシブル半導体チップ
141上の複数の第2の接続用パッドと、複数の第2の金属配線121a,・・・・・,
121j,・・・・・とをそれぞれ電気的に接続し、第2のフリップチップ構造を構成し
ている。
【0063】
そして、第2のフレキシブル・パッケージは、第2のAl配線121a,・・・・・,
121j,・・・・・が形成された第2のフレキシブル基板111を、第2のAl配線が
外側に位置するように下側に折り返している。同様に、第1のフレキシブル・パッケージ
は、第1のAl配線122a,・・・・・,122j,・・・・・が形成された第1のフ
レキシブル基板111を、第1のAl配線が外側に位置するように下側に折り返している
。そして、第1のAl配線122aと第2のAl配線121aとを互いに導電性材料(導
電性接着材)60により接着し、第1のAl配線122jと第2のAl配線121jとを
互いに導電性材料(導電性接着材)60により接着している。これにより、第1及び第2
のフレキシブル・パッケージの、相互間の対応するAl配線間の導通がとれ、フレキシブ
ル・パッケージの多段の積層が可能になる。
【0064】
そして、第1のフレキシブル基板112の主表面の折り曲げられた部分の第1のAl配
線122aと実装基板21の実装配線22aとが、導電性材料(導電性接着剤)60を介
して互いに接続され、・・・・・、第1のAl配線122jと実装配線22jとが導電性
材料(導電性接着材)60を介して互いに接続され、・・・・・、本発明の第2実施例に
係るスタック構造のスタック構造の実装体(multi chip module)が構
成されている。
【0065】
(第3の実施例)
本発明の第3実施例に係るフレキシブル・パッケージは、図11(a)の断面構造図に
示すように、ビームリード(実装用リード)を有するタイプのフレキシブル・パッケージ
である。
【0066】
具体的には、図2(b)に示したフレキシブル・パッケージ構造において、インターポ
ーザとしてのPET基板11に置き換え、ポリイミド材からなるフレキシブル基板(ポリ
イミド基板)70が使用されている。ポリイミド基板70の主表面にはビームリード(銅
箔)71a,・・・・・,71j,・・・・・が形成されている。ポリイミド基板70の
厚さは、例えば40μmであり、ビームリード71a,・・・・・,71j,・・・・・
の厚さは例えば15μmである。
【0067】
また、ビームリード71a,・・・・・,71j,・・・・・の一端が、例えば50μ
mの極薄シリコンチップ14のAuバンプ15a,・・・・・,15j,・・・・・とフ
リップチップ構造で接続され、この接続部分を含むシリコンチップ14表面を保護するた
めに、シリコンチップ14はACF樹脂等のアンダーフィル16によって封止されている
。この接続部分の厚さは例えば20μmとなる。そして、ビームリード71a,・・・・
・,71j,・・・・・の他端であるリード端子77a,・・・・・,77j,・・・・
・は、図11(a)に示すように、実装基板21主表面上の実装用配線22a,・・・・
・,22j,・・・・・に例えば錫―銀―銅からなる半田79a,・・・・・,79j,
・・・・・で接合されている。
【0068】
このような構造のフレキシブル・パッケージの製造方法は、第1実施例に係る図8(e
)乃至8(g)で説明した各工程において、テープ状のPET基板11の代わりにテープ
状に複数個のポリイミド基板70が周期的に接続された基板が用いられている。また、A
l配線12a,・・・・・,12j,・・・・・に置き換えて銅箔のビームリード71a
,・・・・・,71j,・・・・・が使用されているので、若干工程が異なる。しかし、
他の工程は、同様の処理でインターポーザ上にシリコンチップ14の搭載が行われる。
【0069】
ポリイミド基板70が周期的に接続された連続テープから、個々のパッケージに切り落
とす工程では、図11(b)に示すように、ポリイミド基板70と銅箔(ビームリード)
71a,・・・・・,71j,・・・・・の2層構造のポリイミドテープにおいて、ポリ
イミド基板70が存在しない領域でビームリード71a,・・・・・,71j,・・・・
・の切断をする。この切断により、個々のポリイミド基板70が分離され、連続テープか
らのフレキシブル・パッケージの切り落としが行われる。それと同時に切断されたビーム
リード71a,・・・・・,71j,・・・・・の端部が実装用に、所定の角度に折り曲
げられて、リード端子77a,・・・・・,77j,・・・・・が形成される。これによ
って、個片に切断されたフレキシブル・パッケージの形状は、インターポーザ70よりビ
ームリード71a,・・・・・,71j,・・・・・が突き出たような形状となる。
【0070】
このビームリード71a,・・・・・,71j,・・・・・の端部であるリード端子7
7a,・・・・・,77j,・・・・・を、それぞれ対応する実装基板21上の配線22
a,・・・・・,22j,・・・・・に、半田79a,・・・・・,79j,・・・・・
を用いて半田実装(OLB:アウター・リード・ボンディング)すれば、図.11Aの構
造の薄型実装体(module)が完成する。
【0071】
本発明の第3実施例に係るフレキシブル・パッケージでは、インターポーザ70に比較
的耐熱温度の高いポリイミドを使用したので、半田リフロー(熱処理)を前提とした高温
実装工程が、第1実施例と同様のパッケージ構造にて可能となる。なお、OLB実装工程
のみであれば、耐熱温度が150℃以下のPET基板を使用することも可能である。
【0072】
また、本発明の第3実施例に係るフレキシブル・パッケージを多段に積層したスタック
構造の例を図.12に示す。即ち、主表面に複数の実装配線22a,・・・・・,22j
,・・・・・が形成された実装基板21の上に、図.11Bに示したと同様な第1乃至第
4のフレキシブル・パッケージをフェイスアップで縦方向に4枚積層している。実装基板
21は、例えば、PWB,FPCなどから構成されている。実装配線22a,・・・・・
,22j,・・・・・は、厚さ18μm〜22μmの複数の放射状のパターンとして形成
されている。
【0073】
第1のフレキシブル・パッケージは、第1のフレキシブル基板704と、第1のフレキ
シブル基板704の主表面の上方に配置された第1のフレキシブル半導体チップ144と
、第1のフレキシブル半導体チップ144と複数の第1の金属配線714a,・・・・・
,714j,・・・・・とをそれぞれ電気的に接続する第1の接続金属154a,・・・
・・,154j,・・・・・、及び第1のフレキシブル基板704と第1のフレキシブル
半導体チップ144との間に封入された第1の封止部材164とから構成されている。こ
こで、第1のフレキシブル基板704は、ポリイミド材からなる。そして、第1の金属配
線として、複数の放射状に延びる厚さ15μmのビームリード(銅箔)714a,・・・
・・,714j,・・・・・を、第1のフレキシブル基板704の主表面に有している。
第1のフレキシブル半導体チップは、シリコンチップ144であり、図示を省略している
が、チップ144の表面の周辺部に複数の第1の接続用パッドを有している。第1の接続
金属としての金(Au)バンプ154a,・・・・・,154j,・・・・・は、複数の
第1の金属配線714a,・・・・・,714j,・・・・・と第1のフレキシブル半導
体チップ144上の複数の第1の接続用パッドとをそれぞれ電気的に接続している。つま
り、第1のビームリード(銅箔)714a上には第1の金(Au)バンプ154aが、・
・・・・、第1のビームリード(銅箔)714jの上には、第1の金(Au)バンプ15
4jが、・・・・・が配置されている。ビームリード(銅箔)714aと第1のシリコン
チップ144上の対応する接続パッドが、第1の金(Au)バンプ154aを介して接続
され、・・・・・、第1のビームリード(銅箔)714jと第1のシリコンチップ144
上の対応する接続パッドが、第1の金(Au)バンプ154jを介して接続され、第1の
フリップチップ構造を構成している。そして、このバンプ接続部分を含む第1のシリコン
チップ144の表面を保護するために、第1のシリコンチップ144の表面は第1の封止
部材(アンダーフィル)164によって封止されている。
【0074】
同時に、第2のフレキシブル・パッケージは、第2のフレキシブル基板(ポリイミド基
板)703と、第2のフレキシブル基板703の主表面の上方に配置された第2のフレキ
シブル半導体チップ143と、第2のフレキシブル半導体チップ143と複数の第2の金
属配線であるビームリード(銅箔)713a,・・・・・,713j,・・・・・とをそ
れぞれ電気的に接続する第2の接続金属153a,・・・・・,153j,・・・・・と
、第2のフレキシブル基板703と第2のフレキシブル半導体チップ143との間に封入
された第2の封止部材163とから構成されている。第2のフレキシブル基板703の主
表面には、複数の第2の金属配線713a,・・・・・,713j,・・・・・が形成さ
れている。この複数の第2のビームリード(銅箔)713a,・・・・・,713j,・
・・・・は、第1のフレキシブル・パッケージの複数の第1のビームリード(銅箔)71
4a,・・・・・,714j,・・・・・のそれぞれと電気的に接続されている。第2の
フレキシブル半導体チップは、シリコンチップ143であり、複数の第2の接続用パッド
を表面に有している。第2の接続金属としての金(Au)バンプ153a,・・・・・,
153j,・・・・・は、第2のフレキシブル半導体チップ143上の複数の第2の接続
用パッドと、複数の第2のビームリード(銅箔)713a,・・・・・,713j,・・
・・・とをそれぞれ電気的に接続し、第2のフリップチップ構造を構成している。
【0075】
同様に、第3のフレキシブル・パッケージは、第3のビームリード712a,・・・・
・,712j,・・・・・が主表面に配された第3のフレキシブル基板(ポリイミド基板
)702の上に、第3のシリコンチップ142を配置して構成されている。そして、この
第3のフレキシブル基板(ポリイミド基板)702の主表面に形成された第3のビームリ
ード712a上には、第3の金(Au)バンプ152aが、・・・・・、第3のビームリ
ード712jの上には、第3の金(Au)バンプ152jが、・・・・・が配置されてい
る。第3のビームリード712aと第3のシリコンチップ142上の対応する接続パッド
が、第3の金(Au)バンプ152aを介して接続され、・・・・・、第3のAl配線1
22jと第3のシリコンチップ142上の対応する接続パッドが、第3の金(Au)バン
プ152jを介して接続され、第3のフリップチップ構造を構成している。そして、この
バンプ接続部分を含む第3のシリコンチップ142の表面を保護するために、第3のシリ
コンチップ142の表面は第3のアンダーフィル162によって封止されている。
【0076】
第4のフレキシブル・パッケージは、複数の放射状に延びるビームリード121a,・
・・・・,121j,・・・・・が主表面に配されたポリイミド材からなる第4のフレキ
シブル基板701の上に、第4のシリコンチップ141を配置して構成されている。そし
て、この第4のフレキシブル基板(ポリイミド基板)701の主表面に形成された第4の
ビームリード711a上には、第4の金(Au)バンプ151aが、・・・・・,第4の
ビームリード711jの上には、第4の金(Au)バンプ151jが、・・・・・が配置
されている。そして、第4のビームリード711aと第4のシリコンチップ141上の対
応する接続パッドが、第4の金(Au)バンプ151aを介して接続され、第4のビーム
リード711jと第4のシリコンチップ141上の対応する接続パッドが、第4の金(A
u)バンプ151jを介して接続され、第4のフリップチップ構造を構成している。そし
て、このバンプ接続部分を含む第4のシリコンチップ141の表面を保護するために、第
4のアンダーフィル161によって封止されている。
【0077】
そして、第1,第2,第3及び第4のフレキシブル・パッケージのビームリード711
a,712a,713a及び714aが実装配線22aに集合するように導かれ、半田7
9aにより固定されている。同様に、第1,第2,第3及び第4のフレキシブル・パッケ
ージのビームリード711j,712j,713j及び714jが実装配線22jに集合
するように導かれ、半田79jにより固定され、4層のスタック構造の実装体(mult
i chip module)が構成されている。
【0078】
(第4の実施例)
図13は本発明の第4実施例に係るフレキシブル・パッケージ及びこれを用いた実装体
(module)の断面構造図である。本発明の第4実施例に係るフレキシブル・パッケ
ージは、複数の放射状に延びるアルミニウム(Al)配線12a,・・・・・,12j,
・・・・・が主表面に配されたPET材からなり、所定の曲率を有した曲面状のフレキシ
ブル基板11の上に曲面状のシリコンチップ14を配置して構成されている。そして、こ
の曲面状のフレキシブル基板(PET基板)11の主表面に形成されたAl配線12a上
には、金(Au)バンプ15aが、・・・・・,Al配線12jの上には、金(Au)バ
ンプ15jが、・・・・・が配置されている。そして、Al配線12a,12jとシリコ
ンチップ14上の対応する接続パッドが、それぞれ金(Au)バンプ15a,15jを介
して接続されフリップチップ構造を構成している。金(Au)バンプ15a,・・・・・
,15j,・・・・・の厚さは、例えば20μmである。このバンプが接続部分を含むシ
リコンチップ14の表面を保護するために、シリコンチップ14の表面はアンダーフィル
16によって封止されている。アンダーフィル16としては、線膨脹係数αが低い(α=
0.1〜15ppm/℃)封止接着剤(ACF樹脂)を使用している。
【0079】
曲面状のPWB,FPCなどの実装基板21の主表面には、複数の放射状に延びる実装
配線22a,・・・・・,22j,・・・・・が配置されている。そして、曲面状のフレ
キシブル基板11の主表面のAl配線12a,12jと曲面状の実装基板21の実装配線
22a,22jとが、導電性接着剤を介して互いに接続され、・・・・・,Al配線12
jと実装配線22jとがそれぞれ導電性接着剤を介して互いに接続され、本発明の第4実
施例に係る実装体(module)が構成されている。
【0080】
図13に示す本発明の第4実施例に係る実装体(module)では、例えば第1実施
例に係るフレキシブル・パッケージを曲面状の実装基板21上に実装した例と解釈するこ
とが可能である。即ち、シリコンチップ14を始め、パッケージの各構成材料の厚みを極
薄化しているので剛性が低く、パッケージを積極的に湾曲させ、曲面への基板実装が可能
となる。例えば、圧力センサーや温度センサー等を集積化したシリコンチップ14を内蔵
した実装体を、配管や電動機の曲面81に貼り付けることが可能である。或いは、ボール
ペン等のペン軸部に指紋認識回路を集積化したシリコンチップ14を内蔵した実装体を取
り付けることも可能である。更に、本発明の第4実施例に係る実装体は、全体の厚さが極
薄化し、剛性が低いため、ICカード等に適用すれば、ICカードを湾曲させても破壊に
至らないので、実用上非常に有効である。
【0081】
つまり、図13に示す曲面状の実装基板21は、定常的な形状としてだけでなく、過渡
的な一形態としても存在しうると解釈すべきである。
【0082】
例えば、本発明の第1乃至第4実施例に係わるフレキシブル・パッケージにおいては、
シリコンチップ14,141〜144は、フレキシブル基板11,111,112,70
,701〜704の主表面にフリップチップ構造で搭載されていた。しかし、シリコンチ
ップは、フレキシブル基板の主表面に必ずしも、フリップチップ構造で搭載される必要は
ない。
【0083】
図14(a)は、本発明の他の実施例に係るフレキシブル・パッケージの断面構造図で
ある。本発明の他の実施例に係るフレキシブル・パッケージは、複数の放射状に延びるア
ルミニウム(Al)配線12a,・・・・・,12j,・・・・・が主表面に配されたフ
レキシブル基板11の上に、半導体集積回路が形成された表面を上にして、いわゆるフェ
イス・アップ状態でシリコンチップ14を配置して構成されている。シリコンチップ14
の表面には、金属配線や接続パッド91a,・・・・・,91j,・・・・・,91k,
・・・・・,91m,・・・・・が形成されている。また、シリコンチップ14を貫通し
てバイアホールが設けられ、このバイアホールの内部に、接続用埋込金属92a,・・・
・・,92j,・・・・・が埋め込まれている。接続用埋込金属92a,・・・・・,9
2j,・・・・・としては、タングステン(W)、チタン(Ti)、モリブデン(Mo)
等の高融点金属、これらのシリサイド(WSi,TiSi,MoSi)等が使用可
能である。バイアホールは、シリコンチップ14が薄いので簡単に開口出来る。例えば、
図8(a)から8(C)に示した研削工程の前に、最終的なシリコンチップ14の厚さより
深い凹部(トレンチ)をRIE法等により形成しておけば、研削工程終了時に自動的に、
バイアホールが開口する。一方、フレキシブル基板11の主表面のAl配線12a,12
j上には、第1実施例と同様に、金(Au)バンプ15a,15jが配置されている。こ
うして、金(Au)バンプ15a,15jとシリコンチップ14の表面の接続パッド91
a,91jとが、それぞれ接続用埋込金属92a,92jにより、互いに接続されている

【0084】
図14(a)においては、接続用埋込金属92a,・・・・・,92j,・・・・・と
金(Au)バンプ15a,・・・・・,15j,・・・・・とが、本発明の接続金属とし
て機能している。そして、このバンプ接続部分を含むシリコンチップ14の表面を保護す
るために、シリコンチップ14の表面はアンダーフィル16によって封止されている。シ
リコンチップ14が薄いので、バイアホールの内部を埋め込む接続用埋込金属92a,・
・・・・,92j,・・・・・として、半田を用いることも可能である。
【0085】
本発明の他の更に実施例に係るフレキシブル・パッケージは図14(b)に示すように
、フレキシブル基板11の上に、図14(a)と同様に、フェイス・アップ状態でシリコ
ンチップ14を配置している。シリコンチップ14の表面には、金属配線や接続パッド9
1a,・・・・・,91j,・・・・・,91k,・・・・・,91m,・・・・・が形
成されている。そして、フレキシブル基板11の主表面のAl配線12a,12jと、接
続パッド91a,91jとが、シリコンチップ14の側面において、それぞれ半田95a
,95jにより互いに接続されている。図14(b)においては、半田95a,95jが
本発明の接続金属として機能している。シリコンチップ14が薄いので、このような半田
95a,95jによる接続が可能となる。
【0086】
また、本発明の第1乃至第4実施例に係るフレキシブル・パッケージにおいては、シリ
コンチップ14,141〜144について例示したが、ガリウム砒素(GaAs)チップ
等の他の半導体基板でもかまわないことは勿論である。
【0087】
このように、本発明はここでは記載していない様々な実施例等を含むことは勿論である
。従って、本発明の技術的範囲は上記の説明から妥当な以下のクレイムによってのみ定め
られるものである。
【0088】
主表面に複数の金属配線が形成されたフレキシブル基板と、このフレキシブル基板の上
方に配置され、複数の接続用パッドを有するフレキシブル半導体チップと、この半導体チ
ップ上の複数の接続用パッドと、フレキシブル基板上の複数の金属配線とをそれぞれ電気
的に接続する接続金属とフレキシブル基板とフレキシブル半導体チップとの間に封入され
た封止部材とからなるフレキシブル・パッケージである。半導体チップを通常用いられて
いる厚さよりも薄くし、剛性を低下させたフレキシブル半導体チップを塔載している。更
に、フレキシブル基板等のパッケージの各構成部品の厚みも薄くすることにより、パッケ
ージ全体を低剛性化している。このため、変位によるパッケージ割れの発生を回避するこ
とが出来る。また、フレキシブル基板とフレキシブル半導体チップとの間に封止部材が封
入される構造であるため、パッケージの反りを非常に小さくすることが出来る。このため
、フレキシブル・パッケージの製品単体としての平坦性を十分確保することが可能になる
。更に、主表面に複数の実装配線が形成された実装基板を用意し、この複数の実装配線の
それぞれと複数の金属配線とを電気的に接続すれば、実装信頼性の高い実装体が構成出来
る。更に、複数のフレキシブル・パッケージを積層すれば、全体の厚さの薄いマルチ・チ
ップ・モジュールを構成出来る。
【図面の簡単な説明】
【0089】
【図1】現在用いられている半導体パッケージの一構造例を示す断面斜視図である。
【図2】本発明の第1実施例に係るフレキシブルパッケージの断面構造図と、本発明の第1実施例に係る実装体(module)の概略構造を説明するための断面図である。
【図3】シリコンチップの厚みと撓み量の関係を示すグラフと、シリコンチップの厚みと曲率半径の関係を示すグラフとを示す。
【図4】シリコンチップの裏面に形成された研削紋を示す図と、研削紋角θ≦10゜の試料を説明する図と、研削紋角θ≧80゜の試料を説明する図である。
【図5】本発明の第1実施例の変形例に係る実装体(module)の概略構造を説明するための断面図と、本発明の第1実施例の変形例に係る実装体(module)の温度変化による撓みを説明するための断面図とを示す。
【図6】比較例として、厚いシリコンチップを用いた実装体(module)の概略構造を説明するための断面図と、実装体(module)の温度変化による撓みを説明するための断面図とを示す。
【図7】シリコンチップの厚さとTCT信頼性との関係を説明するグラフである。
【図8】本発明の第1実施例に係る実装体(module)の製造方法を示す工程図である。
【図9】本発明の第1実施例に係る実装体の製造方法の変形例として、フレキシブル・パッケージのリード間接着法を説明する工程断面図である。
【図10】本発明の第2実施例に係るスタック構造の実装体(multi chip module)の断面構造図である。
【図11】本発明の第3実施例に係るフレキシブル・パッケージ及びこれを用いた実装体(module)の断面構造図と、本発明の第3実施例に係るフレキシブル・パッケージの切り落とし工程を示す断面図を示す。
【図12】本発明の第3実施例に係る実装体(multi chip module)の断面構造図である。
【図13】本発明の第4実施例に係るフレキシブル・パッケージ及びこれを用いた実装体(module)の断面構造図である。
【図14】本発明の他の実施例に係るフレキシブル・パッケージの断面構造図と、本発明の更に他の実施例に係るフレキシブル・パッケージの断面構造図とを示す。
【符号の説明】
【0090】
11…PET材
12…AL配線
14…シリコンチップ
15…Auバンプ
16…アンダーフィル
21…実装基板
22…実装配線
23,60…導電性接着剤
50…接着剤
70…ポリイミド材
71…ビームリード




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013