米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社東芝

発明の名称 セル配置方法、プログラムおよび半導体装置の製造方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−5651(P2007−5651A)
公開日 平成19年1月11日(2007.1.11)
出願番号 特願2005−185504(P2005−185504)
出願日 平成17年6月24日(2005.6.24)
代理人 【識別番号】100075812
【弁理士】
【氏名又は名称】吉武 賢次
発明者 香 西 昌 平 / 羽 鳥 文 敏
要約 課題
高性能のLSIを電子ビームにて高速に露光できるようLSIのセル配置を組み替える。

解決手段
設計段階で一旦決定された集積回路のスタンダードセルの暫定配置を、VSB方式とCP方式とを併用した電子ビーム露光に適応した配置へと再配置する方法において、出現頻度の高いスタンダードセルを注目セルとして予測し、電子ビームのショットサイズ内で同一種類の複数個の注目セルが一度にまとめて描画されるようにBK2、任意の検索範囲内での前記暫定配置内における前記注目セルの数量および位置情報に基づいて集積回路のスタンダードセルの配置を組替えるBK4。
特許請求の範囲
【請求項1】
設計段階で一旦決定された集積回路のスタンダードセルの配置である第1の配置を、可変成形ビーム方式と部分一括露光方式とを併用した電子ビーム露光に適応した第2の配置へと再配置する方法であって、
出現頻度の高いスタンダードセルを注目セルとして予測する手順と、
前記電子ビームのショットサイズ内で同一種類の複数個の注目セルが一度にまとめて描画されるように、任意の検索範囲内での前記第1の配置内における前記注目セルの数量および位置情報に基づいて前記集積回路のスタンダードセルの配置を組替えて第2の配置を得る手順と、
を備えるセル配置方法。
【請求項2】
前記ショットサイズ内で最大数の注目セルが描画できるように、空隙領域のセルを前記注目セルに置換することを特徴とする請求項1に記載のセル配置方法。
【請求項3】
各スタンダードセルのタイミング情報を記憶する手順をさらに備え、
前記スタンダードセルの配置を組替える手順は、タイミング制約の厳しいパスに含まれるスタンダードセルを組替えから除外する手順を含むことを特徴とする請求項1または2に記載のセル配置方法。
【請求項4】
請求項1乃至3のいずれかに記載のセル配置方法をコンピュータに実行させるプログラム。
【請求項5】
請求項1乃至3のいずれかに記載のセル配置方法を備える半導体装置の製造方法。
発明の詳細な説明
【技術分野】
【0001】
本発明は、セル配置方法、プログラムおよび半導体装置の製造方法に関し、例えばLSIのセル配置において可変成形ビーム方式と部分一括露光方式とを併用した電子ビーム露光に適応するための再配置を対象とする。
【背景技術】
【0002】
電子ビームを用いたリソグラフィ技術、特に、電子ビームによりパターンを直接描画する技術では、デバイス回路パターンを基板上のレジストに焼き付ける際に、回路パターンの原盤となるマスクをデバイスごとに作製する必要がない。そのため、低コスト、並びに、QTAT(Quick Turn Around Time) の試作品や研究開発などに適用されている。
【0003】
このような電子ビームリソグラフィでは、露光を行なう回路パターンを露光の単位となる基本図形に分解し、各基本図形と同じ形状および大きさの電子ビームを、複数の成形アパーチャを用いて成形し、順次、レジスト上に照射していく。この、一度ずつの電子ビームの照射のことを、ショットとよぶ。
【0004】
電子ビームの成形方法として、可変成形ビーム(Variable Shaped Beam)方式(以下、「VSB方式」という)と部分一括(キャラクタ・プロジェクション(Character Projection)方式(以下、「CP方式」という)とがある。VSB方式では、第一成形アパーチャで生成された矩形ビームを、第二成形アパーチャに形成された、同じく矩形形状の開口に部分的に照射し、任意の大きさの矩形ビームを成形する。CP方式では、第二成形アパーチャに穿たれた任意の形状の開口に、第一成形アパーチャにより成形された矩形ビームを照射することにより、照射された開口と同じ形状のビームを生成する。この形状自体をキャラクタ、開口をキャラクタ開口と呼ぶ。通常、これらの成形ビームの大きさは、最大で数μmである。
【0005】
これら、VSB方式およびCP方式のビームの成形は、一枚の第二成形アパーチャに、VSB用の矩形開口またはCP用の複数のキャラクタ開口を用意し、第一成形アパーチャにより成形された矩形ビームを静電界または磁界により偏向させ、任意の位置の開口を照射することにより、任意の大きさまたは任意の形状のキャラクタの矩形ビームを生成することができる。このように、VSB用矩形開口およびCP用の複数のキャラクタ開口を有する成形アパーチャをそれぞれキャラクタアパーチャおよびCPアパーチャと呼ぶ。露光効率上は、個別の図形に応じた矩形ビームを成形するVSB方式よりも、まとまりのある図形に応じたキャラクタ開口に電子ビームを通過させるセルパターンビームの方が優れている。
【0006】
実際の露光工程では、例えばCPアパーチャ上への電子ビームの照射位置は成形偏向器により決定され、CPアパーチャを透過することにより成形された電子ビームは、主・副二つの偏向器により、半導体基板の指定の位置に照射される。
【0007】
この一方、通常のLSIの設計は必ずしもCP方式にとって最適になっているわけではない。LSIの設計手法の一つにスタンダードセル(以下、単に「SC」という)を用いた設計手法があり、この点に着目してSCをキャラクタ化することにより、SCの数量を減らして部分一括露光できる面積を増やし、高速に露光する手法が提案されている(例えば特許文献1)。
【0008】
しかしながら、上記特許文献1に開示された方法によれば、キャラクタのサイズがビームサイズと同じくらいであるときには効果が大きいが、キャラクタサイズ(CPサイズ)がビームサイズよりも小さいときにはあまり効果が期待できない。つまり、ショットのサイズがセルサイズに依存しているので、セルサイズが小さくなると1回でショットできる面積が小さくなり、単位面積あたりのショット数が増加するという問題があった。
【0009】
さらに、従来の論理合成装置は、遅延時間、面積、消費電力を最適化し論理合成を行いスタンダードセルライブラリにマッピングすることができるが、このような例えばCP方式にとって適切な合成結果にはなっていなかった。
【特許文献1】特開2002−75852
【発明の開示】
【発明が解決しようとする課題】
【0010】
本発明の目的は、LSIを電子ビームにて高速に露光できるセル配置方法、このセル配置方法をコンピュータに実行させるプログラム、および半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【0011】
本発明によれば、
設計段階で一旦決定された集積回路のスタンダードセルの配置である第1の配置を、可変成形ビーム方式と部分一括露光方式とを併用した電子ビーム露光に適応した第2の配置へと再配置する方法であって、
出現頻度の高いスタンダードセルを注目セルとして予測する手順と、
前記電子ビームのショットサイズ内で同一種類の複数個の注目セルが一度にまとめて描画されるように、任意の検索範囲内での前記第1の配置内における前記注目セルの数量および位置情報に基づいて前記集積回路のスタンダードセルの配置を組替えて第2の配置を得る手順と、
を備えるセル配置方法が提供される。
【発明の効果】
【0012】
本発明によれば、再配置により電子ビーム露光に適応したセル配置が得られるので、レイアウトパターンを高速で基板上に露光することができる。これにより、低コストでかつ短いTATで高性能の半導体装置を製造することが可能になる。
【発明を実施するための最良の形態】
【0013】
以下、本発明の実施の形態のいくつかについて図面を参照しながら説明する。
【0014】
(1)第1の実施の形態
図1は、本発明の第1の実施の形態の概略手順を示すブロックチャートである。同図に示すように、本実施形態では、まず、設計段階で一旦決定したレイアウトデータとセル情報とキャラクタ情報とを取込んで、CP解析とまとめ打ち解析とを実行し(ブロックBK2)、次に、解析されたCP効率とまとめ打ち効率のデータを用いてセル再配置を実行する(ブロックBK4)。これらの手順は、汎用のワークステーションなどを用いた再配置ツールにより実行される。
【0015】
図1のフローについて詳述する前に、まず、「まとめ打ち」と「CP解析」について説明する。大規模集積回路に使用されるSCの種類と数には、一般に統計的な性質がある。すなわち、ある特定のセル群(インバータ、NANDゲートなど)の出現頻度が高く、一方、ほとんど使われないセルも存在する。この性質は、大規模集積回路の規模、種類にあまり依存しないため、予め出現頻度の高いセルを予測、登録しておくことができる。本願明細書では、これら出現頻度の高いセルを注目セルと呼ぶことにする。次に、通常の配置配線ツールにより一旦配置されたレイアウト情報(例えば第1の配置によるレイアウト情報に対応する)から、これら注目セルの配置情報を取得し、ショット数を低減することができるようにそれらを再配置する。
【0016】
具体的には、図2に示すように、ある「検索範囲」を定義し、この検索範囲内で注目セルを検索し、検索された注目セルを互いに隣接する一塊のブロックとなるように再配置する。この検索範囲の大きさは、固定でも可変でも良く、セル配置のばらつきに応じて動的に設定することができる。また、セルの種類ごとに検索範囲の大きさ・形状を変化させても良い。さらに、検索範囲同士で重複する領域があっても良い。
【0017】
図2(a)ではまず、「検索範囲1」内で注目セルを検索する。図1(a)では検索範囲1内にセル1〜14が設けられており、これらのうちで図中に斜線で示すセル1、セル6、セル7、セル11、セル13が注目セルであり、これらのうちセル11、セル13が再配置の対象となる。ここでは、セル2の位置に、セル11、セル13を移動し、セル12を左にずらしてスペースを空け、セル2をその位置に配置している。このような再配置を次の検索範囲2についても実行していく。その結果、図2(b)に示すように、注目セルが一塊となってショット範囲の大部分を占めることになる。キャラクタ形状として、この一塊となったセルに対応する形状を用意しておけばこれらのセルの露光を1回のショットで行うことができる。従来では、これら5つのセルについてそれぞれ1回、合計5回のショットが必要であったところ、本実施形態によれば、1回で全部の露光ができるためセルの露光効率が5倍に向上したことになる。1つのショット内に入る注目セルの配置は、同じ5個でも図3(a)〜(e)に示すように様々な場合があり、全ての配置パターンを準備することは現実的でないので、実際には、セル塊がショットの殆どの面積を占める場合のみを準備しておけばよい。例えば、図2に示す例では、図3(e)に示すように6個の場合を用意しておく。
【0018】
このように、所定の検索範囲内で検索された注目セルを一塊のブロックにまとめ、これに対応する形状のキャラクタを準備してまとめて露光することを本明細書では「まとめ打ち」と呼ぶ。
【0019】
また、「CP解析」とは、LSI内に配置されているSCをVSB方式でショットした場合に比べ、CP方式でショットした場合に、どの程度ショット数が減少するかを求めるための解析をいう。より具体的には、SCのCP化において一つのキャラクタを割り当てたときのショット数の減少量をCP化効果と規定し、各セルについてのCP化効果とLSI全体についての総CP化効果を求める。即ち、
CP化効果=[VSBショット数]−[CPショット数](各セルについて)
総CP化効果=[CP化効果]×[参照回数](LSI全体について)
と定義される。
【0020】
CP解析に際しては、レイアウトデータのうち、「各セルの配置方向ごとの参照回数」、並びに、「各セルのVSBショット数およびCPショット数」の2つの情報が少なくとも必要であり、出力として「各セルの総CP化効果」と「キャラクタ数と総ショット数の推移」が得られる。CP解析の具体的データの一例を図4に示す。
【0021】
図1に戻り、次にまとめ打ち解析を実行する。ここで、まとめ打ち解析とは、通常のCPでショットした場合に比べ、まとめ打ちでショットした場合に、どの程度ショット数が減少するかについての解析である。即ち、一つのキャラクタをまとめ打ち用に割り当てたときのショット数の減少量を求めるものである。より具体的には、
まとめ数=各セルが1キャラクタに入る最大の数
個々のまとめ打ちショット数=[(セル数/まとめ数)の整数部分]+[(セル数/まとめ数)の剰余部分]
まとめ打ち効果=[セル数]−[個々のまとめ打ちショット数]
検索範囲にわたってまとめ打ち効果を合計することにより、LSIあたり、単位面積あたりの総まとめ打ち効果が算出される。即ち、
まとめ打ち効果の総数=総まとめ打ち効果
となる。
【0022】
本実施形態では、まとめ打ち用のキャラクタとして、1キャラクタにまとめられるSCのうちで最大のSCを一つ用意し、このようなセルをまとめセルと定義する。まとめ打ち解析に際しては、「各検索範囲内に存在するセル(レイアウト)」と「各セルについてのまとめ数(キャラクタの大きさと各セルの大きさ)」のキャラクタ情報が必要であり(図1紙面右上参照)、まとめ打ち解析結果としては「各セルの総まとめ打ち効果」が出力される。
【0023】
図5にまとめ打ち解析の具体的データの一例を示す。同図(a)は、各検索範囲内に存在するセル数を示し(テーブルTB1)、同図(b)は各セルのまとめ数(テーブルTB2)を示し、さらに同図(c)は各セルの総まとめ打ち効果を示す。
【0024】
これらのCP解析結果とまとめ打ち解析結果とを統合することにより、1つのキャラクタをCPまたはまとめ打ちに割り当てた場合のショット数の削減数(即ち、総CP化効果または総まとめ打ち効果)を求めることができる。現実に使用できるキャラクタ数は有限であるため、得られた効果が上位のものから順番にキャラクタを割り当てれば、最もショット数を削減できることがわかる。例えばキャラクタ数を6とすると、図6に示す例では、順位6まではCP化またはまとめ打ちを行ない、残余のセルについてはVSBまたはCPのみでショットするとすれば、最も少ないショット数で露光することが可能になる。このような露光方法の決定結果を図7に示す。
【0025】
次に、CP解析とまとめ打ち解析との統合により決定された露光方法に基づいて、レイアウトの再配置を実行する(図1、ブロックBK4)。まず、前処理として、まとめ打ちする種類のSCは一旦全て未配置にする。まとめ打ちするSCは上記解析結果から決定されるからである。隙間のセル(例えば空隙領域のセルに対応する)の他、実際の隙間も未配置とし、まとめ打ちされるSC以外のSCが配置されているエリアと未配置のエリアとで構成されるマップを作成する。このマップは、該当する座標にセルが配置されているかどうかを表わすものであり、配置済みを「1」とし、未配置は「0」とする。ここで、例えば図8においてセルAとセルCとがまとめ打ちされるセルであるとすると、これらのセルがあった場所を「1」から「0」として未配置とする。
【0026】
図9は、セル再配置のより具体的なフローを示す図である。まず、SCまとめ打ち組み合わせ探索の手順により、全ての組み合わせのうちで重心からの距離が最小になる組み合わせを探索する(ステップS42)。組み合わせの一例を図10に示す。なお、計算時間を短縮するためには(X+Y)に代えて|X|+|Y|で計算しても良い。
【0027】
次に、まとめセルを配置する(図9、ステップS44)。まとめセルは、例えば図11に示すように、マップの空いているところでなるべく重心の近くに位置するように配置する。
【0028】
最後にマップの空いたスペースに隙間セルを配置する(図9、ステップS46)。隙間セルはSCベースのLSIでは通常ゲートアレイを配置する。
【0029】
より具体的には、まず始めに、マップ内の全ての領域で隙間セルを検索し、可能な場所の全てにゲートアレイセルのまとめセルを配置する。細かな空きスペースがまだ残っているため、既に配置済みのセルを左右の空きスペースを埋めるように平行移動させて中央に新たな空きスペースを形成し、この新たな空きスペースにゲートアレイのまとめセルをさらに配置していく(図12)。次に、まとめ打ちセルで埋められなかったスペースにはゲートアレイの単体セルを配置し、最後に、ゲートアレイすらも入らない隙間には、全ての空きスペースが無くなるまで隙間セルを配置していく。
【0030】
以上の手順を経て再配置されたレイアウトの一例の部分拡大図を図13に示す。同図(a)が再配置前のレイアウトであり(例えば第1の配置に対応する)、同図(b)が再配置後のレイアウトである(例えば第2の配置に対応する)。同図中の実線部分がゲートアレイセル、余白部分が隙間セルであり、斜線部分が注目セルである。図13ではその他のセルは示していない。再配置後、斜線部分のセルは多くが8つ(縦2、横4)の単位にまとめられていることがわかる。余白部分の隙間セルは空きスペースの移動によって減少し、より大きなゲートアレイセルやゲートアレイのまとめ打ちセルに置換されていることがわかる。図13に示す例では、キャラクタサイズ10μmで検索範囲は100μmである。
【0031】
図13からもわかるように、まとめセルが縦(Y方向)と横(X方向)との双方で複数セルで構成される場合(図13の例では2×4)、通常の総配線長を最も短くしてLSIの性能を極限まで引き出す配置にするためには、ゲートアレイの面積はセル面積全体の50%以下になり、ゲートアレイを除いたSC(図13中の斜線部分のセル)のまとめ打ちセルはほぼ0になり、全てのセル面積中に占める割合のみならず同一SC中に占める割合も1%以下になる。また、ゲートアレイに関してもまとめセルについてはゲートアレイ中の50%以下になる。
【0032】
上記実施形態による手法を用いることにより、ゲートアレイを含めても再配置後のレイアウトではまとめセルの割合が50%から90%以上になり、これにより電子ビームを用いた露光の効率を大幅に改善することができる。
【0033】
(2)第2の実施の形態
図14は、本発明の第2の実施の形態の概略手順を示すブロックチャートである。図1との対比により明らかなように、本実施形態の特徴は、セル再配置手順においてタイミング情報を考慮する点にある。具体的には、タイミング制約が厳しいパスに含まれるSCがある場合、このようなSCをまとめ打ち組み合わせ探索(図9、ステップS42)の対象から除外し、隙間セルの配置において隙間を詰める際にも移動しないようにする。これにより、再配置によりタイミング制約を守れなくなることが防止される。
【0034】
(3)第3の実施の形態
前述した第1の実施の形態によれば、再配置されたレイアウトは各検索範囲同士で似ていることがわかる。このようなレイアウトは、広い範囲でみても大きく分けて数種類のパターンに大別できる。このことから、レイアウトに必要なセルの種類はある程度決まっているものと考えることができる。そこで、使用頻度に応じたセルのアレイを同じパターンの繰り返しとなる態様で予め用意しておく。このようなキャラクタを準備しておけば、異なるSCでもまとめ打ちが可能になり、繰り返しパターンをCPで露光することにより、高性能のLSIを高速で露光することができる。このときのセルアレイは、単一の種類に限ることなく複数種類でも良い。実際のLSIの配置ではLSI全体の配置を一度に行なうことはなく、機能ブロックごとに分けて行なうことが可能である。図15(a)にセルアレイの一例を示し、その露光に必要なキャラクタの具体例を図15(b)〜(e)に示す。このように、機能ブロックごとにSCの使用頻度が異なる場合が多いので、各機能ブロックごとにSCアレイを決定することでさらに高性能のLSIをより高速で露光することができる。
【0035】
図16に本実施形態のブロックチャートを示す。LSIを構成するセルの接続情報を記述したネットリストとSCアレイデータベースとを取り込んだ後に、ブロックごとに使用するSCの頻度を解析する(ブロックBK12)。これにより、各ブロックごとに使用するSCアレイが出力される。このSCアレイとネットリストとを再度取り込んで、ブロックのフロアプランとネットリストのマッピングとを実行することにより(ブロックBK14)、再配置されたレイアウトが出力される。
【0036】
ここで、セルアレイの設計に際し、フリップフロップ(以下、単に「FF」という)とクロックツリーの配置場所については、クロックスキューが小さくなるように設計することもできる。クロックスキューを最小にするセルアレイの一例を図17に示す。さらに、図18は、並べて配置したセルアレイの例を示す。同図に示す例では、いわゆる「Hツリー」を構成するように配置することにより、異なるセルアレイでもFFとクロックバッファとの間でバランスが取れるように設計されている。
【0037】
タイミング制約が厳しい場合には、セルアレイにとらわれることなく、SCを配置することも可能である。その際には、まとめセルを露光するのではなく、通常のSCをCPまたはVSBで露光すれば良い。
【0038】
(4)第4の実施の形態
LSIの大部分がゲートアレイで構成されている場合には、ゲートアレイのまとめセルを用いることによりCP方式では非常に高速に露光することができる。この一方、ゲートアレイでは各セルの性能がSCよりも劣っているため、ゲートアレイのみで高性能、即ち、小面積でかつ低消費電流のLSIを作成することは困難である。しかしながら、実際のLSIでは、タイミングが厳しいために本当にSCを使用しなければならないのは、一部分である。従って、そのようなタイミング制約が厳しい部分にのみSCを使用し、残部をゲートアレイで構成すれば、設計されたLSIのレイアウトにゲートアレイが多く含まれることになり、ゲートアレイのまとめセルを用いて非常に高速での露光が可能になる。即ち、タイミングの厳しいパスやブロックにはSCを使用し、そうでないパス等にはゲートアレイを割り当てることによりLSIを設計すればよい。図19は、このようなLSIの再配置方法の概略手順を示すブロックチャートを示す。まず、機能記述(RTL:Register Transfer Level)から、ゲートアレイのライブラリを用いて論理合成を行ない(ブロックBK24)、ゲートアレイネットリストを出力する。次に、ゲートアレイのライブラリをも使用しながらこのネットリストに対してタイミング解析を行なう(ブロックBK26)。この結果、タイミングの厳しいパスやブロックを検出してタイミング違反パス情報として出力し、これらにつき、SCのライブラリを用いてSCで改めて設計して(論理合成、ブロックBK28)該当部分をゲートアレイからSCに置換し、ゲートアレイおよびSC混在ネットリストとして出力する。SCライブラリを用いた論理合成では、タイミング違反パスと、タイミング違反を解消するために必要な関連パスとだけがSCに置換されるように合成することが可能である。
【0039】
(5)第5の実施の形態
本発明の第5の実施の形態は、まとめ打ちに際してまとめ数の最適値を求める手順を与えるものである。
【0040】
一種類の注目セルに関して検索範囲内のセルは再配置後にまとめられて露光されるので、ある検索範囲内の注目セルのショット数は、前述したとおり、検索範囲内における[(セル数/まとめ数)の整数部分]+[(セル数/まとめ数)の剰余部分]となる。第1の実施の形態では、まとめ数はセルがキャラクタに入る限りにおける最大値としたが、実際のLSIについて計算すると、この条件のときが最もショット数が小さくなることが判明した。よって、注目セルのまとめ数は最大値が最適であり、キャラクタには最大のまとめ数を用意することが最適となる。
【0041】
図20は、本実施形態の概略手順を示すブロックチャートである。例えば図5(a)に示す、各検索範囲内に示すセル数のテーブルTB1と、図5(b)に示す各セルのまとめ数のテーブルTB2とを参照し、総まとめ打ち効果算出処理(ブロックBK32)にてまとめ数を2から最大値まで変化させながら総まとめ打ち効果を求める。その結果、出力としてまとめ数最適値を得ることができる。
【0042】
(6)プログラム
上述した第1乃至第5の実施の形態で説明したセル配置方法のそれぞれにおける一連の手順は、プログラムに組み込んでエンジニアリングワークステーション等のコンピュータに読込ませて実行させても良い。これにより、本発明にかかるセル配置方法における一連の手順を、汎用コンピュータを用いて実現することができる。また、上述したセル配置の各一連の手順をコンピュータに実行させるプログラムとしてフレキシブルディスクやCD−ROM等の記録媒体に収納し、コンピュータに読込ませて実行させても良い。記録媒体は、磁気ディスクや光ディスク等の携帯可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でも良い。また、上述したセル配置方法の一連の手順を組込んだプログラムをインターネット等の通信回線(無線通信を含む)を介して頒布しても良い。さらに、上述したセル配置方法の一連の手順を組込んだプログラムを暗号化したり、変調をかけたり、圧縮した状態で、インターネット等の有線回線や無線回線を介して、または記録媒体に収納して頒布しても良い。
【0043】
(7)半導体装置の製造方法
上述した第1乃至第5の実施形態で説明したセル配置方法を用いてLSIを露光することにより、高いスループットで高性能の半導体装置を製造することが可能になる。
【0044】
以上、本発明の実施の形態のいくつかについて説明したが、本発明は上記形態に限られるものでは決してなく、その技術的範囲を逸脱することなく適宜変形または修正することができる。
【図面の簡単な説明】
【0045】
【図1】本発明の第1の実施の形態の概略手順を示すブロックチャートである。
【図2】図1に示す手順によりスタンダードセルを再配置した具体例を示す。
【図3】1つのショット内に入る注目セルの配置例を示す。
【図4】CP解析の具体的データ、および、キャラクタ数と総ショット数との関係を示す。
【図5】まとめ打ち解析の具体的データを示す。
【図6】まとめ打ち解析結果の統合例を示す。
【図7】図6に示す統合例により決定された露光方法の例を示す。
【図8】レイアウト再配置の前処理において作成されるマップの一例を示す図である。
【図9】セル再配置のより具体的なフローを示す図である。
【図10】重心からの距離が最小になる組み合わせの一例を示す図である。
【図11】まとめセルの配置方法の説明図である。
【図12】空きスペースの再形成方法の一例を説明する図である。
【図13】図1に示す手順を経て再配置されたレイアウトの一例を示す図である。
【図14】本発明の第2の実施の形態の概略手順を示すブロックチャートである。
【図15】セルアレイの一例とその露光に必要なキャラクタの具体例を示す図である。
【図16】本発明の第3の実施の形態の概略手順を示すブロックチャートである。
【図17】クロックスキューを最小にするセルアレイの一例を示す図である。
【図18】並べて配置したセルアレイの例を示す図である。
【図19】本発明の第4の実施の形態の概略手順を示すブロックチャートである。
【図20】本発明の第5の実施の形態の概略手順を示すブロックチャートである。
【符号の説明】
【0046】
1〜14 セル
1,6,7,11,13 注目セル
RTL 機能記述
SC スタンダードセル




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013