米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社東芝

発明の名称 信号配線およびそれを用いた半導体集積装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−5535(P2007−5535A)
公開日 平成19年1月11日(2007.1.11)
出願番号 特願2005−183238(P2005−183238)
出願日 平成17年6月23日(2005.6.23)
代理人 【識別番号】100109900
【弁理士】
【氏名又は名称】堀口 浩
発明者 内海 哲章
要約 課題
複数のビアで接続され、且つ占有面積が小さいシールド配線を有する信号配線およびそれを用いた半導体集積装置を提供する。

解決手段
第1絶縁膜12上に設けられ、離間して対向した第1および第2シールド配線13、14を有する第1信号配線15と、第1絶縁膜12と異なる第2絶縁膜16上に設けられ、離間して対向した第3および第4シールド配線17、18を有する第2信号配線19と、第1乃至第4シールド配線13、14、17、18が仮想的に交わる第1乃至第4の交点P1〜P4により形成される矩形状領域20内に設けられた第1および第2信号配線15、19を接続する複数のビア21、22と、第1乃至第4のシールド配線13、14、17、18を互いに電気的接続する接続手段23、24、25、27、28、29と、を具備する。
特許請求の範囲
【請求項1】
第1の平面上に設けられ、離間して対向した第1および第2シールド配線を有する第1信号配線と、
前記第1の平面と異なる第2の平面上に設けられ、離間して対向した第3および第4シールド配線を有する第2信号配線と、
前記第1および第3シールド配線が仮想的に交わる第1の交点と、前記第2および第3シールド配線が仮想的に交わる第2の交点と、前記第2および第4シールド配線が仮想的に交わる第3の交点と、前記第1および第4シールド配線が仮想的に交わる第4の交点により形成される矩形状領域内に設けられ、前記第1および第2信号配線を接続する複数のビアと、
前記第1乃至第4シールド配線を互いに電気的接続する接続手段と、
を具備することを特徴とする信号配線。
【請求項2】
前記接続手段が、
前記第1の交点に設けられ、前記第1および第3シールド配線を接続する第1のビア、および前記第4の交点に設けられ、前記第1および第4シールド配線を接続する第4のビアの一方または両方と、
前記第2の交点に設けられ、前記第2および第3シールド配線を接続する第2のビアと、
前記第3の交点に設けられ、前記第2および第4シールド配線を接続する第3のビアと、
を具備することを特徴とする請求項1に記載の信号配線。
【請求項3】
前記接続手段が、
前記第2の交点に設けられ、前記第2および第3シールド配線を接続する第2のビアと、
前記第3の交点に設けられ、前記第2および第4シールド配線を接続する第3のビアと、
前記矩形領域外に設けられ、前記第1および第2シールド配線を接続する第5シールド配線と、
を具備することを特徴とする請求項1に記載の信号配線。
【請求項4】
前記第1および第2信号配線が2個のビアで接続され、前記第2信号配線が前記第1シールド配線上に張り出して形成されていることを特徴とする請求項1に記載の信号配線。
【請求項5】
半導体基板の主面に離間して設けられた第1および第2論理回路と、
前記半導体基板の主面上に積層された第1絶縁膜上に設けられ、離間して対向した第1および第2シールド配線を有し、且つ一端が前記第1論理回路に接続された第1信号配線と、
前記第1絶縁膜上に積層された第2絶縁膜上に設けられ、離間して対向した第3および第4シールド配線を有し、且つ一端が前記第2論理回路に接続された第2信号配線と、
前記第1および第3シールド配線が仮想的に交わる第1の交点と、前記第2および第3シールド配線が仮想的に交わる第2の交点と、前記第2および第4シールド配線が仮想的に交わる第3の交点と、前記第1および第4シールド配線が仮想的に交わる第4の交点により形成される矩形状領域内に設けられ、前記第1および第2信号配線を接続する複数のビアと、
前記第1乃至第4シールド配線を互いに電気的接続する接続手段と、
が同一チップ上に集積して形成されていることを特徴とする半導体集積装置。
発明の詳細な説明
【技術分野】
【0001】
本発明は、信号配線およびそれを用いた半導体集積装置に係り、特にシールド配線を有する信号配線およびそれを用いた半導体集積装置に関する。
【背景技術】
【0002】
半導体集積装置の微細化に伴い、素子寸法の縮小および配線長の短縮化が進んでいるが、バス等のように比較的長い配線も依然存在する。
このような比較的長い配線を高速に駆動するには、素子の駆動能力の向上だけでなく、信号の小振幅化が必要である。
【0003】
然しながら、信号の小振幅化を図った場合に、配線が長いと隣接配線間のカップリングノイズが無視できなくなるので、信号配線と平行にシールド配線を設ける方法が知られている(例えば特許文献1参照。)。
【0004】
特許文献1に開示されたシールド配線を有する信号配線は、信号配線の幅とそれに隣接するシールド配線の幅とに基づいて幅広線を定義し、この幅広線を配線した後に、それを互いに平行する複数の配線に分割して、信号線とそれに隣接するシールド配線とを形成している。
【0005】
配線層の異なる幅広線同士を結合する場合には、信号配線の位置およびシールド配線の位置に対応するように幅広線上に複数のビアを形成している。
【0006】
即ち、第2層目の金属配線による第1幅広線と第3層目の金属配線による第2幅広線は、端部において重畳され、5個のビアによって結合される。
【0007】
次に、第1幅広線を第1信号配線と第1および第2シールド配線とに分割し、第2幅広線を第2信号配線と第3および第4シールド配線に分割している。
【0008】
これにより、第1信号配線は1個のビアによって第2信号配線に接続され、第1シールド配線は2個のビアによって第3、第4シールド線に接続され、第2シールド配線は2個のビアによって第3、第4シールド配線に接続される。
【0009】
近年、更なる信号伝播遅延時間の短縮あるいはエレクトロマイグレーションの防止が求められており、そのためには第1信号配線と第2信号配線を複数のビアを用いて接続し、ビア抵抗の低減あるいはビア面積の増加を図る必要がある。
【0010】
然しながら、特許文献1に開示されたシールド配線を有する信号配線では、第1および第2信号配線を複数のビアで接続した場合に、ビア部が信号配線幅よりはみ出るので、シールド配線にクランク状の迂回配線が必要になる。
【0011】
即ち、シールド配線が信号配線幅からはみ出したビア部を迂回して信号配線の端部を囲む形状になるため、隣接する配線トラックが占有されてしまう。
【0012】
その結果、配線のレイアウト設計が難しくなり、半導体チップ面積の増大を招く恐れがある。
【特許文献1】特開平9−64287号公報(3頁、図1)
【発明の開示】
【発明が解決しようとする課題】
【0013】
本発明は、複数のビアで接続され、且つ占有面積が小さいシールド配線を有する信号配線およびそれを用いた半導体集積装置を提供する。
【課題を解決するための手段】
【0014】
本発明の一態様の信号配線は、第1の平面上に設けられ、離間して対向した第1および第2シールド配線を有する第1信号配線と、前記第1の平面と異なる第2の平面上に設けられ、離間して対向した第3および第4シールド配線を有する第2信号配線と、前記第1および第3シールド配線が仮想的に交わる第1の交点と、前記第2および第3シールド配線が仮想的に交わる第2の交点と、前記第2および第4シールド配線が仮想的に交わる第3の交点と、前記第1および第4シールド配線が仮想的に交わる第4の交点により形成される矩形状領域内に設けられ、前記第1および第2信号配線を接続する複数のビアと、前記第1乃至第4シールド配線を互いに電気的接続する接続手段と、を具備することを特徴としている。
【0015】
本発明の一態様の半導体集積装置は、半導体基板の主面に離間して設けられた第1および第2論理回路と、前記半導体基板の主面上に積層された第1絶縁膜上に設けられ、離間して対向した第1および第2シールド配線を有し、且つ一端が前記第1論理回路に接続された第1信号配線と、前記第1絶縁膜上に積層された第2絶縁膜上に設けられ、離間して対向した第3および第4シールド配線を有し、且つ一端が前記第2論理回路に接続された第2信号配線と、前記第1および第3シールド配線が仮想的に交わる第1の交点と、前記第2および第3シールド配線が仮想的に交わる第2の交点と、前記第2および第4シールド配線が仮想的に交わる第3の交点と、前記第1および第4シールド配線が仮想的に交わる第4の交点により形成される矩形状領域内に設けられ、前記第1および第2信号配線を接続する複数のビアと、前記第1乃至第4シールド配線を互いに電気的接続する接続手段と、が同一チップ上に集積して形成されていることを特徴としている。
【発明の効果】
【0016】
本発明によれば、複数のビアで接続され、且つ占有面積が小さいシールド配線を有する信号配線およびそれを用いた半導体集積装置が得られる。
【発明を実施するための最良の形態】
【0017】
以下、本発明の実施例について図面を参照しながら説明する。
【実施例1】
【0018】
図1は本発明の実施例1に係る信号配線を示す図で、図1(a)はその斜視図、図1(b)は図1(a)のA−A線に沿って切断し矢印方向に眺めた断面図である。
【0019】
図1に示すように、本実施例の信号配線10は半導体基板11上に積層された第1絶縁膜12(第1の平面)上に設けられ、離間して対向した第1および第2シールド配線13、14を有する第1信号配線15と、第1絶縁膜12上に積層された第2絶縁膜16(第2の平面)上に第1信号配線15と直角な方向に設けられ、離間して対向した第3および第4シールド配線17、18を有する第2信号配線19とを具備している。
【0020】
更に、第1および第3シールド配線13、17が仮想的に交わる第1の交点P1と、第2および第3シールド配線14、17が仮想的に交わる第2の交点P2と、第2および第4シールド配線14、18が仮想的に交わる第3の交点P3と、第1および第4シールド配線13、18が仮想的に交わる第4の交点P4により形成される矩形状領域20内に設けられ、第1および第2信号配線15、19を接続する2個のビア21、22を具備している。
【0021】
更に、第1乃至第4のシールド配線13、14、17、18を互いに電気的接続するために、第1の交点P1に設けられ第1および第3シールド配線13、17を接続する第1のビア23と、第2の交点P2に設けられ第2および第3シールド配線14、17を接続する第2のビア24と、第3の交点P3に設けられ第2および第4シールド配線14、18を接続する第3のビア25とを具備している。
【0022】
また、第1のビア23に2個のビア27、28が並列接続され、第1シールド配線13と第2シールド配線14は第5シールド配線29により接続されている。
【0023】
ビア27、28は主にリソグラフィ工程においてビアの配置の対象性を維持し、ビアホールの開口パターン精度を向上させるために設けられている。
第5シールド配線29は第1信号配線15の端部を囲んでシールド特性を向上させるために設けられている。
【0024】
第1絶縁膜12は、例えばシリコン基板11上に形成されたシリコン熱酸化膜であり、第2絶縁膜は、例えばCVD(Chemical Vapor Deposition)法により形成されたシリコン酸化膜、あるいはTEOS(Tetraethyl Ortho Silicate)膜である。
【0025】
第1乃至第5シールド配線13、14、17、18、29および第1乃至第2信号配線15、19は、例えば不純物をドープしたポリシリコンまたはタングステン(W)、チタン(Ti)などの高融点金属シリサイドであり、あるいはタングステン(W)、チタン(Ti)などの高融点金属窒化物であっても良い。
【0026】
第1および第2絶縁膜12、16上には互いに直角な方向に配線トラックがグリッド状に設定され、配線トラックに沿って各種の信号配線、シールド配線等(図示せず)がレイアウトされる。
【0027】
第1および第2信号配線15、19は第1乃至第4シールド配線が仮想的に交わってできる矩形状領域20内に形成された2個のビア21、22により接続されているので、1個のビアで接続する場合と等しい占有面積でビア部の抵抗を1/2倍、あるいはビア部の断面積を2倍にすることが可能である。
【0028】
その結果、第2絶縁膜16上の隣接配線トラック30は信号配線10により占有されることなく、他の信号配線等を自由にレイアウトすることが可能である。
【0029】
次に、図2に示すように、本実施例の半導体集積装置40は半導体チップ41上に形成された第1集積回路42と、第2集積回路43と、一端が第1集積回路42に接続され他端が第2集積回路43に接続された信号配線10と、第1および第2集積回路42、43を外部に電気的接続するためのパッド44とを具備している。
【0030】
第1および第2集積回路42、43は、例えばCPUおよびメモリアレイであり、信号配線10を有するバス(図示せず)を介してデータ信号をやり取りして、情報の記憶および読み出しをおこなう。
【0031】
以上説明したように、本実施例によれば、第1および第2信号配線15、19は矩形状領域20内に形成された2個のビア21、22により接続されているので、1個のビアで接続する場合と等しい占有面積でビア部の抵抗を1/2倍、あるいはビア部の断面積を2倍にすることができる。
【0032】
その結果、第2絶縁膜16上の隣接配線トラック30が信号配線10により占有されることなく他の信号配線等を自由にレイアウトすることができるので、チップサイズの増大を招く恐れがない。
【0033】
従って、複数のビアで接続され、且つ占有面積が小さいシールド配線を有する信号配線およびそれを用いた半導体集積装置が得られる。
【0034】
ここでは、第1乃至第4シールド配線13、14、17、18が第1乃至第3のビア23、24、25と第5シールド配線29により互いに電気的接続されている場合について説明したが、図3乃至図15に示すように接続されていても構わない。
【0035】
例えば、図3に示すように、リソグラフィ工程でのビアホールの開口パターン精度の許容範囲内においては、第1のビア23に並列接続された2個のビア27、28を設けない信号配線50としても構わない。
【0036】
更に、図4に示すように、第1信号配線15のシールド特性の許容範囲内においては、第5シールド配線29を設けない信号配線51としても構わない。
【0037】
更に、図5に示すように、ビアホールの開口パターン精度およびシールド特性の両方の許容範囲内においては、ビア27、28および第5シールド配線29の両方を設けない信号配線52としても構わない。
【0038】
また、図6に示すように、図1の信号配線10を反転したパターンとして、第4の交点P4に設けられた第1および第4シールド配線13、18を接続する第4のビア26を設けた信号配線53としても構わない。
【0039】
更に、図7に示すように、リソグラフィ工程でのビアホールの開口パターン精度の許容範囲内においては、第4のビア26に並列接続された2個のビア27、28を設けない信号配線54としても構わない。
【0040】
更に、図8に示すように、第1信号配線15のシールド特性の許容範囲内においては、第1および第2シールド配線13、14が第1シールド配線15の端部を囲むように接続されていない信号配線55としても構わない。
【0041】
更に、図9に示すように、第4のビア26およびビア27を設けない信号配線56としても構わない。
【0042】
更に、図10に示すように、ビア27、28を設けずに、第2信号配線19が第1シールド配線13上に張り出した張り出し部57を設けた信号配線58としても構わない。
【0043】
更に、図11に示すように、第4のビア26を設けずに、第1および第2シールド配線13、14が第1シールド配線15の端部を囲むように接続された信号配線59としても構わない。
【0044】
また、図12に示すように、第2信号配線19と、第1および第2シールド配線17、18とを一方向へ延伸させ、第3のビア25にビア60、61が並列接続されたT字状の信号配線62としても構わない。
T字状の信号配線62であれば、例えば第1集積回路42に第2集積回路43の他に、第3の集積回路(図示せず)を接続できる利点がある。
【0045】
更に、図13に示すように、第1および第2シールド配線13、14が第1シールド配線15の端部を囲むように接続され、第3シールド配線17が一部途切れたT字状の信号配線63としても構わない。
【0046】
更に、図14に示すように、第4シールド配線18が一部途切れたT字状の信号配線64としても構わない。
【0047】
即ち、第1乃至第4シールド配線が互いに電気的接続されていれば良く、その接続手段は目的に応じて適宜選択することができる。
【実施例2】
【0048】
図15は本発明の実施例2に係る信号配線を示す図で、図15(a)はその斜視図、図15(b)は図15(a)のB−B線に沿って切断し矢印方向に眺めた断面図である。
【0049】
本実施例において、上記実施例1と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。
【0050】
本実施例が実施例1と異なる点は、第1および第2信号配線を3個のビアで接続したことにある。
【0051】
即ち、図15に示すように、本実施例の信号配線70では、第1および第2信号配線15、19は第1乃至第4シールド配線が仮想的に交わってできる矩形状領域20内に形成された3個のビア21、22、71により接続されている。
【0052】
これにより、1個のビアで接続する場合と等しい占有面積でビア部の抵抗を1/3倍、あるいはビア部の断面積を3倍にすることが可能である。
【0053】
以上説明したように、本実施例によれば、第1および第2信号配線15、19は矩形状領域20内に形成された3個のビア21、22、71により接続されているので、ビア部の抵抗を1/3倍、あるいはビア部の断面積を3倍にし、且つ占有面積を小さくすることができる利点がある。
【実施例3】
【0054】
図16は本発明の実施例3に係る信号配線を示す図で、図16(a)はその斜視図、図16(b)は図16(a)のC−C線に沿って切断し矢印方向に眺めた断面図である。
【0055】
本実施例において、上記実施例1と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。
【0056】
本実施例が実施例1と異なる点は、第1および第2信号配線を4個のビアで接続したことにある。
【0057】
即ち、図16に示すように、本実施例の信号配線80は、第1および第2信号配線15、19が第1乃至第4シールド配線が仮想的に交わってできる矩形状領域20内に形成された4個のビア21、22、81、82により接続されている。
【0058】
これにより、1個のビアで接続する場合と等しい占有面積でビア部の抵抗を1/4倍、あるいはビア部の断面積を4倍にすることが可能である。
【0059】
以上説明したように、本実施例によれば、第1および第2信号配線15、19は矩形状領域20内に形成された4個のビア21、22、81、82により接続されているので、ビア部の抵抗を1/4倍、あるいはビア部の断面積を4倍にし、且つ占有面積を小さくすることができる利点がある。
【0060】
上述した実施例においては、第1乃至第4シールド配線13、14、17、18が互いに電気的接続されている場合について説明したが、本発明はこれに限定されるものではない。
【0061】
例えば、図17に示すように、目的のシールド特性が得られる範囲内であれば、第1シールド配線13と第4シールド配線18が電気的接続され、第2シールド配線14と第3シールド配線17が電気的接続されている場合でも構わない。
【0062】
また、第1および第2信号配線15、19、第1乃至第4シールド配線13、14、17、18の配線幅および離間幅がそれぞれ等しい場合について説明したが、本発明はこれに限定されるものではなく、配線幅や離間幅がそれぞれ異なっていても構わない。
【0063】
更に、ビア部の第2信号配線19の配線幅からのはみ出し量が第3または第4シールド配線17、18を迂回させるまでもない場合には、第3および第4シールド配線17、18が第2信号配線19の端部を囲むように接続されていても構わない。
【図面の簡単な説明】
【0064】
【図1】本発明の実施例1に係る信号配線を示す図で、図1(a)はその斜視図、図1(b)は図1(a)のA−A線に沿って切断し矢印方向に眺めた断面図である。
【図2】本発明の実施例1に係る半導体集積装置の構成を示す図。
【図3】本発明の実施例1に係る他の信号配線を示す斜視図。
【図4】本発明の実施例1に係る他の信号配線を示す斜視図。
【図5】本発明の実施例1に係る他の信号配線を示す斜視図。
【図6】本発明の実施例1に係る他の信号配線を示す斜視図。
【図7】本発明の実施例1に係る他の信号配線を示す斜視図。
【図8】本発明の実施例1に係る他の信号配線を示す斜視図。
【図9】本発明の実施例1に係る他の信号配線を示す斜視図。
【図10】本発明の実施例1に係る他の信号配線を示す斜視図。
【図11】本発明の実施例1に係る他の信号配線を示す斜視図。
【図12】本発明の実施例1に係る他の信号配線を示す斜視図。
【図13】本発明の実施例1に係る他の信号配線を示す斜視図。
【図14】本発明の実施例1に係る他の信号配線を示す斜視図。
【図15】本発明の実施例2に係る信号配線を示す図で、図15(a)はその斜視図、図15(b)は図12(a)のB−B線に沿って切断し矢印方向に眺めた断面図である。
【図16】本発明の実施例3に係る信号配線を示す図で、図16(a)はその斜視図、図16(b)は図16(a)のC−C線に沿って切断し矢印方向に眺めた断面図である。
【図17】他の信号配線を示す斜視図。
【符号の説明】
【0065】
10、50、51、52、53、54、55、56、58、59、62、63、64、70、80、90 信号配線
11 半導体基板
12 第1絶縁膜(第1の平面)
13 第1シールド配線
14 第2シールド配線
15 第1信号配線
16 第2絶縁膜(第2の平面)
17 第3シールド配線
18 第4シールド配線
19 第2信号配線
20 矩形状領域
21、22、27、28、60、61、71、81、82 ビア
23〜26 第1〜第4のビア
29 第5シールド配線
30 隣接配線トラック
P1〜P4 第1〜第4の交点
40 半導体集積回路
41 半導体チップ
42 第1集積回路
43 第2集積回路
44 パッド
57 張り出し部




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013