米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社東芝

発明の名称 半導体装置の製造方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−5382(P2007−5382A)
公開日 平成19年1月11日(2007.1.11)
出願番号 特願2005−180749(P2005−180749)
出願日 平成17年6月21日(2005.6.21)
代理人 【識別番号】100075812
【弁理士】
【氏名又は名称】吉武 賢次
発明者 桐 谷 美 佳 / 田 久 真 也 / 黒 澤 哲 也 / 清 水 紀 子 / 飯 塚 和 宏
要約 課題
本発明は、歩留まりの低下を抑制しながら半導体装置を薄厚化することができる半導体装置の製造方法を提供することを目的とする。

解決手段
回路パターンが主面に形成されたチップ形成用ウエーハと、チップを搭載するための配線パターンが実装面に形成された基板形成用ウエーハとを、主面と実装面とが対向するように配置し実装するステップと、チップ形成用ウエーハの非主面側を所定量除去することにより、チップ形成用ウエーハの厚さを薄くするステップと、チップ形成用ウエーハ及び基板形成用ウエーハをチップ及び基板に個片化するステップとを備えることを特徴とする。
特許請求の範囲
【請求項1】
回路パターンが主面に形成されたチップ形成用ウエーハと、チップを搭載するための配線パターンが実装面に形成された基板形成用ウエーハとを、前記主面と前記実装面とが対向するように配置し実装するステップと、
前記チップ形成用ウエーハの非主面側を所定量除去することにより、前記チップ形成用ウエーハの厚さを薄くするステップと、
前記チップ形成用ウエーハ及び前記基板形成用ウエーハを前記チップ及び基板に個片化するステップと
を備えることを特徴とする半導体装置の製造方法。
【請求項2】
前記実装を行うステップでは、前記チップ形成用ウエーハにおける前記回路パターンに含まれる接続用電極に、バンプが形成されており、このバンプが前記基板形成用ウエーハの前記配線パターンに接続されるように実装することを特徴とする請求項1記載の半導体装置の製造方法。
【請求項3】
前記チップ形成用ウエーハと前記基板形成用ウエーハとを実装した後、前記チップ形成用ウエーハと前記基板形成用ウエーハの間に、所定の封止材料を注入するステップをさらに備えることを特徴とする請求項1又は2記載の半導体装置の製造方法。
【請求項4】
前記個片化を行うステップでは、前記基板形成用ウエーハの非実装面側を、テープ状支持体に貼り付け、前記チップ形成用ウエーハ及び前記基板形成用ウエーハを個片化した上で、前記テープ状支持体から剥離することを特徴とする請求項1乃至3のいずれかに記載の半導体装置の製造方法。
【請求項5】
前記チップ形成用ウエーハの厚さを薄くするステップでは、前記チップ形成用ウエーハの非主面側を所定量除去することにより、前記チップ形成用ウエーハの厚さを20μm以下にすることを特徴とする請求項1乃至4のいずれかに記載の半導体装置の製造方法。
発明の詳細な説明
【技術分野】
【0001】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【0002】
半導体製造プロセスは、回路パターンの形成を行う前工程と後工程に分類され、後工程は、さらに組立工程と検査工程に分類される。
【0003】
組立工程には、ウエーハの厚さを薄くするバックグラインド工程と、ウエーハをチップに個片化するダイシング工程があり、先にバックグラインド工程を行った後、ダイシング工程を行う方法と、先にダイシング工程を行った後、バックグラインド工程を行う方法とがある。
【0004】
先にバックグラインド工程を行う方法は、まずウエーハの表面(回路パターンが形成されている面)にバックグラインド用テープを貼り付け、ウエーハの裏面(回路パターンが形成されていない面)を研削した後、バックグラインド用テープを剥離した上で、ウエーハをダイシング用テープに貼り付け、ウエーハをチップに個片化する。
【0005】
そして、チップをダイシング用テープから剥離するピックアップを行った後、配線パターンが形成された基板にチップを実装する。
【0006】
先にダイシング工程を行う方法は、まずウエーハの裏面に対していわゆるハーフカットのダイシングを行うことにより、チップの境界線に沿って溝を形成した後、ウエーハの表面にバックグラインド用テープを貼り付け、ウエーハの裏面を研削することにより、ウエーハの厚さを薄くすると共に、ウエーハをチップに個片化する。
【0007】
そして、チップをバックグラインド用テープから剥離するピックアップを行った後、チップを基板に実装する。
【0008】
このように、かかる2つの方法のうち、いずれの方法を採用しても、チップを基板に実装するためには、テープからチップを剥離するピックアップを行う必要がある。
【0009】
ここで、ピックアップを行う方法としては、いわゆるピン方式とピンレス方式がある。
【0010】
ピン方式とは、突き上げピンと呼ばれるピンによって、テープ越しにチップを押すことにより、チップをテープから剥離した後、移送コレットによってチップを移送し、基板に実装する方式である。このピン方式によれば、厚さが40μm程度のチップを扱うことができる。
【0011】
ピンレス方式とは、テープによって保持されているチップを、多孔性のポーラステーブル上に載置して保持した後、テープを剥離した上で、上方から移送コレットによってチップを剥離して移送することにより、チップを基板に実装する方式である。このピンレス方式によれば、厚さが20μm程度のチップを扱うことができる。
【0012】
ところで、近年では、電子機器の薄型化に伴って、チップの厚さも薄くすることが求められている。
【0013】
しかし、これらピン方式及びピンレス方式のうち、いずれの方式を採用しても、チップの厚さを例えば20μm以下と薄くすると、チップをピックアップする際、チップが破損し易くなる問題が生じ、これにより厚さが20μm以下のチップをピックアップすると歩留まりが低下する問題があった。
【0014】
さらに、チップをピックアップした後においても、チップの厚さが薄いと、チップの強度が大幅に低下することにより、チップが破損し易く、またチップの反りが大きくなることや、チップが一定の形状を維持することができずに変形し易くなることにより、例えばボイドや位置ずれなどの実装不良が発生するという問題があった。
【0015】
以下、バックグラインド工程及びダイシング工程に関する文献名を記載する。
【特許文献1】特開2002−164470号公報
【発明の開示】
【発明が解決しようとする課題】
【0016】
本発明は、歩留まりの低下を抑制しながら半導体装置を薄厚化することができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0017】
本発明の一態様による半導体装置の製造方法によれば、
回路パターンが主面に形成されたチップ形成用ウエーハと、チップを搭載するための配線パターンが実装面に形成された基板形成用ウエーハとを、前記主面と前記実装面とが対向するように配置し実装するステップと、
前記チップ形成用ウエーハの非主面側を所定量除去することにより、前記チップ形成用ウエーハの厚さを薄くするステップと、
前記チップ形成用ウエーハ及び前記基板形成用ウエーハを前記チップ及び基板に個片化するステップと
を備えることを特徴とする。
【発明の効果】
【0018】
本発明の半導体装置の製造方法によれば、歩留まりの低下を抑制しながら半導体装置を薄厚化することができる。
【発明を実施するための最良の形態】
【0019】
以下、本発明の実施の形態について図面を参照して説明する。
【0020】
図1〜図7に、本発明の実施の形態による半導体装置の製造方法を示す。図1に示すように、まず始めに、半導体製造プロセスの前工程(ウエーハプロセス)を行うことによって回路パターンが形成されたチップ形成用ウエーハ10を用意する。
【0021】
チップ形成用ウエーハ10は、例えばシリコンからなり、直径が200〜300mm程度の円盤状の形状を有し、その厚みは例えば0.125〜1.0mm程度である。このチップ形成用ウエーハ10には、例えば300〜400個程度のチップ20に対応して、所望の回路パターンが形成されると共に、基板と接続するための突起状の球状電極であるバンプ30が所定位置に形成されている。
【0022】
このバンプ30としては、例えばはんだを用いたはんだバンプや、金(Au)ワイヤを溶融させてボールを形成し、当該ボールをチップ20の電極に接合させることにより形成されるスタッド金バンプなどがある。
【0023】
さらに、図2に示すように、チップ20搭載用の基板50を形成するための基板形成用ウエーハ40を用意する。この基板形成用ウエーハ40からは、チップ形成用ウエーハ10におけるチップ20に対応する形状及び大きさを有する基板50が、チップ形成用ウエーハ10に形成されているチップ20の数に対応するように形成される。
【0024】
また、各基板50には、実装に必要な配線パターンが形成されると共に、チップ形成用ウエーハ10のバンプ30と接続するための電極(図示せず)が形成されている。
【0025】
なお、基板形成用ウエーハ40は、チップ形成用ウエーハ10と同様に、例えばシリコンからなり、直径が200〜300mm程度の円盤状の形状を有し、その厚みは例えば0.125〜1.0mm程度である。
【0026】
図3に示すように、チップ形成用ウエーハ10のうち、バンプ30が形成されている面側を下方に向けることにより、チップ形成用ウエーハ10のバンプ30と、基板形成用ウエーハ40の電極(図示せず)とを対向させるようにして位置合わせを行う。
【0027】
図4に示すように、チップ形成用ウエーハ10のバンプ30と基板形成用ウエーハ40の電極とを密着させた後、必要に応じて圧力、熱、超音波などを加えることにより、チップ形成用ウエーハ10を基板形成用ウエーハ40に接着及び固定して、フリップチップ実装を行う。
【0028】
図5に示すように、チップ形成用ウエーハ10と基板形成用ウエーハ40の間に存在する隙間に、例えばアンダーフィルなどの封止材料60を注入する。
【0029】
図6に示すように、基板形成用ウエーハ40の非実装面にバックグラインド用テープ70を貼り付け、チップ形成用ウエーハ10の裏面(非実装面)10Bを研削することにより、チップ形成用ウエーハ10の厚さを薄くするバックグラインド工程を実行する。
【0030】
この場合、例えば裏面研削(BSG:Back Side Grinding)と呼ばれる方法を用いて研削することにより、チップ形成用ウエーハ10の厚さを例えば20μmにする。
【0031】
その後、チップ形成用ウエーハ10を薄厚化する際に当該チップ形成用ウエーハ10の裏面10B側に形成されたすじを除去するため、CMP(Chemical Mechanical Polishing)によって、チップ形成用ウエーハ10の裏面10B側を例えば5μm程度除去することにより、チップ形成用ウエーハ10の厚さを例えば15μm程度にまで薄くする。なお、この場合、CMPではなく、例えばウエットエッチング、ドライポリッシング、プラズマエッチングなどを用いても良い。
【0032】
そして、基板形成用ウエーハ40からバックグラインド用テープ70を剥離する。
【0033】
図7に示すように、基板形成用ウエーハ40の非チップ実装面をダイシング用テープ80に貼り付けた後、例えばダイヤモンドブレードを用いてダイシングを行うことにより、チップ形成用ウエーハ10をチップ20に個片化し、さらに基板形成用ウエーハ40を基板50に個片化する。
【0034】
なお、ウエーハを個片化する方法としては、レーザや劈開(半導体結晶の特定の方向に力を加えて、半導体結晶を結晶面に沿って割ること)による方法を使用しても良い。
【0035】
そして、基板50に実装されたチップ20を、ダイシング用テープ80から剥離するピックアップを行った後、基板50の非チップ実装面に、基板50内部に形成されている例えばスルーホール電極(図示せず)に接続するように、はんだボール(図示せず)を搭載する。
【0036】
このように本実施の形態によれば、薄厚化されたチップ20を、所定の厚さを有する基板50に実装された状態で、ダイシング用テープ80から剥離することにより、薄厚化されたチップをテープから剥離して基板に実装する場合と比較して、チップ20が破損することを抑制することができ、また実装不良が発生することを抑制することができる。
【0037】
また、チップ形成用ウエーハ10と基板形成用ウエーハ40とをフリップチップ実装し、これらチップ形成用ウエーハ10と基板形成用ウエーハ40の間に封止材料を注入した後、ダイシングを行って個片化することにより、個片化されたチップと基板をフリップチップ実装した後に、封止材料を注入する場合のように、封止材料がチップ周辺にはみ出すことによってフィレットが形成されることがなく、その分、半導体パッケージを小型化することができる。
【0038】
なお上述の実施の形態は一例であって、本発明を限定するものではない。例えばフリップチップ実装と封止材料の注入を同時に行っても良い。この場合、チップ形成用ウエーハ10又は基板形成用ウエーハ40に封止材料を予め塗布した上で、フリップチップ実装を行えば良い。
【図面の簡単な説明】
【0039】
【図1】チップ形成用ウエーハの平面図である。
【図2】基板形成用ウエーハの平面図である。
【図3】本発明の実施の形態による半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【図4】同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【図5】同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【図6】同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【図7】同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【符号の説明】
【0040】
10 チップ形成用ウエーハ
20 チップ
30 バンプ
40 基板形成用ウエーハ
50 基板
60 封止材料
70 バックグラインド用テープ
80 ダイシング用テープ




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013