米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 株式会社東芝

発明の名称 半導体装置の製造方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−5366(P2007−5366A)
公開日 平成19年1月11日(2007.1.11)
出願番号 特願2005−180643(P2005−180643)
出願日 平成17年6月21日(2005.6.21)
代理人 【識別番号】100075812
【弁理士】
【氏名又は名称】吉武 賢次
発明者 田 久 真 也 / 桐 谷 美 佳 / 黒 澤 哲 也 / 清 水 紀 子 / 飯 塚 和 宏
要約 課題
本発明は、歩留まりの低下を抑制しながら半導体装置を薄厚化することができる半導体装置の製造方法を提供することを目的とする。

解決手段
回路パターンが形成されたウエーハをチップ80に個片化するステップと、チップ80のうち、回路パターンが形成されている面側を、リール状支持体70の所定位置に貼り付けることにより、チップ80をリール状支持体70に保持するステップと、チップ80のうち、回路パターンが形成されていない面側を研削することにより、チップ80の厚さを薄くするステップと、チップ80を、基板90の所定位置に実装するステップと、チップ80をリール状支持体70から剥離するステップとを備えることを特徴とする。
特許請求の範囲
【請求項1】
回路パターンが形成されたウエーハをチップに個片化するステップと、
前記チップのうち、前記回路パターンが形成されている面側を、リール状支持体の所定位置に貼り付けることにより、前記チップを前記リール状支持体に保持するステップと、
前記チップのうち、前記回路パターンが形成されていない面側を研削することにより、前記チップの厚さを薄くするステップと、
前記チップを、基板の所定位置に実装するステップと、
前記チップを前記リール状支持体から剥離するステップと
を備えることを特徴とする半導体装置の製造方法。
【請求項2】
前記チップは、スルーホール電極を有し、前記チップの厚さを薄くするステップを行った後、前記チップのうち、前記回路パターンが形成されていない面側における、前記スルーホール電極を除く部分を、所望の厚さだけ除去することにより、前記スルーホール電極の一部を前記チップから露出させるステップをさらに備え、
前記実装するステップでは、前記チップの前記スルーホール電極と前記基板の基板電極とを接続して実装することを特徴とする半導体装置の製造方法。
【請求項3】
前記チップの厚さを薄くするステップでは、前記チップのうち、前記回路パターンが形成されていない面側を研削することにより、前記チップの厚さを20μm以下にすることを特徴とする請求項1記載の半導体装置の製造方法。
【請求項4】
回路パターンが形成されたウエーハをチップに個片化するステップと、
前記チップのうち、接続用電極が形成されている面側を、リール状基板の所定位置に実装するステップと、
前記チップのうち、前記接続用電極が形成されていない面側を研削することにより、前記チップの厚さを薄くするステップと
を備えることを特徴とする半導体装置の製造方法。
【請求項5】
前記チップの厚さを薄くするステップでは、前記チップのうち、前記接続用電極が形成されていない面側を研削することにより、前記チップの厚さを20μm以下にすることを特徴とする請求項4記載の半導体装置の製造方法。
発明の詳細な説明
【技術分野】
【0001】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【0002】
半導体製造プロセスは、回路パターンの形成を行う前工程と後工程に分類され、後工程は、さらに組立工程と検査工程に分類される。
【0003】
組立工程には、ウエーハの厚さを薄くするバックグラインド工程と、ウエーハをチップに個片化するダイシング工程があり、先にバックグラインド工程を行った後、ダイシング工程を行う方法と、先にダイシング工程を行った後、バックグラインド工程を行う方法とがある。
【0004】
先にバックグラインド工程を行う方法は、まずウエーハの表面(回路パターンが形成されている面)にバックグラインド用テープを貼り付け、ウエーハの裏面(回路パターンが形成されていない面)を研削した後、バックグラインド用テープを剥離した上で、ウエーハをダイシング用テープに貼り付け、ウエーハをチップに個片化する。
【0005】
そして、チップをダイシング用テープから剥離するピックアップを行った後、配線パターンが形成された基板にチップを実装する。
【0006】
先にダイシング工程を行う方法は、まずウエーハの裏面に対していわゆるハーフカットのダイシングを行うことにより、チップの境界線に沿って溝を形成した後、ウエーハの表面にバックグラインド用テープを貼り付け、ウエーハの裏面を研削することにより、ウエーハの厚さを薄くすると共に、ウエーハをチップに個片化する。
【0007】
そして、チップをバックグラインド用テープから剥離するピックアップを行った後、チップを基板に実装する。
【0008】
このように、かかる2つの方法のうち、いずれの方法を採用しても、チップを基板に実装するためには、テープからチップを剥離するピックアップを行う必要がある。
【0009】
ここで、ピックアップを行う方法としては、いわゆるピン方式とピンレス方式がある。
【0010】
ピン方式とは、突き上げピンと呼ばれるピンによって、テープ越しにチップを押すことにより、チップをテープから剥離した後、移送コレットによってチップを移送し、基板に実装する方式である。このピン方式によれば、厚さが40μm程度のチップを扱うことができる。
【0011】
ピンレス方式とは、テープによって保持されているチップを、多孔性のポーラステーブル上に載置して保持した後、テープを剥離した上で、上方から移送コレットによってチップを剥離して移送することにより、チップを基板に実装する方式である。このピンレス方式によれば、厚さが20μm程度のチップを扱うことができる。
【0012】
ところで、近年では、電子機器の薄型化に伴って、チップの厚さも薄くすることが求められている。
【0013】
しかし、これらピン方式及びピンレス方式のうち、いずれの方式を採用しても、チップの厚さを例えば20μm以下と薄くすると、チップをピックアップする際、チップが破損し易くなる問題が生じ、これにより厚さが20μm以下のチップをピックアップすると歩留まりが低下する問題があった。
【0014】
さらに、チップをピックアップした後においても、チップの厚さが薄いと、チップの強度が大幅に低下することにより、チップが破損し易く、またチップの反りが大きくなることや、チップが一定の形状を維持することができずに変形し易くなることにより、例えばボイドや位置ずれなどの実装不良が発生するという問題があった。
【0015】
以下、バックグラインド工程及びダイシング工程に関する文献名を記載する。
【特許文献1】特開2000−269166号公報
【発明の開示】
【発明が解決しようとする課題】
【0016】
本発明は、歩留まりの低下を抑制しながら半導体装置を薄厚化することができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0017】
本発明の一態様による半導体装置の製造方法によれば、
回路パターンが形成されたウエーハをチップに個片化するステップと、
前記チップのうち、前記回路パターンが形成されている面側を、リール状支持体の所定位置に貼り付けることにより、前記チップを前記リール状支持体に保持するステップと、
前記チップのうち、前記回路パターンが形成されていない面側を研削することにより、前記チップの厚さを薄くするステップと、
前記チップを、基板の所定位置に実装するステップと、
前記チップを前記リール状支持体から剥離するステップと
を備えることを特徴とする。
【0018】
また本発明の一態様による半導体装置の製造方法によれば、
回路パターンが形成されたウエーハをチップに個片化するステップと、
前記チップのうち、接続用電極が形成されている面側を、リール状基板の所定位置に実装するステップと、
前記チップのうち、前記接続用電極が形成されていない面側を研削することにより、前記チップの厚さを薄くするステップと
を備えることを特徴とする。
【発明の効果】
【0019】
本発明の半導体装置の製造方法によれば、歩留まりの低下を抑制しながら半導体装置を薄厚化することができる。
【発明を実施するための最良の形態】
【0020】
以下、本発明の実施の形態について図面を参照して説明する。
【0021】
(1)第1の実施の形態
図1に、本発明の第1の実施の形態による半導体装置の製造装置10を示す。この製造装置10は、リール搭載ユニット20と、薄厚加工ユニット30と、鏡面加工ユニット40と、ダイレクトマウントユニット50とを有する。
【0022】
リール状支持体70は、例えばリール状のテープに粘着剤を塗布した粘着テープからなり、リール搭載ユニット20と、薄厚加工ユニット30と、鏡面加工ユニット40と、ダイレクトマウントユニット50とに渡って設けられ、個片化されたチップ80を保持及び搬送する。
【0023】
なお、リール状支持体70は、例えばポリオレフィン(Po)、ポリエチレン・テレフタラート(PET)、塩化ビニルなどの材料からなり、その厚さは、50〜300μmである。
【0024】
ここで、かかる製造装置10による半導体装置の製造方法について説明する。まず始めに、前工程(ウエーハプロセス)を行うことによって回路パターンが形成されたウエーハを、ダイシング用テープに貼り付けた後、例えばダイヤモンドブレードを用いてダイシングを行うことにより、ウエーハをチップに個片化するダイシング工程を実行する。
【0025】
なお、ウエーハをチップに個片化する方法としては、レーザや劈開(半導体結晶の特定の方向に力を加えて、半導体結晶を結晶面に沿って割ること)による方法を使用しても良い。
【0026】
そして、ピックアップ装置によって、個片化されたチップをダイシング用テープから剥離し、当該剥離されたチップをリール搭載ユニット20に供給する。
【0027】
リール搭載ユニット20は、このチップ80の表面(回路パターンが形成されている面)を、リール状支持体70のうち、粘着剤が塗布された粘着面に貼り付けることにより、チップ80をリール状支持体70に順次搭載する。
【0028】
チップ80は、リール状支持体70によって所定の速度で搬送され、リール搭載ユニット20から薄厚加工ユニット30に順次供給される。
【0029】
薄厚加工ユニット30は、チップ80の厚さを薄くするバックグラインド工程を行うユニットであり、例えば裏面研削(BSG:Back Side Grinding)と呼ばれる方法によって、チップ80の裏面(回路パターンが形成されていない面)を研削することにより、厚さが例えば20μmになるまでチップ80を研削する。
【0030】
裏面研削方法は、図2に示すように、円盤状の研削盤100を、チップ80の裏面80Bに対して略水平状態になるように配置した上で、図中矢印a10に示す方向に回転させながら、上方からチップ80の裏面80Bに向かって図中矢印a20に示す方向に移動させることにより、チップ80の裏面80B側を研削し、当該チップ80の厚さを薄くする。
【0031】
なお、図3に示すように、研削盤110の下面110Aの大きさがチップ80の裏面80Bより小さい場合には、研削盤110を、図中矢印a30に示す方向に回転させながら、図中矢印a40方向に移動させることにより、チップ80の裏面80B側を所定量研削する。そして、研削盤110を一旦元の位置に戻した後、図中矢印a50に示す方向に所定距離移動させた上で、再び図中矢印a40方向に移動させて、チップ80の裏面80B側を所定量研削する。これ以降、上述した動作を繰り返すことにより、チップ80の厚さを薄くする。
【0032】
また、チップ80の厚さを薄くする方法としては、ダイシングによる平面研削方法を使用しても良い。このダイシングによる平面研削方法は、図4に示すように、円盤状の研削盤120を、チップ80の裏面80Bに対して垂直状態になるように配置した上で、図中矢印a60に示す方向に回転させながら、図中矢印a70に示す方向に移動させることにより、チップ80の裏面80B側を研削し、当該チップ80の厚さを薄くする。
【0033】
薄厚化されたチップ80は、リール状支持体70によって所定の速度で搬送され、薄厚加工ユニット30から鏡面加工ユニット40に供給される。
【0034】
鏡面加工ユニット40は、チップ80を薄厚化する際に当該チップ80の裏面側に形成されたすじを除去するため、CMP(Chemical Mechanical Polishing)によって、チップ80の裏面側を例えば5μm程度除去することにより、チップ80の厚さを例えば15μm程度にまで薄くする。なお、鏡面加工を施す方法としては、CMPではなく、例えばウエットエッチング、ドライポリッシュ、プラズマエッチングなどを用いても良い。
【0035】
鏡面加工が施されたチップ80は、リール状支持体70によって所定の速度で搬送され、鏡面加工ユニット40からダイレクトマウントユニット50に供給される。
【0036】
ダイレクトマウントユニット50には、リール状支持体70と直交する方向に、配線パターンが形成された基板90が配置されている。
【0037】
ダイレクトマウントユニット50は、チップ80の裏面又は基板90に所定の接着剤を付け、チップ80と基板90の位置決めを行って密着させた後、必要に応じて圧力及び熱を加えることにより、チップ80を基板90に接着及び固定して実装する。
【0038】
なお、この場合、接着剤として、例えばダイボンディング材や銀ペーストなどの液状の接着剤を塗布しても良く、また例えばポリミドなどのフィルム状の接着剤を貼り付けても良い。
【0039】
そして、ダイレクトマウントユニット50は、チップ80が基板90に貼り付けられた状態で、リール状支持体70をチップ80から引き離すことにより、チップ80をリール状支持体70から剥離する。チップ80が剥離されたリール状支持体70は、巻き取られて回収される。
【0040】
なお、リール状支持体70としては、例えば紫外線硬化型粘着テープ(UVテープ)を使用しても良く、この場合、チップ80を基板90に固着した後、当該UVテープに紫外線照射を行って、UVテープの粘着力を低下させることにより、チップ80を剥離させ易くしても良い。
【0041】
その後、チップ80が実装された基板90に対して、ボンディングやモールド(封止)などの所望の工程を行うことにより、半導体パッケージを製造する。
【0042】
このように本実施の形態によれば、薄厚化されたチップ80を、リール状支持体70に保持した状態で、基板90に実装した後、リール状支持体70からチップ80を剥離することにより、チップ80を基板90に実装する際、薄厚化されたチップ80をリール状支持体70から剥離する必要がなく、チップ80が破損することを抑制することができ、また実装不良が発生することを抑制することができる。
【0043】
なお上述の第1の実施の形態は一例であって、本発明を限定するものではない。例えば図5に示すように、基板に実装するチップとして、スルーホール電極200Aが形成されたチップ200を使用しても良い。
【0044】
この場合、チップ200の厚さを薄くする薄厚加工を行った後、図6に示すように、例えばウエットエッチングやプラズマエッチングなどによって鏡面加工を施すことにより、スルーホール電極200Aの一部をチップ200から露出させる。
【0045】
図7に示すように、チップ200と基板210の位置決めを行った後、必要に応じて圧力、熱、超音波を加えて、チップ200のスルーホール電極200Aと基板210の基板電極210Aとを接合することにより、チップ200を基板210に実装する。その後、チップ200と基板210の間に存在する隙間に、例えばアンダーフィルなどの封止材料を注入する。
【0046】
(2)第2の実施の形態
図8に、本発明の第2の実施の形態による半導体装置の製造装置300を示す。この製造装置300は、リール搭載ユニット310と、薄厚加工ユニット30と、鏡面加工ユニット40とを有する。
【0047】
リール状基板320は、例えば配線パターンが形成されたリール状の基板からなり、リール搭載ユニット310と、薄厚加工ユニット30と、鏡面加工ユニット40とに渡って設けられ、個片化されたチップ330を実装及び搬送する。
【0048】
このリール状基板320のうち、チップを実装する実装面側には、チップを実装するための領域が所定の間隔で形成され、当該領域には、接続用の電極が所定位置に形成されている。リール状基板320は、例えばガラスエポキシ、ポリイミド、銅(Cu)などの材料からなり、その厚さは、50〜1000μmである。なお、図1に示された要素と同一のものには同一の符号を付して説明を省略する。
【0049】
本実施の形態の場合、リール状基板320に実装するチップとして、表面にバンプと呼ばれる突起状の電極が形成されたチップ330を使用する。
【0050】
リール搭載ユニット310は、チップ330の電極とリール状基板320の電極との位置決めを行って密着させた後、必要に応じて圧力、熱、超音波などを加えることにより、チップ330をリール状基板320に接着及び固定して、フリップチップ実装を行う。その後、チップ330とリール状基板320の間に存在する隙間に、封止材料を注入する。
【0051】
チップ330は、リール状基板320によって所定の速度で、リール搭載ユニット310から薄厚加工ユニット30及び鏡面加工ユニット40に順次搬送され、第1の実施の形態と同様に、チップ330に対して薄厚加工及び鏡面加工が施される。
【0052】
そして、チップ330が実装されたリール状基板320を一旦巻き取った後、当該リール状基板320を引き出して、リール状基板320のうち、チップ330が実装された部分を打ち抜くことにより、半導体パッケージを製造する。なお、この場合、鏡面加工を施した後、リール状基板320を巻き取ることなく、リール状基板320のうち、チップ330が実装された部分を打ち抜くことにより、半導体パッケージを製造しても良い。
【0053】
このように本実施の形態によれば、個片化されたチップ330をリール状基板320に実装した後、当該チップ330を薄厚化することにより、薄厚化されたチップをリール状支持体から剥離する必要がなく、その分、チップ330が破損することを抑制することができ、また実装不良が発生することを抑制することができる。
【0054】
なお上述の第2の実施の形態は一例であって、本発明を限定するものではない。例えばフリップチップ実装と封止材料の注入を同時に行っても良い。この場合、リール状基板320又はチップ330に封止材料を予め塗布した上で、フリップチップ実装を行えば良い。
【図面の簡単な説明】
【0055】
【図1】本発明の第1の実施の形態による製造装置の構成を示すブロック図である。
【図2】裏面研削方法による薄厚加工の様子を示す縦断面図である。
【図3】裏面研削方法による薄厚加工の様子を示す縦断面図である。
【図4】平面研削方法による薄厚加工の様子を示す縦断面図である。
【図5】スルーホール電極が形成されたチップを基板に実装して半導体パッケージを製造する方法における工程別素子の断面構造を示す縦断面図である。
【図6】同半導体パッケージを製造する方法における工程別素子の断面構造を示す縦断面図である。
【図7】同半導体パッケージを製造する方法における工程別素子の断面構造を示す縦断面図である。
【図8】本発明の第2の実施の形態による製造装置の構成を示すブロック図である。
【符号の説明】
【0056】
10 製造装置
20、310 リール搭載ユニット
30 薄厚加工ユニット
40 鏡面加工ユニット
50 ダイレクトマウントユニット
70 リール状支持体
80、200、330 チップ
90、210 基板
100 研削盤
320 リール状基板




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013