米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 松下電器産業株式会社

発明の名称 共振器およびこれを用いたフィルタ回路の製造方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−6001(P2007−6001A)
公開日 平成19年1月11日(2007.1.11)
出願番号 特願2005−182009(P2005−182009)
出願日 平成17年6月22日(2005.6.22)
代理人 【識別番号】100076174
【弁理士】
【氏名又は名称】宮井 暎夫
発明者 上田 哲三
要約 課題
より低損失でQ値の高い共振器およびフィルタ回路を実現する。

解決手段
サファイア基板101上にZnO犠牲層102を 200nm形成し、さらにその上にAlN層103を0.5μm形成する。AlN層103はサファイア基板101上にてエピタキシャル成長する。AlN層103上に共振器のAu下部電極104を形成する。これとは別にSi基板105上に柱状のAuSn電極107を形成し、このAuSn電極107とAu下部電極104を加熱しながら圧力を印加し貼り合わせる。続いてサファイア基板101を分離し、AlN薄膜表面にAu上部電極108を形成し、AlN層103下方に空隙111が形成された共振器を形成する。
特許請求の範囲
【請求項1】
第1の基板上に犠牲層および圧電層をこの順に形成し前記圧電層をエピタキシャル成長により形成する工程と、前記圧電層上に金属膜を形成する工程と、第2の基板上に第1の電極を形成する工程と、前記第1の電極の一部と前記金属膜との貼り合わせ工程と、前記貼り合わせ工程に続いて前記犠牲層を選択的に除去する除去工程と、前記除去工程により露出した前記圧電層上に第2の電極を形成する工程と含む共振器の製造方法。
【請求項2】
第2の基板上に形成された第1の電極は柱状の電極構造を有しており、前記第1の電極と前記金属膜を貼り合わせる工程において、前記柱状の電極構造と前記金属膜が接着されることにより、前記金属膜の下方に空隙が形成され、前記金属膜が前記第1の電極の一部として機能する請求項1記載の共振器の製造方法。
【請求項3】
圧電層上に金属膜を形成する工程は、第1の基板上に形成された犠牲層および圧電層を選択的に除去した後に、前記圧電層上に選択的に金属膜を形成する工程を含む請求項1または請求項2記載の共振器の製造方法。
【請求項4】
第2の基板に溝が形成されており、前記溝の周辺に前記第1の電極がパターニングされ形成されており、前記金属膜の下方に空隙が形成されている請求項1記載の共振器の製造方法。
【請求項5】
溝が犠牲膜で埋められており、第1の電極と金属膜を貼り合わせる工程に続いて、前記溝に埋められた前記犠牲膜を選択的に除去する工程を含む請求項4記載の共振器の製造方法。
【請求項6】
圧電膜の主面方位におけるX線回折ロッキングカーブの半値幅が4°より小さい請求項1から請求項5のいずれか1項記載の共振器の製造方法。
【請求項7】
圧電膜の電気機械結合係数の2乗が4%以上の値である請求項1から請求項6のいずれか1項記載の共振器の製造方法。
【請求項8】
圧電膜の主面方位が(0001)面あるいは(111)面である請求項1から請求項7のいずれか1項記載の共振器の製造方法。
【請求項9】
第1の基板の主面方位が圧電膜の主面方位と一致している請求項1から請求項7のいずれか1項記載の共振器の製造方法。
【請求項10】
第1の基板と第2の基板の主面方位が異なっている請求項1から請求項9のいずれか1項記載の共振器の製造方法。
【請求項11】
第1の基板の主面方位が(0001)面あるいは(111)面であり、かつ前記第2の基板の主面方位が(100)面である請求項10記載の共振器の製造方法。
【請求項12】
圧電膜および犠牲膜が第1の基板に対しエピタキシャル成長する形で形成されている請求項1から請求項11のいずれか1項記載の共振器の製造方法。
【請求項13】
エピタキシャル成長が有機金属気相成長法、パルスレーザデポジション法、分子線エピタキシー法、ハイドライド気相成長法のいずれか、あるいはこの組み合わせにより行われる請求項12記載の共振器の製造方法。
【請求項14】
圧電膜の形成時に成長条件を変更し、少なくとも2つ以上の異なる成長条件により形成する請求項13記載の共振器の製造方法。
【請求項15】
圧電膜の形成時に少なくとも2温度以上の温度条件で2層以上の層構造を形成する請求項14記載の共振器の製造方法。
【請求項16】
圧電膜の結晶性が前記犠牲層に接する部分で悪く、表面側で結晶性が良い、少なくとも2層以上の層構造により形成されている請求項13記載の共振器の製造方法。
【請求項17】
圧電膜がAlNにより構成されている請求項1から請求項16のいずれか1項記載の共振器の製造方法。
【請求項18】
犠牲層がZnOあるいはInGaNにより構成されている請求項1から請求項17のいずれか1項記載の共振器の製造方法。
【請求項19】
第1の基板がサファイア、InP、SiC、GaN、Si、GaAs、MgO、ZnO、LiGaO2、LiAlO2、LiGaO2、およびLiAlO2混晶のうちいずれかにより構成されている請求項1から請求項18のいずれか1項記載の共振器の製造方法。
【請求項20】
第2の基板がSi、GaAs、InP、SiCである請求項1から請求項19のいずれか1項記載の共振器の製造方法。
【請求項21】
貼り合わせ工程において第1の基板および第2の基板を加熱し、金属膜と第1の電極の一部を反応させると同時に加圧する請求項1から請求項20のいずれか1項記載の共振器の製造方法。
【請求項22】
第1の電極の一部または金属膜の一部にAuSnを含む請求項20記載の共振器の製造方法。
【請求項23】
犠牲層の除去をウェットエッチングにより行う請求項1から請求項22のいずれか1項記載の共振器の製造方法。
【請求項24】
犠牲層をウェットエッチングにより除去する工程において、前記ウェットエッチングに使用する溶液に光を照射する請求項23記載の共振器の製造方法。
【請求項25】
犠牲層がZnOにより構成されており、前記犠牲層をHCl水溶液あるいは王水により除去する請求項23または請求項24記載の共振器の製造方法。
【請求項26】
犠牲層を選択的に除去する工程において、第1の基板裏面より光を照射し、照射した光が前記第1の基板では吸収されず前記犠牲層にて吸収され、前記犠牲層の内部に前記犠牲層が分解してなる層を形成し前記第1の基板を分離する請求項1から請求項22のいずれか1項記載の共振器の製造方法。
【請求項27】
基板裏面より照射する光の光源が、パルス状に発振するレーザである請求項26記載の共振器の製造方法。
【請求項28】
基板裏面より照射する光の光源が、水銀灯の輝線である請求項26記載の共振器の製造方法。
【請求項29】
基板裏面より照射する光が面内をスキャンする形で照射される請求項26から請求項28のいずれか1項記載の共振器の製造方法。
【請求項30】
請求項1から請求項29のいずれか1項記載の共振器の製造方法により製造された共振器を組み合わせてフィルタ回路を形成することを特徴とするフィルタ回路の製造方法。

発明の詳細な説明
【技術分野】
【0001】
本発明は、例えば携帯電話等にて用いられる送受信切換器(デュプレクサ)あるいは段間フィルタ回路などに適用できる共振器およびこれを集積化したフィルタ回路の製造方法に関するものである。
【背景技術】
【0002】
携帯電話に代表される移動体通信機器においてはアンテナが送信回路と受信回路にて共用されており、送信周波数と受信周波数が異なる場合には送信回路出力端と受信回路入力端に結合する形で送信信号と受信信号を分離するバンドパスフィルタ回路が組み込まれており、送受信切換器(デュプレクサ)として機能している。このようなフィルタ回路として、これまでに一般に用いられてきたのがSAW(Surface Acoustic Wave:表面弾性波)フィルタであり、圧電性結晶あるいは圧電性薄膜上に櫛型上に微細電極パターンを形成し、表面弾性波の伝搬により周波数を選択している。このようなSAWフィルタは送受信回路部分の段間フィルタなどでも広く用いられている。このSAW フィルタでは表面弾性波を利用しているため損失が大きく、いわゆるQ値が小さいという課題がある。損失を低減できる共振器として圧電膜を上部電極および下部電極で挟み込み、上記電極および圧電膜の下方に空隙を形成し、電圧印加により振動させる薄膜バルク音響共振器 Film Bulk Acoustic Resonator :FBAR)が提案され、一部の移動体通信機器にて使用されている。このFBAR共振器は弾性エネルギーを共振器内に閉じ込めるために低損失化が可能であり、共振周波数が圧電膜および電極の膜厚で決定されるのでSAWフィルタにように微細化を行わずに共振周波数を高周波化することが可能である。従来のSAWフィルタではQ値が500程度であったものがFBAR共振器では900程度かそれ以上にまで改善されている。
【0003】
以下、これまでに報告のある、FBAR共振器の構造について説明する。
【0004】
図4は従来例におけるFBAR共振器の構造を示す断面図およびこの共振器を用いて構成されるフィルタ回路の一例を示す構成図である。同図において、401はSi基板、402は下部電極、403はAlN層、404は上部電極、405はパッシベーション膜、406は配線金属、407はFBAR共振器である。
【0005】
ここでは図4(a)に示す通り、Si基板401裏面より空隙408が形成されており、Si基板401上に下部電極402が形成されている。下部電極402は空隙を覆う形で形成されており、さらに空隙408および下部電極402上にAlN層403が形成されている。AlN層403上に上部電極404が、またSi基板401および上部電極404の表面の一部に接する形でパッシベーション膜405が形成されており、上部電極404および下部電極402に電圧を印加できるよう配線金属406が形成されている (例えば、特許文献1参照)。このような断面構造を有する共振器407を図4(b)のようにラダ−状に組み合わせることで特定の周波数を選択できるフィルタ回路が形成できる。
【0006】
図4(a)に示す断面構造を有するFBAR共振器407を作製するためには、Si基板401に下部電極402、AlN層403、上部電極404をこの順に形成し、これらの層をパターニングした後にSi基板401の裏面より溝を形成し、図示された空隙を形成することができる。
【特許文献1】特開2004-120494
【非特許文献1】R Ruby et al., Electronics Letters Vol 35 (1999) 13.
【発明の開示】
【発明が解決しようとする課題】
【0007】
しかしながら、FBAR共振器の製造方法においては、下部電極402は金属で一般に多結晶であるため、その上に例えば広くFBAR形成に用いられているスパッタリング法にて形成されたAlN層403では結晶性の向上に限界がある。具体的にはX線回折ロッキングカーブのAlN(0002)面ピークの半値幅は4°程度にとどまっており、FBAR共振器の損失を表す別の指標であり、AlN層403の結晶性に依存されることが報告されている電気機械結合係数KtとしてはKt2=5(%)程度にとどまっており、さらに低損失化することが望まれていた。
【0008】
ところが、現状の製造方法ではAlN層403の結晶性の改善に限界があり、さらに低損失のFBAR共振器407を作製することには限界があった。
【0009】
本発明は前述の技術的課題に鑑み、例えばAlN層に代表される圧電層を異種基板上にエピタキシャル成長し、これを空隙を形成した基板上に転写することで、結晶性に優れた圧電膜層を形成し、これにより低損失化を実現できる共振器およびこれを用いたフィルタ回路の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0010】
上記の課題を解決するために、本発明の共振器、共振器およびこれを組み合わせたフィルタ回路の製造方法は以下に述べる構成となっている。
【0011】
すなわち、第1の基板上に犠牲層 および圧電膜をエピタキシャル成長する形で形成し、これに電極を形成した後に柱状電極あるいは電極パターンで覆われた溝を有する第2の基板を貼り合わせる。続いて犠牲層を選択的に除去し第1の基板を分離する。ここで露出した圧電膜表面に電極を形成し共振器およびこれを組み合わせたフィルタ回路を形成する。犠牲層の除去はウェットエッチングあるいは高出力短波長パルスレーザを第1の基板裏面より照射し行っても良い。
【0012】
このような構成とすることにより、圧電膜は結晶性および平坦性に優れ、機械結合係数が大きく、より低損失でQ値の大きな共振器およびフィルタ回路を実現できる。
【0013】
具体的には、請求項1記載の共振器の製造方法では、第1の基板上に犠牲層および圧電層をこの順に形成し圧電層をエピタキシャル成長により形成する工程と、圧電層上に金属膜を形成する工程と、第2の基板上に第1の電極を形成する工程と、第2の電極の一部と金属膜を貼り合わせる貼り合わせ工程と、貼り合わせ工程に続いて犠牲層を選択的に除去する除去工程と、除去工程により露出した圧電層上に第2の電極を形成する工程と含みものであり、第1の電極および第2の電極に電圧を印加することで共振器を形成する構成となっている
このような構成とすることにより、第1の基板上にて犠牲層および圧電層をエピタキシャル成長させることで、圧電層の結晶性が向上し機械結合係数が増加するため共振器の損失を低減できQ値の大きな共振器を実現することが可能となる。
【0014】
請求項2記載の共振器の製造方法では、請求項1記載の製造方法において、第2の基板上に形成された第1の電極は柱状の電極構造を有しており、第1の電極と金属膜を貼り合わせる工程において、柱状の電極構造と金属膜が接着され、金属膜の下方に空隙が形成され、金属膜が第1の電極の一部として機能する構成となっている。
【0015】
このような構成とすることにより、柱状構造により、貼り合わせ工程後に圧電膜および金属膜下方に空隙が形成され、薄膜バルク共振器を形成することが可能となる。
【0016】
請求項3記載の共振器の製造方法では、請求項1、2記載の製造方法において、圧電層上に金属膜を形成する工程は、第1の基板上に形成された犠牲層および圧電層を選択的に除去した後に、圧電層上に選択的に金属膜を形成する工程を含む構成となっている。
【0017】
このような構成とすることにより、犠牲層の面積を限定し、犠牲層を選択的に除去する際に例えばウェットエッチングなどによる場合は液が浸透しやすくより短時間で犠牲層を除去することが可能となる。
【0018】
請求項4記載の共振器の製造方法では、請求項1記載の製造方法において、第2の基板に溝が形成されており、溝の周辺に第1の電極がパターニングされ形成されており、金属膜の下方に空隙が形成される構成となっている。
【0019】
このような構成とすることにより、溝により、貼り合わせ工程後に圧電膜および金属膜下方に空隙が形成され、薄膜バルク共振器を形成することが可能となる。
【0020】
請求項5記載の共振器の製造方法では、請求項4記載の製造方法において、溝が犠牲膜で埋められており、第1の電極と金属膜を貼り合わせる工程に続いて、溝に埋められた犠牲膜を選択的に除去する工程を含む構成となっている。
【0021】
このような構成とすることにより、貼り合わせ時には溝が犠牲膜で埋められているので貼り合わせ時の密着性および再現性を向上させることが可能となる。
【0022】
請求項6記載の共振器の製造方法では、請求項1から請求項5記載の製造方法において、圧電膜の主面方位におけるX線回折ロッキングカーブの半値幅が4°より小さい構成となっている。
【0023】
このような構成とすることにより、圧電膜の機械結合係数が増加し、より低損失の共振器およびフィルタ回路を実現することが可能となる。
【0024】
請求項7記載の共振器の製造方法では、請求項1から請求項6記載の製造方法において、圧電膜の電気機械結合係数の2乗が4%以上の値である構成となっている。
【0025】
このような構成とすることにより、より低損失の共振器およびフィルタ回路を実現することが可能となる。
【0026】
請求項8記載の共振器の製造方法では、請求項1から請求項7記載の製造方法において、圧電膜の主面方位が(0001)面あるいは(111)面である構成となっている。
【0027】
このような構成とすることにより、薄膜バルク共振器において圧電膜がAlNなどの場合に最も分極の大きな面上に電極を形成でき、より共振特性に優れた低損失の共振器およびフィルタ回路を実現することが可能となる。
【0028】
請求項9記載の共振器の製造方法では、請求項1から請求項7記載の製造方法において、第1の基板の主面方位が圧電膜の主面方位と一致する構成となっている。
【0029】
このような構成とすることにより、圧電膜は基板にエピタキシャル成長する形で形成されており、より結晶性に優れまた分極の大きな面上に形成することが可能となるので、より低損失の共振器およびフィルタ回路を実現することが可能となる。
【0030】
請求項10記載の共振器の製造方法では、請求項1から請求項9記載の製造方法において、第1の基板と第2の基板の主面方位が異なる構成となっている。
【0031】
このような構成とすることにより、第1の基板は圧電膜の結晶性および分極が最も良好にできる面方位とし、第2の基板は加工性や分割時の容易さにより面方位を選択できるので、低損失の共振器およびフィルタ回路を高歩留まりにて作製することが可能となる。
【0032】
請求項11記載の共振器の製造方法では、請求項10記載の製造方法において、第1の基板の主面方位が(0001)面あるいは(111)面であり、かつ第2の基板の主面方位が(100)面である構成となっている。
【0033】
このような構成とすることにより、例えばAlNを圧電膜とし第1および第2の基板としてSiを用いた場合にはAlNの分極および結晶性はSi(111)基板上でAlN(0001)にて最大となり、また第2の基板をSi(100)とすることでチップ分割のへき開性や溝形成時の加工性が最大となるため、より低損失の共振器およびフィルタ回路を高歩留まりにて作製することが可能となる。
【0034】
請求項12記載の共振器の製造方法では、請求項1から請求項11記載の製造方法において、圧電膜および犠牲膜が第1の基板に対しエピタキシャル成長する形で形成する構成となっている。
【0035】
このような構成とすることにより、圧電膜の結晶性が向上し機会結合係数が増加するため、より低損失の共振器およびフィルタ回路を実現することが可能となる。
【0036】
請求項13記載の共振器の製造方法では、請求項12記載の製造方法において、エピタキシャル成長が有機金属気相成長法、パルスレーザデポジション法、分子線エピタキシー法、ハイドライド気相成長法のいずれか、あるいはこの組み合わせにより行われる構成となっている。
【0037】
このような構成とすることにより、圧電膜は結晶性および面内均一性が優れた形で形成できるので、機械結合係数が大きく損失の少ない共振器およびフィルタ回路を実現することが可能となる。
【0038】
請求項14記載の共振器の製造方法では、請求項13記載の製造方法において、圧電膜の形成時に成長条件を変更し、少なくとも2つ以上の異なる成長条件により形成する構成となっている。
【0039】
このような構成とすることにより、圧電膜の成長条件を変え、第1の基板および犠牲層との格子不整合あるいは熱膨張係数差によるストレスが緩和でき、膜中にクラックを生じさせずに圧電膜をエピタキシャル成長させ、結果として損失の少ない共振器およびフィルタ回路を実現することが可能となる。
【0040】
請求項15記載の共振器の製造方法では、請求項14記載の製造方法において、圧電膜の形成時に少なくとも2温度以上の温度条件で2層以上の層構造を形成する構成となっている。
【0041】
このような構成とすることにより、請求項13の製造方法と同様に、例えば低温で結晶性の劣る圧電膜上に高温で結晶性に優れた圧電膜を形成することで、第1の基板および犠牲層との格子不整合あるいは熱膨張係数差によるストレスが緩和でき、膜中にクラックを生じさせずに圧電膜をエピタキシャル成長させ、結果として損失の少ない共振器およびフィルタ回路を実現することが可能となる。
【0042】
請求項16記載の共振器およびこれを用いたフィルタ回路の製造方法では、請求項13記載の製造方法において、圧電膜の結晶性が犠牲層に接する部分で悪く、表面側で結晶性が良い、少なくとも2層以上の層構造により形成される構成となっている。
【0043】
このような構成とすることにより、請求項13の製造方法と同様に、第1の基板および犠牲層との格子不整合あるいは熱膨張係数差によるストレスが緩和でき、膜中にクラックを生じさせずに圧電膜をエピタキシャル成長させ、結果として損失の少ない共振器およびフィルタ回路を実現することが可能となる。
【0044】
請求項17記載の共振器の製造方法では、請求項1から請求項16記載の製造方法において、圧電膜がAlNにより構成されている。
【0045】
このような構成とすることにより、AlNは圧電膜の中では機械結合係数が大きく、また熱的に安定であるため、貼り合わせ他の工程において劣化しないため、損失の少ない共振器およびフィルタ回路を再現性良く実現することが可能となる。
【0046】
請求項18記載の共振器の製造方法では、請求項1から請求項17記載の製造方法において、犠牲層がZnOあるいはInGaNにより構成されている。
【0047】
このような構成とすることにより、ZnOは王水などにより簡単にウェットエッチングでき、またInGaNは例えば第1の基板にサファイア基板を用いた場合には基板裏面より光を照射しウェットエッチングあるいは短波長高出力パルスレーザを照射することにより簡単に分解し選択的に除去することが可能であり、共振器およびフィルタ回路を再現性良く容易に実現することが可能となる。
【0048】
請求項19記載の共振器の製造方法では、請求項1から請求項18記載の製造方法において、第1の基板がサファイアあるいはInPあるいはSiCあるいはGaNあるいはSiあるいはGaAsあるいはMgOあるいはZnOあるいはLiGaO2あるいはLiAlO2あるいはLiGaO2とLiAlO2混晶のうちいずれかにより構成されている。
【0049】
このような構成とすることにより、基板上には結晶性に優れたZnOあるいはInGaN犠牲層およびAlN圧電膜エピタキシャル成長層を形成できるので、より損失が小さい共振器およびフィルタ回路を実現することが可能となる。
【0050】
請求項20記載の共振器の製造方法では、請求項1から請求項19記載の製造方法において、第2の基板がSiあるいはGaAsあるいはInPあるいはSiCである構成となっている。
【0051】
このような構成とすることにより、これらの基板は結晶性に優れた単結晶基板でありウエットエッチングで結晶面を露出させることができる、あるいは容易にへき開できるなど加工性に優れており、損失の少ない共振器およびフィルタ回路を再現性良く作製することが可能となる。
【0052】
請求項21記載の共振器の製造方法では、請求項1から請求項20記載の製造方法において、貼り合わせ工程において第1および第2の基板を加熱し、金属膜と第1の電極の一部を反応させると同時に加圧する構成となっている。
【0053】
このような構成とすることにより、貼り合わせ工程の再現性および均一性が向上し、損失の少ない共振器およびフィルタ回路を再現性良く作製することが可能となる。
【0054】
請求項22記載の共振器の製造方法では、請求項21記載の製造方法において、第1の電極の一部あるいは金属膜の一部にAuSnを含む構成となっている。
【0055】
このような構成とすることにより、例えば貼り合わせ工程をAuSnおよびAuにより行った場合にが300℃台かそれ以下の低温で実現でき、圧電膜の結晶性を劣化させずに、より損失の少ない共振器およびフィルタ回路を実現することが可能となる。
【0056】
請求項23記載の共振器の製造方法では、請求項1から請求項22記載の製造方法において、犠牲層の除去をウェットエッチングにより行う構成となっている。
【0057】
このような構成とすることにより、犠牲層の除去および第1の基板の分離を再現性良くまた圧電膜の平坦性を損なわずに行えるので、損失の少ない共振器およびフィルタ回路を再現性良く、かつ容易に実現することが可能となる。
【0058】
請求項24記載の共振器の製造方法では、請求項23記載の製造方法において、ウェットエッチングに使用する溶液に光を照射する構成となっている。
【0059】
このような構成とすることにより、犠牲層が例えばInGaNである場合に犠牲層の除去および第1の基板の分離を光を照射しない場合に比べ再現性良くまた高速で行えるので、損失の少ない共振器およびフィルタ回路を再現性良く、かつ低コストで実現することが可能となる。
【0060】
請求項25記載の共振器の製造方法では、請求項23および請求項24記載の製造方法において、犠牲層がZnOにより構成されており、犠牲層をHCl水溶液あるいは王水により除去する構成となっている。
【0061】
このような構成とすることにより、ZnO層の除去を再現性良く行えるので、損失の少ない共振器およびフィルタ回路を再現性良く、かつ容易に実現することが可能となる。
【0062】
請求項26記載の共振器の製造方法では、請求項1から請求項22記載の製造方法において、第1の基板裏面より光を照射し、照射した光が第1の基板では吸収されず犠牲層にて吸収され、犠牲層の内部に犠牲層が分解してなる層を形成し第1の基板を分離する構成となっている。
【0063】
このような構成とすることにより、第1基板上に形成された犠牲層の裏面より光を照射することにより犠牲層の一部を分解することで、第1の基板と圧電膜を大面積でかつ再現性良く分離することが可能となる。
【0064】
請求項27および請求項28記載の共振器の製造方法においては、請求項26記載の製造方法において、前述の第1の基板裏面より照射する光の光源が、パルス状に発振するレーザであるかあるいは水銀灯の輝線である構成となっている。
【0065】
このような構成とすることにより、照射する光の光源をパルス状に発振するレーザとした場合には、光の出力パワーを著しく増加させることができ圧電膜の分離が容易になる。光源を水銀灯の輝線とした場合には、光パワーではレーザに劣るものの、スポットサイズを大きくでき、前述の工程を短時間で行うことが可能となる。
【0066】
請求項29記載の共振器の製造方法においては、請求項26から請求項28記載の製造方法において、基板裏面より照射する光が面内をスキャンする形で照射される構成となっている。
【0067】
このような構成とすることにより、光源のビームサイズに影響されることなく、大面積で圧電膜を分離することが可能となる。
【0068】
請求項30記載のフィルタ回路の製造方法では、請求項1から請求項29記載の製造方法において、共振器を組み合わせてフィルタ回路を形成する構成となっている。
【0069】
このような構成とすることにより、の損失の少ない共振器を組み合わせ、より損失の少ないフィルタ回路を実現でき、共振器は薄膜バルク共振器となり共振器が小型化できるため、より小型のフィルタ回路を実現することも可能となる。
【発明の効果】
【0070】
以上説明したように、本発明の共振器およびこれを用いたフィルタ回路の製造方法によれば、圧電膜はエピタキシャル成長する形で形成されており結晶性および平坦性に優れ、機械結合係数が大きく、より低損失でQ値の大きな共振器およびフィルタ回路を実現できる。
【発明を実施するための最良の形態】
【0071】
以下、本発明の実施の形態について図面を参照しながら説明する。
【0072】
図1は、本発明の第1の実施の形態における共振器の製造方法を示す構成図である。同図において、101はサファイア基板、102はZnO犠牲層、103はAlN層、104はAu下部電極、105はSi基板、106はAu電極パターン、107はAuSn電極、108はAu上部電極、109はSiO2パッシベーション膜、110はAuメッキ配線である。
【0073】
まず、サファイア基板(0001)面上にパルスレーザデポジション(Pulsed Laser Deposition:PLD)により200nm のZnO犠牲層102を形成する。ここでは高周波スパッタ(RF Sputtering)法やMOD(Metal Organic Deposition いわゆる塗布膜)法により形成する形でもよい。ZnOの結晶性についてはRFスパッタ法やMOD法に比べPLD法で成膜したものの結晶性が優れている。さらにこのZnO犠牲層102上に有機金属気相成長法(Metal Organic Chemical Vapor Deposition: MOCVD)によりNH3とTMA(トリメチルアルミニウム:(CH3)3Al)を原材料に用い0.5μm のAlN層103を形成する。AlN層103の結晶性は成長温度を高温化することにより改善されるので、成長温度はより高いことが望ましい。ZnO犠牲層102の薄膜はMOCVD成長時に使用するNH3と反応しエッチングされるため、まず低温で例えば20nmのAlN膜を形成した後に昇温し、続いて例えば1100℃にてAlN薄膜を形成する。この結果、AlN薄膜の結晶性はZnO犠牲層102に接した部分よりも表面側で結晶性が良好になる。このようなAlN層103の結晶性は下地のZnO犠牲層102の膜質によって決まり、例えばPLD法で形成したZnO下地層の上ではAlNの結晶性は(0002)面のX線回折ロッキングカーブの半値幅で0.5°以下が得られる。一方でRFスパッタ法で形成したZnO薄膜上ではAlN薄膜のX線回折半値幅は4°程度にとどまっている。AlNとZnOは熱膨張係数がそれぞれ4.2x10-6/K、2.9x10-6/Kと差が大きいため、膜中のストレスが課題であり、MOCVD成長後にクラックが発生する場合がある。これを解決するため、前述の低温で形成するAlN薄膜の膜厚を20nmより厚く例えば100nm程度としても良い。AlN/ZnOエピタキシャル成長層を共振器領域を残し選択的にエッチングする(図1(b))。AlNのエッチングは例えばICP(Inductive Coupled Plasma)ドライエッチングで行い、ZnOのエッチングはICPエッチングあるいはHClや王水(HClとHNO3の混合酸)により行う。選択的に形成されたAlN層103上にAu下部電極104を例えば電子ビーム蒸着とリフトオフにより300nm形成する(これをウエハ1とする)。
【0074】
さらに、Si(100)基板105上に図1(c)に示す通りAu電極パターン106を形成し、その上にAuSn電極107を柱状に形成する。Au電極パターン106は電子ビーム蒸着で、AuSn電極107は抵抗加熱蒸着あるいは選択メッキにより形成する(これをウエハ2とする)。
【0075】
ウエハ1とウェハ2を例えば300℃に加熱しながら圧力を印加し貼り合わせる(図1(d))。続いてサファイア基板101とAlN層103の間に形成されたZnO犠牲層102を例えばHClや王水などにより除去し、ウエハ1とウエハ2が貼り合わされた構造よりサファイア基板101のみを分離する(図1(e))。サファイア基板101を分離することでAlN層103およびAu下部電極104とSi基板105の間に空隙111が形成される。さらに、Au上部電極108をAlN層103上に選択的に形成した後にSiOパッシベーション膜109およびAuメッキ配線110を形成する(図1(f)、(g))。
【0076】
このように形成された共振器構造はAlN層103がサファイア基板101と同様(0001)面にて構成され分極を膜厚方向に生じているため、上部電極108および下部電極104に電圧を印加することにより共振し共振器として動作させることが可能となる。
【0077】
また図2に示す通り、MOCVD成長AIN膜では半値幅を大幅に低減できるため、機械結合係数を大きくすることができる。すなわち結晶性が改善されており、電気機械結合係数の2乗が従来のスパッタ法で形成したAlNに比べ2倍以上となり、よりQ値の大きなフィルタ回路に適用できる。また本実施の形態ではZnO犠牲層102をウエットエッチングにより除去しているのでZnO除去後のAlN薄膜表面の平坦性に優れ、より共振特性が良好な即ち高Q値のフィルタ回路を実現することが可能となる。
【0078】
図3は、本発明の第2の実施の形態における共振器の製造方法を示す構成図である。同図において、301はサファイア基板、302はZnO犠牲層、303はAlN層、304はAu下部電極、305はSi基板、306はSiO2埋め込み犠牲膜、307はAu電極、308はAuSn電極、309はAu上部電極、310はSiO2パッシベーション膜、311はAuメッキ配線である。
【0079】
まず、第1の実施の形態と同様にサファイア基板301の(0001)面上にPLD法により200nm のZnO犠牲層302を形成する。さらにこのZnO犠牲層302上にMOCVD法により0.5μm のAlN層303を形成する。第1の実施の形態と同様に、まず低温で例えば20nmのAlN膜を形成した後に昇温し、続いて例えば1100℃にてAlN薄膜を形成する。AlNに発生するクラックを抑制するために低温形成するAlN層を100nm程度にまで厚くしても良い。ここで得られるAlN層303は (0002)面のX線回折ロッキングカーブの半値幅で0.5°以下と結晶性に優れている。このように成膜したAlN/ZnOエピタキシャル成長層を共振器領域を残し選択的にエッチングし、AlN層303上にAu下部電極304を300nm形成する(図3(b)、これをウエハ1とする)。さらに、Si(100)基板305上に図3(c)に示す通り溝312の領域を例えば反応性ドライエッチング(Reactive Ion Etching: RIE)やウェットエッチングにより形成し、溝312にSiO埋め込み犠牲膜306を形成する。埋め込み犠牲膜306は例えばSpin-On-Glass(SOG)などで形成し溝312以外のSi基板305の表面に形成された埋め込み犠牲膜306はドライエッチングなどにより除去し平坦化する。さらにSi基板305およびSiO2埋め込み犠牲膜306上にAu電極307のパターンとその上にAuSn電極308を形成する。Au電極307のパターンは溝312をまたぐ形で形成され、SiO2埋め込み犠牲膜306を表面側から例えばHF水溶液などによりウェットエッチングできるよう配置されている。Au電極307のパターンは電子ビーム蒸着で、AuSn電極308は抵抗加熱蒸着により形成する(これをウエハ2とする)。ウエハ1とウェハ2を例えば300℃に加熱しながら圧力を印加し貼り合わせる(図3(d))。続いて、サファイア基板301の裏面から、YAGレーザの第3次高調波(波長355nm)をウエハ面内をスキャンする形で照射する。照射されたレーザ光はサファイア基板301およびAlN層303では吸収されず、ZnO犠牲層302でのみ吸収されるので、局所的な発熱によりサファイア基板301との界面付近にてZnOの結合が分解する。これによりウエハ1とウエハ2が貼り合わされた構造よりサファイア基板301のみを分離する(図3(e))。使用する光源としてはKrFエキシマレーザ(波長248nm)、あるいは水銀灯輝線(波長365nm)を使用しても良い。ここでは光照射によるサファイア基板301の分離後にAlN層303の表面に残存する金属Znを含むZnO層をHClなどによりウェットエッチングする形でも良い。また光照射によりサファイア基板301を分離するのではなく、ZnO犠牲層302を例えばHClや王水などによりウェットエッチングにて除去し、サファイア基板301を分離する構成であっても良い。続いて、SiO2埋め込み犠牲膜306をHF水溶液により除去することで、AlN層303およびAu下部電極304の下方に空隙313が形成される。さらに、Au上部電極309をAlN層303上に選択的に形成した後にSiOパッシベーション膜310およびAuメッキ配線311を形成する(図3(g))。このように形成された共振器構造は、第1の実施の形態と同様に、上部電極309および下部電極304に電圧を印加することにより共振し共振器として動作させることが可能となり、AlN層303の結晶性がMOCVD成長によるため従来のスパッタ法などで形成したAlN薄膜よりも優れており、よりQ値の大きなフィルタ回路に適用できる。光照射によりZnO犠牲層302を分解しサファイア基板301を分離しているので、第1の実施の形態で示したウェットエッチングでZnO犠牲層302を除去する場合、水溶液の染み込みを考慮してZnOを厚くする必要があったが、これを薄くでき、結果としてAlN薄膜をMOCVD成長した場合の膜中ストレスが緩和でき、クラックが入りにくく、より結晶性の良好なAlN薄膜をMOCVD成長することが可能となる。
【0080】
上記の図1および図3に示す実施の形態で用いたサファイア基板101、301はいかなる面方位でも良く、また(0001)面等の代表面からオフアングルのついた面方位であっても良い。AlN層103、303の結晶成長方法はMOCVDでなく、例えば、MBE法あるいはHVPE法による層を含む形でも良い。AlN層103、303の主面の面方位は六方晶の(0001)面に限らず、例えば立方晶の(111)面であってもよい。ZnO犠牲層102、302は例えばInGaNとし光照射しながらウェットエッチングにより除去され、サファイア基板101、301が分離される形でも良い。第2の実施の形態で示したSi基板305に形成される溝312は貼り合わせ工程の後に裏面よりエッチングする形で形成されていても良い。Si基板305はGaAs基板やInP基板あるいはSiC基板などの単結晶半導体基板でも良く、AlN/ZnOエピタキシャル成長層を形成する基板はサファイア基板301に限らず、例えばSi基板あるいはGaAs、GaN、InP、SiC、MgO、ZnO、LiGaO2、LiAlO2あるいはLiGaO2とLiAlO2の混晶であっても良く、また、Si基板305の面方位は(100)面に限らず、他の面方位、例えば(111)面であってもよい。またAlN層303を単結晶ZnO基板上に形成し、ZnO基板を貼り合わせ工程後に例えばHClなどによりウェットエッチングで完全に除去する形でも良い。圧電効果を生じ共振器を構成する薄膜材料はAlNに限らず、例えばInGaAlNで標記されるいかなる組成の窒化物化合物半導体層であっても良い。
【0081】
また、上記共振器の製造方法により製造された共振器を組み合わせあるいは集積化してフィルタ回路を形成することができる。
【産業上の利用可能性】
【0082】
本発明にかかる共振器、共振器およびこれを用いたフィルタ回路の製造方法は、より一層の低損失化を実現できる等の効果があり、携帯電話のアンテナ共用器や各種フィルタとして使用でき、高Q値を有し低損失フィルタを構成する部品として有用である。
【図面の簡単な説明】
【0083】
【図1】本発明の第1の実施の形態における共振器の製造方法のプロセスフロー示す断面図である。
【図2】本発明の第1の実施の形態における共振器の機械結合係数およびAlN薄膜のX線回折パターンの半値幅の関係を示すグラフである。
【図3】本発明の第2の実施の形態における共振器の製造方法のプロセスフロー示す断面図である。
【図4】(a)は従来例における共振器の構造を示す断面図、(b)は共振器をラダー状に組み合わせて構成されるフィルタ回路の回路図である。
【符号の説明】
【0084】
101 サファイア基板
102 ZnO犠牲層
103 AlN層
104 Au下部電極
105 Si基板
106 Au電極パターン
107 AuSn電極
108 Au上部電極
109 SiO2パッシベーション膜
110 Auメッキ配線
301 サファイア基板
302 ZnO犠牲層
303 AlN層
304 Au下部電極
305 Si基板
306 SiO2埋め込み犠牲膜
307 Au電極
308 AuSn電極
309 Au上部電極
310 SiO2パッシベーション膜
311 Auメッキ配線
401 Si基板
402 下部電極
403 AlN層
404 上部電極
405 パッシベーション膜
406 配線金属
408 FBAR共振器
















 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013