米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 松下電器産業株式会社

発明の名称 半導体装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−5663(P2007−5663A)
公開日 平成19年1月11日(2007.1.11)
出願番号 特願2005−185828(P2005−185828)
出願日 平成17年6月27日(2005.6.27)
代理人 【識別番号】100113859
【弁理士】
【氏名又は名称】板垣 孝夫
発明者 廣瀬 裕
要約 課題
ワイドバンドギャップ半導体における、オーミックコンタクト抵抗を低減することを目的とする。

解決手段
p型オーミック電極にSe層を有することにより、SeのフェルミレベルEfとワイドバンドギャップp型半導体の価電子帯との障壁Φbが最も低い構成となり、ワイドバンドギャップのp型半導体に従来の高い仕事関数を有する金属層を設けたものよりもはるかに低い抵抗を有するオーミックコンタクトを実現することが可能となる。
特許請求の範囲
【請求項1】
基板上に形成されたn型半導体層と、
前記n型半導体層に前記n型半導体層の一部を露出させて積層されるバンドギャップ2eV以上のp型半導体層と、
前記n型半導体層の露出部分に形成されるn型オーミック電極と、
前記p型半導体層上にSe層を含んで形成されるp型オーミック電極と
を有することを特徴とする半導体装置。
【請求項2】
前記p型オーミック電極の前記p型半導体に接する最下層がSe層であることを特徴とする請求項1記載の半導体装置。
【請求項3】
前記Se層が20nm以下であることを特徴とする請求項2記載の半導体装置。
【請求項4】
前記Se層上に形成される前記p型オーミック電極の金属層が100nm以上の膜厚であることを特徴とする請求項1または請求項2または請求項3のいずれかに記載の半導体装置。
【請求項5】
前記n型オーミック電極および前記p型オーミック電極を露出させて外向噴出防止膜を形成することを特徴とする請求項1または請求項2または請求項3または請求項4のいずれかに記載の半導体装置。
【請求項6】
前記外向噴出防止膜がZnまたはCuを含むことを特徴とする請求項5記載の半導体装置。
【請求項7】
前記p型半導体層および前記n型半導体層がSiCまたは窒化物半導体であることを特徴とする請求項1または請求項2または請求項3または請求項4または請求項5または請求項6のいずれかに記載の半導体装置。
発明の詳細な説明
【技術分野】
【0001】
本発明は、ワイドバンドギャップ半導体を用いた半導体装置に関する。
【背景技術】
【0002】
近年、青色発光素子、高耐圧・高出力素子に対する需要が高まり、Si、GaAsなどの従来の半導体(以下通常半導体と称する)よりはバンドギャップの広いSiC、窒化物半導体など(以下バンドギャップが2eV以上である半導体をワイドバンドギャップ半導体と称する)を用いた発光素子、電子デバイスの研究開発が進んでいる。
【0003】
図4は従来のワイドバンドギャップ半導体装置を示す構成図であり、pn接合を利用する最も一般的な形態を示している。
図4において、基板11の上にn型半導体層12を形成し、さらにその上にp型半導体層13を形成されている。n型半導体層12、p型半導体層13におのおのn型オーミック電極14、p型オーミック電極16が形成されている(例えば、特許文献1参照)。このような、pn接合を有する半導体装置の一つの性能指標として、コンタクト抵抗があり、これができるだけ低いことが好ましい。なぜなら、コンタクト抵抗が低いほど該抵抗によるロスが小さく、効率の高い動作が可能であるからである。
【特許文献1】特表平11−505066号公報
【特許文献2】米国特許第6265731号明細書
【発明の開示】
【発明が解決しようとする課題】
【0004】
上記半導体装置で、n型半導体層12に対するn型オーミック電極14としてTi,Mo,Alなどを用いることで、10−6Ωcm程度の十分低いコンタクト抵抗が実現されている。しかし、p型半導体層13に対しては、オーミック電極にPdなどを用いてもコンタクト抵抗は10−4Ωcm程度と極めて高く、素子の効率を落とす主たる原因となっている。
【0005】
上記問題点を解決するために、本発明の半導体装置は、ワイドバンドギャップ半導体における、オーミックコンタクト抵抗を低減することを目的とする。
【課題を解決するための手段】
【0006】
本発明の請求項1記載の半導体装置は、基板上に形成されたn型半導体層と、前記n型半導体層に前記n型半導体層の一部を露出させて積層されるバンドギャップ2eV以上のp型半導体層と、前記n型半導体層の露出部分に形成されるn型オーミック電極と、前記p型半導体層上にSe層を含んで形成されるp型オーミック電極とを有することを特徴とする。
【0007】
請求項2記載の半導体装置は、請求項1記載の半導体装置において、前記p型オーミック電極の前記p型半導体に接する最下層がSe層であることを特徴とする。
請求項3記載の半導体装置は、請求項2記載の半導体装置において、前記Se層が20nm以下であることを特徴とする。
【0008】
請求項4記載の半導体装置は、請求項1または請求項2または請求項3のいずれかに記載の半導体装置において、前記Se層上に形成される前記p型オーミック電極の金属層が100nm以上の膜厚であることを特徴とする。
【0009】
請求項5記載の半導体装置は、請求項1または請求項2または請求項3または請求項4のいずれかに記載の半導体装置において、前記n型オーミック電極および前記p型オーミック電極を露出させて外向噴出防止膜を形成することを特徴とする。
【0010】
請求項6記載の半導体装置は、請求項5記載の半導体装置において、前記外向噴出防止膜がZnまたはCuを含むことを特徴とする。
請求項7記載の半導体装置は、請求項1または請求項2または請求項3または請求項4または請求項5または請求項6のいずれかに記載の半導体装置において、前記p型半導体層および前記n型半導体層がSiCまたは窒化物半導体であることを特徴とする。
【0011】
以上により、ワイドバンドギャップ半導体における、オーミックコンタクト抵抗を低減することができる。
【発明の効果】
【0012】
本発明の半導体装置によれば、p型オーミック電極にSe層を有することにより、Seのフェルミレベルとワイドバンドギャップp型半導体の価電子帯との障壁が最も低い構成となり、ワイドバンドギャップのp型半導体に従来の高い仕事関数を有する金属層を設けたものよりもはるかに低い抵抗を有するオーミックコンタクトを実現することが可能となる。
【発明を実施するための最良の形態】
【0013】
p型半導体層に対するオーミック電極のコンタクト抵抗が高い原因は、前記半導体装置のバンドギャップが広く、p型半導体層の価電子帯のエネルギーレベルが低く、仕事関数の高い金属を用いても価電子帯に正孔を注入するにはエネルギー障壁が生じることに起因する。従って、このようなワイドバンドギャップ半導体のp型半導体層にオーミックコンタクトを形成するには、オーミック電極として、より大きな仕事関数を有する導電層を用いることが好ましい。そのため、本発明は、バンドギャップ2eV以上のp型半導体層にオーミックコンタクト電極を有する半導体装置において、該オーミック電極にSeを含む構成とする。このような構成とすることによって、Seの仕事関数は6eVと最も高く、Seのフェルミレベルと該ワイドバンドギャップp型半導体の価電子帯との障壁が最も低い構成となり、最も低いオーミックコンタクトを形成することが可能となる。
【0014】
さらに、本発明の半導体装置は、バンドギャップ2eV以上のp型半導体層にオーミックコンタクト電極を有する半導体装置において、該オーミック電極の該p型半導体に接する最下層がSeとする構成とする。このような構成とすることによって、最も仕事関数の高い(6eV)Seのフェルミレベルと該ワイドバンドギャップp型半導体の価電子帯との障壁が最も低い構成となり最も低いオーミックコンタクトを形成することが可能となる。
【0015】
さらに、本発明の半導体装置は、バンドギャップ2eV以上のp型半導体層にオーミックコンタクト電極を有する半導体装置において、該オーミック電極の該p型半導体に接する最下層がSeであることを特徴とし、該Se層が20nm以下である構成とする。Se層を20nm以上とするとバルクの半金属性が顕著となり、導電性が下がる。従って、本発明のような構成とすることによって、該Se層の導電性を十分低く保つことが可能となる。
【0016】
さらに、本発明の半導体装置は、バンドギャップ2eV以上のp型半導体にオーミックコンタクト電極を有する半導体装置において、該オーミック電極の該p型半導体に接する最下層が膜厚20nm以下のSe層であり、該Se層上に100nm以上の膜厚の金属層を形成する構成とする。このような構成とすることにより、前記Se層に十分な電流の注入が可能となるとともに、Seの外向拡散を防止することが可能となる。
【0017】
以下、本発明に係る半導体装置の実施例について図1,図2,図3を参照しながら説明する。
図1は本発明の半導体装置を示す断面図、図2はp型半導体層に積層される金属による界面エネルギーの差異を示す図、図3はp型半導体層に積層される金属によるpn接合ダイオードの電流−電圧特性を示す図である。
【0018】
図1に示すように、サファイアからなる基板11の上に形成されたn型GaNよりなるn型半導体層12の上に、p型GaNよりなるp型半導体層13が積層されており、p型半導体層13の一部をエッチングにより除去してn型半導体層12を露出した後に、露出したn型半導体層12上にTiとAlを含む合金層であるn型オーミック電極14、p型半導体層13上には厚さ5nmのSe層15が形成され、さらにSe層15の上に厚さ200nmのPdによりなるp型オーミック電極層16が形成されている。このような構成とすることによって、Seの仕事関数は6eVと最も高く、Seのフェルミレベルと該p型GaNの価電子帯との障壁が最も低い構成となり、最も低いオーミックコンタクトを形成することが可能となる。ここで、オーミック電極以外の領域には、Seの外向噴出防止膜としてSiN膜17等が形成することもできる。さらに、該SiN膜17を微量のZnでドープしてもよい。このように、Zn等がドープされた外向噴出防止膜を構成することにより、Seが万が一電極部より外向拡散した場合でも、ZnがSeと反応し化学的に安定なZnSeを形成し、Seが単体で素子外部に噴出して、コンタクト抵抗が上昇することと、Seが有害物質として環境を汚染することを防止することが可能である。
【0019】
ここでは、Se層15をp型半導体層13上のp型オーミック電極層16における最下層に5nm形成する例を示したが、20nm以下であれば同様の効果を奏し、必ずしもp型オーミック電極層16における最下層に形成する必要はない。また、Se層15の上に形成される金属はPdにかぎらず、その厚さは100nm以上が望ましい。さらに、外向噴出防止膜にはCuをドープしても同様の効果がある。
【0020】
次に、図2を用いて従来技術に比較して界面エネルギーを説明する。
図2(a)に従来のp型窒化物半導体(GaN)とオーミック電極界面のエネルギー図を示す。従来は、p型GaN表面に高い仕事関数を有する金属を直接積層していたため、仕事関数の高い金属Ptを用いた場合でも、価電子帯とPtのフェルミレベルの間に1eV程度のエネルギー障壁φbが発生する。
【0021】
これに対し、本発明を用いたワイドバンドギャップp型半導体に対するオーミック電極では、p型GaN表面に積層する金属層に、より仕事関数の大きいSe層を加えることにより、該p型半導体と電極界面のエネルギー図は図2(b)に示したものとなる。このようにSe層を加えることによって、Seの仕事関数が6eVと最も仕事関数の高い金属Ptよりもさらに1eV程度高く、価電子帯とSe層のフェルミレベルの間に発生するエネルギー障壁φbを従来の場合に比べて0.7eV程度低減できる。従って、該p型半導体に対するオーミックコンタクト抵抗は飛躍的に低減される。
【0022】
図3にp型半導体層に対するオーミック電極として、本発明のSe層を有する電極を用いたpn接合ダイオードと従来のPd電極を用いたpn接合ダイオードの電流−電圧特性を示す。本図からわかるように本発明では、従来のものよりもpn接合がより低い電圧で導通し、かつ、高電圧印加時も直列抵抗が低いため、より高い電流を注入できることがわかる。
【0023】
上記説明では、ワイドバンドギャップ半導体として窒化物半導体の場合について説明したが、p型SiCを用いることも可能である。
【産業上の利用可能性】
【0024】
本発明の半導体装置は、ワイドバンドギャップ半導体における、オーミックコンタクト抵抗を低減することができ、ワイドバンドギャップ半導体を用いた半導体装置等に有用である

【図面の簡単な説明】
【0025】
【図1】本発明の半導体装置を示す断面図
【図2】p型半導体層に積層される金属による界面エネルギーの差異を示す図
【図3】p型半導体層に積層される金属によるpn接合ダイオードの電流−電圧特性を示す図
【図4】従来のワイドバンドギャップ半導体装置を示す構成図
【符号の説明】
【0026】
11 基板
12 n型半導体層
13 p型半導体層
14 n型オーミック電極
15 Se層
16 p型オーミック電極
17 SiN膜




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013