米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 松下電器産業株式会社

発明の名称 半導体装置に使用する回路基板及びその製造方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−5504(P2007−5504A)
公開日 平成19年1月11日(2007.1.11)
出願番号 特願2005−182729(P2005−182729)
出願日 平成17年6月23日(2005.6.23)
代理人 【識別番号】100113859
【弁理士】
【氏名又は名称】板垣 孝夫
発明者 今津 健一
要約 課題
電気検査の接触安定性を確保し、生産性や検査信頼性を向上することができる半導体装置に使用する回路基板及びその製造方法を提供する。

解決手段
一部の厚みを増大させた構造的凸部6pを有する絶縁層6gと、絶縁層6gの構造的凸部を含んだ領域上に配線層7gで形成した電極ランド4eと、電極ランド4eおよび電極ランド4eの周辺部分に接することなく、配線層7gおよび絶縁層6gを覆う様に形成した表面保護層10dと、絶縁層6gを挟んで形成されている配線層7gを電気的に接続するための貫通穴12および貫通穴12の側壁の導電層13と備えた回路基板2dの上に、種々の化学的、機械的な接続により半導体素子1を固定し、半導体素子1の電極パッド3と回路基板2dの一方の表面に形成した電極ランド4aを金属細線5により電気的に接続し、回路基板2d上の半導体素子1の外囲を樹脂8により封止した。
特許請求の範囲
【請求項1】
配線層と絶縁層と表面保護層を組合せ積層して形成する回路基板において、絶縁層の一部に絶縁層の厚みを増大させることで形成した構造的凸部と、前記絶縁層の構造的凸部を含んだ領域上に配線層により形成した電極ランドと、前記電極ランドの周辺部分を含む配線層および前記絶縁層を覆う様に形成した表面保護層と、前記絶縁層を挟んで両面に設けた前記配線層を電気的に接続させるべく形成した貫通穴および前記貫通穴側壁に形成した導電層を備えたことを特徴とする回路基板。
【請求項2】
配線層と絶縁層と表面保護層を組合せ積層して形成する回路基板において、絶縁層の一部に前記絶縁層の厚みを増大させることで形成した構造的凸部と、前記絶縁層の前記構造的凸部を含んだ領域上に配線層により形成した電極ランドと、前記配線層および前記絶縁層を覆う様に、かつ前記電極ランドに接しない様に形成した表面保護層と、前記絶縁層を挟んで両面に設けた前記配線層を電気的に接続させるべく形成した貫通穴および前記貫通穴側壁に形成した導電層を備えたことを特徴とする回路基板。
【請求項3】
配線層と絶縁層と表面保護層を組合せ積層して形成する回路基板において、絶縁層の一部に前記絶縁層の厚みを増大させることで形成した構造的凸部と、絶縁層の前記構造的凸部に形成した細かい凹凸と、前記絶縁層の前記構造的凸部を含んだ領域上に配線層により形成した電極ランドと、前記電極ランドの周辺部分を含む配線層および前記絶縁層を覆う様に形成した表面保護層と、前記絶縁層を挟んで両面に設けた前記配線層を電気的に接続させるべく形成した貫通穴および前記貫通穴側壁に形成した導電層を備えたことを特徴とする回路基板。
【請求項4】
配線層と絶縁層と表面保護層を組合せ積層して形成する回路基板において、絶縁層の一部に前記絶縁層の厚みを増大させることで形成した構造的凸部と、絶縁層の前記構造的凸部に形成した細かい凹凸と、前記絶縁層の前記構造的凸部を含んだ領域上に配線層により形成した電極ランドと、前記配線層および前記絶縁層を覆う様に、かつ前記電極ランドに接しない様に形成した表面保護層と、前記絶縁層を挟んで両面に設けた前記配線層を電気的に接続させるべく形成した貫通穴および前記貫通穴側壁に形成した導電層を備えたことを特徴とする回路基板。
【請求項5】
半導体パッケージとなった際に2次実装面の電極ランドが形成される部分に対応する箇所が凹型になっている金型を用いて、熱硬化性樹脂で出来ている絶縁層と、銅箔などで出来ている配線層を加圧及び加熱により積層することによって、前記絶縁層に凸部を形成するとともに、前記絶縁層の形状に沿って配線層を形成する工程と、前記配線層をパターンエッチングにより各層において必要な配線パターンに形成する工程と、前記配線パターンを含む領域に、前記絶縁層により絶縁された回路基板の表裏の前記配線層に至る貫通穴を形成し、前記貫通穴の側壁に導電層を形成して回路基板の表裏の前記配線層を接続する工程と、前記絶縁層および前記配線層を覆う様に表面保護層を形成する工程と、前記電極ランドの周辺部分と前記配線層および前記絶縁層を覆う様に表面保護層を残してパターンエッチングにより電極ランドを開口させて外部との電気的接続を可能にする工程からなることを特徴とする回路基板の製造方法。
【請求項6】
半導体パッケージとなった際に2次実装面の電極ランドが形成される部分に対応する箇所が凹型になっている金型を用いて、熱硬化性樹脂で出来ている絶縁層と、銅箔などで出来ている配線層を加圧及び加熱により積層することによって、前記絶縁層に凸部を形成するとともに、前記絶縁層の形状に沿って配線層を形成する工程と、前記配線層をパターンエッチングにより各層において必要な配線パターンに形成する工程と、前記配線パターンを含む領域に、前記絶縁層により絶縁された回路基板の表裏の前記配線層に至る貫通穴を形成し、前記貫通穴の側壁に導電層を形成して回路基板の表裏の前記配線層を接続する工程と、前記絶縁層および前記配線層を覆い、かつ前記電極ランドおよび電極ランドの周辺部分にかからない様に表面保護層を形成する工程とからなることを特徴とする回路基板の製造方法。
【請求項7】
請求項1〜4の何れか1項に記載の回路基板の上に化学的、機械的な接続により半導体素子を固定し、前記半導体素子の電極パッドと前記回路基板の電極ランドを金属細線により電気的に接続し、前記回路基板上の半導体素子の外囲を樹脂により封止したことを特徴とする半導体装置。
発明の詳細な説明
【技術分野】
【0001】
本発明は、半導体装置に使用する回路基板及びその製造方法に関し、配線層と絶縁層と表面保護層を組合せ、その積層により形成する回路基板において、絶縁層の一部に絶縁層の厚みを増大させることで構造的凸部を形成し、この絶縁層の構造的凸部を含む領域上に配線層で電極ランドを形成する技術に係り、この回路基板を用いることで半導体装置としての電極ランドの高さを変更することを可能となす、LGA(Land Grid Array)やBGA(Ball Grid Array)等の半導体装置に関するものである。
【背景技術】
【0002】
近年、電子機器の小型化、高性能化に伴って、半導体装置は小型、高精度化、高速化を要求されるようになり、半導体パッケージにおいてはCSP(Chip Size Package)といった半導体素子の大きさに限りなく近い小型の半導体装置が開発されている。
【0003】
こういった半導体装置には、例えば図9や図10に示すようなものがある。これは、シリコン基材などで形成された半導体素子1を、回路基板2aの上に種々の化学的、機械的な接続により固定し、半導体素子1の電極パッド3と回路基板2aの一方の表面に形成した電極ランド4aを金属細線5により電気的に接続し、絶縁層6aと配線層7aで積層された回路基板2aの内部で電極ランド4aと電気的に接続され回路基板2aの他方の表面に形成した電極ランド4bが構成されており、回路基板2a上の半導体素子1の外囲は樹脂8により封止されている。
【0004】
図10に示すように、半導体装置には電極ランド4bに導電性の突起端子9aを形成する場合があり、これにはSnを主材とした球状の端子を構成するものが多く、BGA(Ball Grid Array)と呼ばれる。
【0005】
また、図9に示すように、二次実装後の半導体装置の取付高さを抑制するために、電極ランド4bに上述した突起端子9aを形成しないものはLGA(Land Grid Array)と呼ばれる。
【0006】
次に、図9および図10に示した半導体装置に使用する回路基板2aの事例について図8を使用して以下に説明する。回路基板2aは絶縁層6aと配線層7aと表面保護層10aから構成されており、半導体装置として必要となる電気特性を得られ、かつ半導体素子に所望の電気信号や電源を供給できる回路を構成するために必要な層数と導電パターンを有している。
【0007】
ところで、回路基板2aの製造方法としては種々のものがあり、一般的に多く利用されているものとして圧着積層法がある。これは、図7に示すように、絶縁層6bと銅箔などで形成する配線層7bとを重ね合わせ、基板積層圧着金型11aにより加圧・加熱するものであり、配線層7bはフォトリソ法によるパターンエッチングによって各層において必要となる配線パターンに形成する。
【0008】
図8に示すように、上述したような製造方法で絶縁層6aと配線層7aを交互に積層した回路基板2aにおいて、絶縁層6aにより絶縁された配線パターンを含む領域に回路基板2aの表裏に至る貫通穴12を、例えば機械的なドリル加工により形成し、貫通穴12の側壁に導電層13を、例えばメッキ法などで形成することで、回路基板2aの一方の面と他方の面に形成された電極ランド4を接続し、半導体装置として電気的に必要となる回路を構成する。
【0009】
次に、半導体装置を二次実装した事例について図11を使用して以下に説明する。これは、図9もしくは図10に示した半導体装置を別の回路基板2bに二次実装するものである。この二次実装においては、回路基板2bの電極ランド4cの上にSnを主成分とするはんだペースト(図示せず)を搭載し、はんだペーストを搭載した電極ランド4cと図9に示した半導体装置の電極ランド4bとの間もしくは、はんだペーストを搭載した電極ランド4cと図10に示した半導体装置の突起端子9aとの間に形成された金属塊14aによって、半導体装置と回路基板2bの間に電気的に必要となる回路を構成している。
【0010】
次に、半導体装置の電気プローブ検査の事例について図12を使用して以下に説明する。これは、図9に示した半導体装置の電気プローブ検査を示すものであり、電気検査プローブ針15を回路基板2a表面にある電極ランド4bに接触させることによって行っている。
【0011】
しかし、図9に示した半導体装置のように、半導体装置の厚さを抑制する為に、二次実装側の電極ランド4bに突起端子9aを形成しない半導体装置の電気プローブ検査では、電気検査プローブ針15を回路基板2a表面にある電極ランド4bに接触させる際に、電気検査プローブ針15と回路基板2a表面にある電極ランド4bの相対的な位置がわずかにずれて、電極ランド4bの周辺にある表面保護層10aに電気検査プローブ針15が接触する場合がある。
【0012】
このような事は、電極ランド2aの配置ピッチが微細になるほど顕著となり、電気検査の接触安定性が著しく低下して、生産性や検査信頼性を損なうこととなる。
また、表面保護層10aに電気検査プローブ針15が接触することで、表面保護層10aに傷が発生し半導体装置の信頼性を低下することがある。また、表面保護層10aに電気検査プローブ針15が接触することで、電気検査プローブ針15の寿命が低下することも想定される。
【0013】
また、電極ランド4bの配置ピッチが微細になると半導体装置を回路基板に二次実装する際に、図11に示した半導体装置では、電極ランド4bと回路基板2bの電極ランド4cとの間に形成された金属塊14aと、半導体装置および回路基板2bとの間に生じる熱応力に起因した亀裂が発生し易くなり、二次実装信頼性の低下にもつながる。
【0014】
そこで、電極ランドの形状に着目し、電極ランドを表面保護層より突出させた基板が特許文献1において提案されている。これは図13に示すように、絶縁層6cに形成された配線7cと、絶縁層6cおよび配線7cを覆う表面保護層10bと、配線7cから連続し、且つ表面保護膜10bから突出した形成されるとともに、表面保護層10bにより側面が所定の高さにわたって隙間なく包囲された実装基板である。
【特許文献1】特開平11−126795号公報
【発明の開示】
【発明が解決しようとする課題】
【0015】
しかしながら、従来工法では電極ランドを突出させる為に複雑なプロセスが必要であり、回路基板作成上、リードタイムの増大、基板価格上昇につながることになる。
本発明は上記課題を解決するものであり、電極ランドを突出した状態に容易に形成することができ、電気プローブ検査において電気検査プローブ針と電極ランドの相対的な位置がわずかにずれても、電極ランドの周辺の表面保護層と電気検査プローブ針との接触を抑制でき、電気検査の接触安定性を確保し、生産性や検査信頼性を向上することができる半導体装置に使用する回路基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0016】
上記課題を解決するために、本発明の半導体装置に使用する回路基板は、配線層と絶縁層と表面保護層を組合せ積層して形成する回路基板において、絶縁層の一部に絶縁層の厚みを増大させることで形成した構造的凸部と、前記絶縁層の構造的凸部を含んだ領域上に配線層により形成した電極ランドと、前記電極ランドの周辺部分を含む配線層および前記絶縁層を覆う様に形成した表面保護層と、前記絶縁層を挟んで両面に設けた前記配線層を電気的に接続させるべく形成した貫通穴および前記貫通穴側壁に形成した導電層を備えたものである。
【0017】
本発明の半導体装置に使用する回路基板は、配線層と絶縁層と表面保護層を組合せ積層して形成する回路基板において、絶縁層の一部に前記絶縁層の厚みを増大させることで形成した構造的凸部と、前記絶縁層の前記構造的凸部を含んだ領域上に配線層により形成した電極ランドと、前記配線層および前記絶縁層を覆う様に、かつ前記電極ランドに接しない様に形成した表面保護層と、前記絶縁層を挟んで両面に設けた前記配線層を電気的に接続させるべく形成した貫通穴および前記貫通穴側壁に形成した導電層を備えたものである。
【0018】
このように、絶縁層の一部に絶縁層の厚みを増大させることで形成した構造的凸部と、絶縁層の構造的凸部領域を含んだ領域上に配線層により形成された電極ランドとにより、回路基板の二次実装側の電極ランドに突起端子を形成しない場合においても、回路基板の二次実装側の電極ランドが表面保護層の表面よりも突出した構造を具現でき、電極ランドを突出させることと同様の効果を発揮させることができる。
【0019】
本発明の回路基板の製造方法は、半導体パッケージとなった際に2次実装面の電極ランドが形成される部分に対応する箇所が凹型になっている金型を用いて、熱硬化性樹脂で出来ている絶縁層と、銅箔などで出来ている配線層を加圧及び加熱により積層することによって、前記絶縁層に凸部を形成するとともに、前記絶縁層の形状に沿って配線層を形成する工程と、前記配線層をパターンエッチングにより各層において必要な配線パターンに形成する工程と、前記配線パターンを含む領域に、前記絶縁層により絶縁された回路基板の表裏の前記配線層に至る貫通穴を形成し、前記貫通穴の側壁に導電層を形成して回路基板の表裏の前記配線層を接続する工程と、前記絶縁層および前記配線層を覆う様に表面保護層を形成する工程と、前記電極ランドの周辺部分と前記配線層および前記絶縁層を覆う様に表面保護層を残してパターンエッチングにより電極ランドを開口させて外部との電気的接続を可能にする工程からなるものである。
【0020】
本発明の回路基板の製造方法は、半導体パッケージとなった際に2次実装面の電極ランドが形成される部分に対応する箇所が凹型になっている金型を用いて、熱硬化性樹脂で出来ている絶縁層と、銅箔などで出来ている配線層を加圧及び加熱により積層することによって、前記絶縁層に凸部を形成するとともに、前記絶縁層の形状に沿って配線層を形成する工程と、前記配線層をパターンエッチングにより各層において必要な配線パターンに形成する工程と、前記配線パターンを含む領域に、前記絶縁層により絶縁された回路基板の表裏の前記配線層に至る貫通穴を形成し、前記貫通穴の側壁に導電層を形成して回路基板の表裏の前記配線層を接続する工程と、前記絶縁層および前記配線層を覆い、かつ前記電極ランドおよび電極ランドの周辺部分にかからない様に表面保護層を形成する工程とからなるものである。
【0021】
このように、回路基板の製造工程において絶縁層と配線層を積層圧着する際に使用する基板積層圧着金型に凹型を形成し、絶縁層に凸部を形成するとともに、絶縁層の形状に沿って配線層を形成することで、半導体装置として完成したのちにも二次実装側の電極ランドが表面保護層の表面よりも突出した構造を容易に形成することができる。
【発明の効果】
【0022】
本発明によれば、電気プローブ検査において、電気検査プローブ針を回路基板表面にある電極ランドに接触させる際に、電気検査プローブ針と回路基板表面にある電極ランドの相対的な位置がわずかにずれても、電極ランドの周辺にある表面保護層に電気検査プローブ針が接触することを抑制することができ、電気検査の接触安定性を確保し、生産性や検査信頼性を向上することができる。
【0023】
また、表面保護層に電気検査プローブ針が接触することを抑制して、表面保護層の傷発生や電気検査プローブ針の寿命の低下を抑制できる。これにより、当該半導体装置の生産性向上と品質、信頼性の向上とそれに伴うコスト低減効果が得られる。また、二次実装側の電極ランドが回路基板の二次実装側の表面保護層の表面よりも突出した構造をなすことにより、クラウンタイプの電気検査プローブ針の使用が可能となり、電気プローブ検査の際の電気検査プローブ針の位置ずれに対し、より容易に検査を実行できる。
【発明を実施するための最良の形態】
【0024】
以下に、本発明の回路基板およびその製造方法、ならびに本発明の回路基板を用いた半導体装置の一実施形態について、図面を参照しながら説明する。
まず、本発明の一実施形態である回路基板の構造について以下に説明する。図1は本発明の一実施形態における回路基板の断面図である。図1に示すように、回路基板は、基本的な構造において絶縁層6dと配線層7dと表面保護層10cを積層してなる。絶縁層6dは一部に構造的凸部6pを有しており、構造的凸部6pは絶縁層6dの厚みを増大させることで形成している。
【0025】
絶縁層6dの構造的凸部6pを含む領域上には、配線層7dによって電極ランド4dを形成しており、配線層7dはフォトリソ法によるパターンエッチングにより各層において必要となる形状の配線パターンに形成している。表面保護層10cは絶縁層6dを覆う様に形成している。
【0026】
絶縁層6dと配線層7dには、絶縁層6dを挟んで形成した基板表裏の配線層7dを電気的に接続させるべく貫通穴12を形成しており、貫通穴12の側壁には導電層13を形成している。
【0027】
次に、本発明の一実施形態である回路基板の製造方法について説明する。図2(a)〜(f)は一実施形態における回路基板の製造方法を示す断面図であり、以下に工程順に説明する。
【0028】
図2(a)に示すように、熱硬化性樹脂からなる絶縁層6eの両面に銅箔などからなる配線層7eを配置し、絶縁層6eおよび配線層7eを金型11bによって加圧および加熱して積層する。金型11bには、回路基板が半導体パッケージとなった際に外部電極ランドに対応する部分に凹型11cを形成している。
【0029】
図2(b)に示すように、金型11bを除去することによって、絶縁層6eに構造的凸部6pが形成され、同時に絶縁層6eの形状に沿って配線層7eが形成される。
図2(c)に示すように、配線層7eはフォトリソ法によるパターンエッチングにより各層において必要となる配線パターン16に形成する。
【0030】
図2(d)に示すように、配線パターン16を含む領域において、絶縁層6fの両面に配線層7fが存在する部位に、回路基板の表裏に至る貫通穴12を形成する。この貫通穴12は、例えば機械的なドリル加工により形成する。そして、貫通穴12の側壁に導電層13を例えばメッキ法などで形成し、絶縁層6fを挟んで一方の面と他方の面に形成された配線層7fを接続する。
【0031】
図2(e)に示すように、絶縁層6f、配線層7fを覆う様に、表面保護層10dを塗布し、硬化させる。
図2(f)に示すように、フォトリソ法によるパターンエッチングにより表面保護層10dに電極ランド4a及び電極ランド4dを開口して外部との電気的接続を可能にする。
【0032】
上述したものは、電極ランド4dの周辺部、配線層7d及び絶縁層6dを表面保護膜10dで覆う構成であるが、電極ランド4dにかからない様に表面保護膜10dを形成する構成も可能である。
【0033】
以下に本発明の回路基板の他の実施形態を説明する。図3(a)に示すように、回路基板の絶縁層6gは一部に厚みを増大させることで形成した構造的凸部6pを有し、絶縁層6gの構造的凸部6pを含んだ領域上に配線層7gにより電極ランド4eを形成し、フォトリソ法によるパターンエッチングにより、配線層7gによる配線パターンを各層において必要となる形状に形成している。
【0034】
そして、電極ランド4eおよび電極ランド4eの周辺部分に接することなく(電気的な接続の為の引き回しの配線は除く)、配線層7gおよび絶縁層6gを覆う様に表面保護層10dを形成しており、絶縁層6gを挟んで形成された両面の配線層7gを電気的に接続させるために、貫通穴12を形成し、貫通穴12の側壁に導電層13を形成している。
【0035】
以下に本発明の回路基板の他の実施形態を説明する。図3(b)に示すように、回路基板の絶縁層6hは一部に厚みを増大させることで形成した構造的凸部6pを有し、構造的凸部6pに更に細かい凹凸を形成している。絶縁層6hの構造的凸部6pを含んだ領域上に配線層7hにより電極ランド4fを形成しており、フォトリソ法によるパターンエッチングにより、電極ランド4fの周辺部分および配線層7hを各層において必要となる形状の配線パターンに形成している。
【0036】
そして、配線層7hおよび絶縁層6hを覆う様に表面保護層10cを形成しており、絶縁層6hを挟んで形成された両面の配線層7hを電気的に接続させるために、貫通穴12を形成し、貫通穴12の側壁に導電層13を形成している。この構成においては、電極ランド4fの周辺部を表面保護層10cで覆っているが、表面保護層10cは電極ランド4fの周辺部分に接しない様に形成しても良い。
【0037】
以下に本発明の半導体装置の実施形態を説明する。図4(a)は先に説明した図1の回路基板を用いた半導体装置の断面図である。
回路基板2cは、絶縁層6dの一部に構造的凸部6pを有しており、構造的凸部6pは絶縁層6dの厚みを増大させることで形成している。絶縁層6dの構造的凸部6pを含む領域上には、配線層7dによって電極ランド4dを形成しており、配線層7dは各層において必要となる形状の配線パターンに形成し、表面保護層10cは絶縁層6dを覆う様に形成している。絶縁層6dと配線層7dには、絶縁層6dを挟んで形成した基板表裏の配線層7dを電気的に接続させるべく貫通穴12を形成しており、貫通穴12の側壁には導電層13を形成している。
【0038】
この回路基板2cの上に、種々の化学的、機械的な接続により半導体素子1を固定し、半導体素子1の電極パッド3と回路基板2cの一方の表面に形成した電極ランド4aを金属細線5により電気的に接続しており、回路基板2c上の半導体素子1の外囲は樹脂8により封止している。
【0039】
以下に本発明の半導体装置の他の実施形態を説明する。図4(b)は先に説明した図3(a)の回路基板を用いた半導体装置の断面図である。
回路基板2dは絶縁層6gの一部に厚みを増大させることで形成した構造的凸部6pを有し、絶縁層6gの構造的凸部6pを含んだ領域上に配線層7gにより電極ランド4eを形成し、配線層7gによる配線パターンを各層において必要となる形状に形成している。そして、電極ランド4eおよび電極ランド4eの周辺部分に接することなく(電気的な接続の為の引き回しの配線は除く)、配線層7gおよび絶縁層6gを覆う様に表面保護層10dを形成しており、絶縁層6gを挟んで形成された両面の配線層7gを電気的に接続させるために、貫通穴12を形成し、貫通穴12の側壁に導電層13を形成している。
【0040】
この回路基板2dの上に、種々の化学的、機械的な接続により半導体素子1を固定し、半導体素子1の電極パッド3と回路基板2dの一方の表面に形成した電極ランド4aを金属細線5により電気的に接続しており、回路基板2d上の半導体素子1の外囲は樹脂8により封止している。
【0041】
以下に本発明の半導体装置の他の実施形態を説明する。図4(c)は先に説明した図3(b)の回路基板を用いた半導体装置の断面図である。
回路基板2eは、絶縁層6hの一部に厚みを増大させることで形成した構造的凸部6pを有し、構造的凸部6pに更に細かい凹凸を形成している。絶縁層6hの構造的凸部6pを含んだ領域上に配線層7hにより電極ランド4fを形成しており、電極ランド4fの周辺部分および配線層7hを各層において必要となる形状の配線パターンに形成している。
【0042】
そして、配線層7hおよび絶縁層6hを覆う様に表面保護層10cを形成しており、絶縁層6hを挟んで形成された両面の配線層7hを電気的に接続させるために、貫通穴12を形成し、貫通穴12の側壁に導電層13を形成している。
【0043】
この回路基板2eの上に、種々の化学的、機械的な接続により半導体素子1を固定し、半導体素子1の電極パッド3と回路基板2eの一方の表面に形成した電極ランド4aを金属細線5により電気的に接続しており、回路基板2e上の半導体素子1の外囲は樹脂8により封止している。
【0044】
この構成は、電極ランド4fの周辺部を表面保護層10cで覆う事例であるが、電極ランド4fに接しない様に(電気的な接続の為の引き回しの配線は除く)、表面保護層10cを形成した回路基板を使用してもよい。
【0045】
以下に本発明の半導体装置の他の実施形態を説明する。図4(d)は先に説明した図3(b)の回路基板を用いた半導体装置の断面図である。
回路基板2eは、絶縁層6hの一部に厚みを増大させることで形成した構造的凸部6pを有し、構造的凸部6pに更に細かい凹凸を形成している。絶縁層6hの構造的凸部6pを含んだ領域上に配線層7hにより電極ランド4fを形成しており、電極ランド4fの周辺部分および配線層7hを各層において必要となる形状の配線パターンに形成している。
【0046】
そして、配線層7hおよび絶縁層6hを覆う様に表面保護層10cを形成しており、絶縁層6hを挟んで形成された両面の配線層7hを電気的に接続させるために、貫通穴12を形成し、貫通穴12の側壁に導電層13を形成している。
【0047】
この回路基板2eの上に、種々の化学的、機械的な接続により半導体素子1を固定し、半導体素子1の電極パッド3と回路基板2eの一方の表面に形成した電極ランド4aを金属細線5により電気的に接続しており、回路基板2e上の半導体素子1の外囲は樹脂8により封止している。また、電極ランド4fにはSnを主材とした導電性の突起端子9bを形成している。
【0048】
この構成は、電極ランド4fの周辺部を表面保護層10cで覆う事例であるが、電極ランド4fに接しない様に(電気的な接続の為の引き回しの配線は除く)、表面保護層10cを形成した回路基板を使用してもよい。
【0049】
以下に本発明の半導体装置を二次実装する実施形態を説明する。図5は先に説明した図4(d)の半導体装置の二次実装後の断面図である。
ここで、回路基板2eは図4(d)に示したものと同様であり、各部材に同符号を付与してその説明を省略する。
【0050】
この回路基板2eに実装した半導体素子1の外囲は樹脂8により封止しており、はんだペースト(Snを主成分とする)を搭載した電極ランド4cと半導体装置の突起電極との間に形成された金属塊14bによって、半導体装置と回路基板2bの間に電気的に必要となる回路を構成している。
【0051】
また、図5に示す構成は、図4(d)の半導体装置を二次実装した事例であるが、図4(a)、(b)、(c)の何れの半導体装置を用いてもよい。
図6は本発明の回路基板を用いた半導体装置の電気プローブ検査を示す断面図である。
【0052】
ここで、回路基板2dは図4(b)に示したものと同様であり、各部材に同符号を付与してその説明を省略する。
回路基板2eに実装した半導体素子1の電気プローブ検査を行う場合には、電気検査プローブ針15を回路基板2a表面にある電極ランド4eに接触させることによって行う。
【0053】
この際に、回路基板2dは絶縁層6gの一部に厚みを増大させた構造的凸部6pに電極ランド4eを形成し、電極ランド4eおよび電極ランド4eの周辺部分に接することなく、配線層7gおよび絶縁層6gを覆う様に表面保護層10dを形成しているので、電気検査プローブ針15を電極ランド4eに接触させる際に、電気検査プローブ針15と電極ランド4eの相対的な位置がわずかにずれても、電極ランド4eの周辺にある表面保護層に10dに電気検査プローブ針15が接触することを抑制することができる。
【産業上の利用可能性】
【0054】
本発明の回路基板は二次実装側の電極ランドが表面保護層の表面よりも突出した構造を持つことで、電極ランドに突起端子を形成しない場合でも電気検査の効率、信頼性を確保できるため、半導体装置の薄型化が要求される種々のモバイル機器などの用途に適している。
【図面の簡単な説明】
【0055】
【図1】本発明の実施形態にかかる回路基板を示す断面図
【図2】(a)〜(f)は、本発明の実施形態にかかる回路基板の製造方法の各工程を示す断面図
【図3】(a)は本発明の他の実施形態にかかる回路基板を示す断面図、(b)はさらに他の実施形態にかかる回路基板を示す断面図
【図4】(a)は本発明の実施形態にかかる半導体装置を示す断面図、(b)は他の実施形態にかかる半導体装置を示す断面図、(c)はさらに他の実施形態にかかる半導体装置を示す断面図、(d)はさらに他の実施形態にかかる半導体装置を示す断面図
【図5】本発明の実施形態にかかる回路基板を使用した半導体装置を二次実装した構成を示す断面図
【図6】本発明の実施形態にかかる回路基板を使用した半導体装置の電気検査時のプローブ針と電極ランドの接触状態を示す断面図
【図7】従来の回路基板の製造方法の一工程を示す断面図
【図8】従来の回路基板を示す断面図
【図9】従来の回路基板を使用した半導体装置を示す断面図
【図10】従来の回路基板を使用した電極ランドに突起端子を伴う半導体装置を示す断面図
【図11】従来の回路基板を使用した半導体装置を二次実装した構成を示す断面図
【図12】従来の回路基板を使用した半導体装置の電気検査時のプローブ針と電極ランドの接触状態を示す断面図
【図13】従来の電極ランドが突出している回路基板の示す断面図
【符号の説明】
【0056】
1 半導体素子
2a 回路基板(従来)
2b 回路基板(実装回路基板)
2c 回路基板(電極ランド周辺部を覆う様に表面保護層が形成されているタイプ)
2d 回路基板(電極ランドに表面保護層が接していないタイプ)
2e 回路基板(電極ランド凸部に更に細かい凹凸を形成したタイプ)
3 電極パッド
4a 電極ランド(半導体素子搭載面)
4b 電極ランド(従来基板2次実装面)
4c 電極ランド(実装回路基板)
4d 電極ランド(電極ランド周辺部を覆う様に表面保護層が形成されているタイプ)
4e 電極ランド(電極ランドに表面保護層が接していないタイプ)
4f 電極ランド(電極ランド凸部に更に細かい凹凸を形成したタイプ)
5 金属細線
6a 絶縁層(従来基板)
6b 絶縁層(従来基板、基板積層圧着時)
6c 絶縁層(従来基板 電極ランドが表面保護層より突出させたタイプ)
6d 絶縁層(電極ランド周辺部を覆う様に表面保護層が形成されているタイプ)
6e 絶縁層(電極ランド凸型成型タイプ基板、基板積層圧着時)
6f 絶縁層(電極ランド凸型成型タイプ基板、基板作成時)
6g 絶縁層(電極ランドに表面保護層が接していないタイプ)
6h 絶縁層(電極ランド凸部に更に細かい凹凸を形成したタイプ)
6p 構造的凸部
7a 配線層(従来基板)
7b 配線層(従来基板、基板積層圧着時)
7c 配線層(従来基板 電極ランドが表面保護層より突出させたタイプ)
7d 配線層(電極ランド周辺部を覆う様に表面保護層が形成されているタイプ)
7e 配線層(電極ランド凸型成型タイプ基板、基板積層圧着時)
7f 配線層(電極ランド凸型成型タイプ基板、基板作成時)
7g 配線層(電極ランドに表面保護層が接していないタイプ)
7h 配線層(電極ランド凸部に更に細かい凹凸を形成したタイプ)
8 樹脂
9a 突起端子(従来基板)
9b 突起端子(電極ランド凸部に更に細かい凹凸を形成したタイプ)
10a 表面保護層(従来基板)
10b 表面保護層(従来基板 電極ランドが表面保護層より突出させたタイプ)
10c 表面保護層(電極ランド周辺部を覆う様に表面保護層が形成されているタイプ)
10d 表面保護層(電極ランドに表面保護層が接していないタイプ)
11a 基板積層圧着金型(従来)
11b 基板積層圧着金型(電極ランド部凸型成型タイプ)
11c 凹型
12 貫通穴
13 導電層
14a 金属塊(従来)
14b 金属塊(半導体装置の電極ランド凸部に更に細かい凹凸を形成したタイプ)
15 電気検査プローブ針
16 配線パターン




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013