Warning: copy(.htaccess): failed to open stream: Permission denied in /home/jp321/public_html/header.php on line 8
IO制御回路 - 松下電器産業株式会社
米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 松下電器産業株式会社

発明の名称 IO制御回路
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−5453(P2007−5453A)
公開日 平成19年1月11日(2007.1.11)
出願番号 特願2005−181916(P2005−181916)
出願日 平成17年6月22日(2005.6.22)
代理人 【識別番号】100077931
【弁理士】
【氏名又は名称】前田 弘
発明者 伊東 将徳 / 安江 健 / 村田 久治
要約 課題
低消費電力で動作可能で且つ回路面積の増加を最小限に抑えたIO制御回路を提供する。

解決手段
IO選択回路606において、第1〜第3コア600,601,602の出力信号S00,S01,S02のうち、モード制御回路607から出力されたモード信号に基づいて、ユーザーが選択した処理モードに対応する信号を選択して外部端子に出力する一方、ゲーティング回路625,626,627において、前記出力信号S00,S01,S02のうち、前記モード信号に基づいて、ユーザーが選択しなかった処理モードに対応する信号を遮断する。
特許請求の範囲
【請求項1】
LSIに搭載される、複数のコアからそれぞれ出力された信号を1つの外部端子から選択的に出力するIO制御回路であって、
前記各コアからそれぞれ出力される信号を通過又は遮断させる複数のゲーティング回路と、
前記各ゲーティング回路をそれぞれ通過した信号を入力とするIO選択回路と、
前記各ゲーティング回路及び前記IO選択回路に対して、ユーザーが選択した処理モードを示すモード信号を出力するモード制御回路とを備え、
前記IO選択回路は、前記モード信号に基づいて、前記複数のコアからそれぞれ出力された信号のうち前記ユーザーが選択した処理モードに対応する信号を選択して前記外部端子に出力するように構成され、
前記ゲーティング回路は、前記モード信号に基づいて、前記ユーザーが選択しなかった処理モードに対応する信号を遮断するように構成されていることを特徴とするIO制御回路。
【請求項2】
LSIに搭載される、複数のコアからそれぞれ出力された信号を1つの外部端子から選択的に出力するIO制御回路であって、
前記各コアからそれぞれ出力される信号を通過又は遮断させる複数のゲーティング回路と、
前記各ゲーティング回路をそれぞれ通過した信号を入力とするIO選択回路と、
前記各ゲーティング回路に対して、ユーザーが選択した処理モードを示すモード信号を出力するモード制御回路とを備え、
前記ゲーティング回路は、前記モード信号に基づいて、前記ユーザーが選択しなかった処理モードに対応する信号を遮断するように構成され、
前記IO選択回路は、前記ゲーティング回路を通過した信号を前記外部端子に対して出力するように構成されていることを特徴とするIO制御回路。
【請求項3】
請求項2に記載されたIO制御回路において、
前記IO選択回路は、OR回路で構成されていることを特徴とするIO制御回路。
発明の詳細な説明
【技術分野】
【0001】
本発明は、LSIに搭載されるIO制御回路であり、特に、モード信号に基づいて入出力すべき信号を選択するIO制御技術に関する。
【背景技術】
【0002】
近年、LSI(Large Scale Integration)の大規模化に伴って、LSI自体が非常に多機能化している。このため、LSIの機能に応じた多数の入力/出力端子を1つの外部端子に共有化して接続するようにし、各機能に応じて外部端子へ割り当てる入力/出力端子の切り替えを行うためのIO(Input Output)制御回路を設けるようにしている。
【0003】
また、LSIの大規模化によりIPの搭載が非常に多くなってきている。このため、搭載されるIPの機能確認をするためのアイソレーションテストを実施することが必要となる。同様にLSIの大規模化により、その他、種々のテスト手法が必要となってきている。
【0004】
また、このようなテストを行う際に、テスト入力/出力端子をLSIの外部端子へ共有化して接続するため、テスト時に搭載されるテスト入力/出力端子を切り替えるためのIO制御回路の挿入が必要である。
【0005】
図1は、従来のIO制御回路の構成を示すブロック図である。図1に示すように、第1コア600、第2コア601、第3コア602からそれぞれ出力された信号S00,S01,S02は、信号の波形の鈍りを抑えるためのバッファ603,604,605を介してそれぞれIO選択回路606に入力される。
【0006】
前記IO選択回路606では、入力された信号S00,S01,S02のうちから選択された信号が、出力信号S10として外部端子608に出力される。具体的には、IO選択回路606に接続されたモード制御回路607から出力されたモード信号S07,S08,S09に基づいて、ユーザーが選択したモードに応じた信号が選択されて外部端子608に出力されるようになっている。
【0007】
図2は、従来のIO制御回路の別の構成を示すブロック図である。図2に示すように、外部端子608から入力された入力信号S23は、IO選択回路606に入力される。
【0008】
前記IO選択回路606には、モード制御回路607が接続されており、このモード制御回路607から出力されたモード信号S07,S08,S09に基づいて、入力信号S23の出力先が選択されるようになっている。
【0009】
具体的には、第1コア600が信号の出力先として選択された場合、IO選択回路606から出力された信号S20は、信号の波形の鈍りを抑えるためのバッファ616を介して第1コア600に入力される。
【0010】
また、第2コア601が信号の出力先として選択された場合、IO選択回路606から出力された信号S21は、信号の波形の鈍りを抑えるためのバッファ617を介して第2コア601に入力される。
【0011】
そして、第3コア602が信号の出力先として選択された場合、IO選択回路606から出力された信号S22は、信号の波形の鈍りを抑えるためのバッファ618を介して第3コア602に入力される。
【特許文献1】特開平9−6750号公報
【発明の開示】
【発明が解決しようとする課題】
【0012】
ここで、LSIの大規模化に伴って、コアから外部端子までを接続する配線長が長くなることがある。すなわち、LSIの多機能化による外部端子の共有化、及び多くのIPの搭載によるIPアイソレーションテスト時における多数の端子の外部端子への共有化が必要となるが、必要となる端子数が多く、コア近傍にある外部端子の端子数だけでは共有化できず、さらに各コアから外部端子までの距離が遠い外部端子と共有しなければならず、その結果、配線長が非常に長くなってしまう。
【0013】
また、IO選択回路において、モード制御回路から出力されるモード信号に基づいて、信号を選択的に出力するが、このときに選択されなかった信号が変化した場合、バッファ等の論理回路や配線途中で無駄な電力が消費されてしまうという問題があった。
【0014】
また、モードにより1つの外部端子が共有化されているため、IO制御回路に対して多くのセレクタ等の回路が挿入されることとなり、その結果、回路面積が大きくなってしまうという問題があった。
【0015】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、低消費電力で動作可能で且つ回路面積の増加を最小限に抑えたIO制御回路を提供することにある。
【課題を解決するための手段】
【0016】
すなわち、本発明は、LSIに搭載される、複数のコアからそれぞれ出力された信号を1つの外部端子から選択的に出力するIO制御回路であって、
前記各コアからそれぞれ出力される信号を通過又は遮断させる複数のゲーティング回路と、
前記各ゲーティング回路をそれぞれ通過した信号を入力とするIO選択回路と、
前記各ゲーティング回路及び前記IO選択回路に対して、ユーザーが選択した処理モードを示すモード信号を出力するモード制御回路とを備え、
前記IO選択回路は、前記モード信号に基づいて、前記複数のコアからそれぞれ出力された信号のうち前記ユーザーが選択した処理モードに対応する信号を選択して前記外部端子に出力するように構成され、
前記ゲーティング回路は、前記モード信号に基づいて、前記ユーザーが選択しなかった処理モードに対応する信号を遮断するように構成されていることを特徴とするものである。
【発明の効果】
【0017】
以上のように、本発明によれば、ユーザーが選択しなかった処理モードに対応する信号をゲーティング回路でコアの根元から遮断することにより、コアと外部端子との間に挿入されているバッファ等の動作を止めることができ、無駄な電力の消費を抑える上で有利な効果が得られる。
【0018】
また、ゲーティング回路で非選択回路の信号を止める構成にしたから、通常、セレクタ等の論理回路で構成していたIO選択回路をOR回路のみで構成することができ、IO選択回路の回路面積を低減する上で有利な効果が得られる。
【発明を実施するための最良の形態】
【0019】
以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の好ましい実施形態の説明は、本質的に例示に過ぎず、本発明、その適用物或いはその用途を制限することを意図するものでは全くない。
【0020】
<実施形態1>
図3は、本発明の実施形態1に係るIO制御回路の構成を示すブロック図である。図3に示すように、第1コア600から出力された信号S00は、ゲーティング回路609及びバッファ603を介してIO選択回路606に入力される。また、第2コア601から出力された信号S01は、ゲーティング回路610及びバッファ604を介してIO選択回路606に入力される。さらに、第3コア602から出力された信号S02は、ゲーティング回路611及びバッファ605を介してIO選択回路606に入力される。
【0021】
前記ゲーティング回路609,610,611は、後述するモード制御回路607から出力されるモード信号S11,S12,S13に基づいて、信号S00,S01,S02を出力するか又は遮断するかを切り替えるものである。
【0022】
前記バッファ603,604,605は、入力された信号の波形の鈍りを抑えるように動作するものである。
【0023】
前記モード制御回路607は、前記IO選択回路606に対してモード信号S07,S08,S09を出力する一方、前記ゲーティング回路609,610,611に対してモード信号S11,S12,S13を出力するものである。
【0024】
前記IO選択回路606では、前記モード制御回路607から出力されたモード信号S07,S08,S09に基づいて、テストモードやノーマルモード等、ユーザーが選択したモードに応じたコアからの信号が選択され、出力信号S10として外部端子608に出力される。
【0025】
また、前記ゲーティング回路609,610,611では、モード信号S11,S12,S13に基づいて、前記IO選択回路606で選択されなかったモードに対応するコアからの信号が遮断される。
【0026】
このような構成によれば、選択されなかったモードに対応するバッファ603,604,605の信号動作をゲーティング回路609,610,611側で止めることができ、コアと外部端子との間に挿入されたバッファ603,604,605におけるダイナミックパワーが軽減され、消費電力を低減する上で有利な効果が得られる。
【0027】
なお、本実施形態1に係るIO制御回路では、コアの数を3つとしているが、この形態に限定するものではない。さらに、出力される信号数も特に限定するものではない。また、コアと外部端子と間に挿入し、信号の波形の鈍りを抑えるための回路としてバッファを用いているが、この形態に限定するものではない。この点は、以下の実施形態2〜4についても同様である。
【0028】
<実施形態2>
図4は、本発明の実施形態2に係るIO制御回路の構成を示すブロック図である。図4に示すように、外部端子608から入力された入力信号S23は、それぞれゲーティング回路619,620,621に入力され、その後、IO選択回路606に入力される。
【0029】
前記IO選択回路606では、モード制御回路607から出力されたモード信号S07,S08,S09に基づいて、テストモードやノーマルモード等、ユーザーが選択したモードに応じて信号の出力先が選択される。
【0030】
具体的には、信号S20はバッファ616を介して第1コア600に入力され、信号S21はバッファ617を介して第2コア601に入力され、信号S22はバッファ618を介して第3コア602に入力される。
【0031】
このとき、前記ゲーティング回路619,620,621では、前記モード制御回路607から出力されたモード信号S11,S12,S13に基づいて、前記IO選択回路606で選択されなかった信号の出力が遮断されるようになっている。
【0032】
<実施形態3>
図5は、本発明の実施形態3に係るIO制御回路の構成を示すブロック図である。図5に示すように、第1コア600、第2コア601、第3コア602からそれぞれ出力された信号S00,S01,S02は、ゲーティング回路625,626,627にそれぞれ入力される。
【0033】
前記ゲーティング回路625,626,627は、AND回路で構成されており、入力された信号S00,S01,S02をバッファ603,604,605に対して出力するか否かを選択的に切り替えるものであり、後述するモード制御回路607から出力されるモード信号に基づいて、その切り替えが行われるようになっている。
【0034】
前記ゲーティング回路625,626,627から出力された信号はそれぞれバッファ603,604,605に入力され、このバッファ603,604,605において信号の波形の鈍りが抑えられた後、IO選択回路606に出力される。
【0035】
前記IO選択回路606は、セレクタ613,614,615で構成されており、セレクタ613には第3コア602の出力信号S02が、セレクタ614には第2コア601の出力信号S01とセレクタ613で選択された出力信号S02が、セレクタ615には第1コア600の出力信号S00とセレクタ614で選択された出力信号(信号S01又は信号S02)が入力されるようになっている。
【0036】
前記セレクタ613,614,615には、モード制御回路607から出力されたモード信号S07,S08,S09がそれぞれ入力されており、このモード信号S07,S08,S09に基づいて、各セレクタ613,614,615における出力信号が決定される。
【0037】
前記モード制御回路607からは、さらに前記ゲーティング回路625,626,627に対してモード信号S11,S12,S13が出力されるようになっている。
【0038】
そして、前記モード信号S07,S08,S09に基づいて前記セレクタ615で選択された信号は、出力信号S10として外部端子608に出力される。
【0039】
以下、本実施形態3に係るIO制御回路における信号の選択手順について説明する。例えば、モード制御回路607から出力されるモード信号S09が“1”、モード信号S07,S08が“0”に設定されているとすると、第1コア600の出力信号S00がIO選択回路606内のセレクタ615で選択されて外部端子608から出力され、第2コア601の出力信号S01及び第3コア602の出力信号S02は選択されず、外部端子608から出力されないように制御される。
【0040】
このとき、前記IO選択回路606で選択されなかった信号S01,S02の出力を前記ゲーティング回路626,627側で遮断すべく、モード制御回路607から出力されるモード信号S11が“0”、モード信号S12,S13が“1”に設定され、モード信号S11,S12,S13を受け取ったゲーティング回路625,626,627のうち、モード信号S11を受信するゲーティング回路625のみが信号を伝播するように設定され、ゲーティング回路626,627は信号を遮断するように“0”に固定される。
【0041】
このように制御されることで、第2コア601と外部端子608との間、及び第3コア602と外部端子608と間に挿入されたバッファ604,605とセレクタ613,614へ入力される信号が固定されることから、バッファ604,605、及びセレクタ613,614で消費される電力を抑えることができる。
【0042】
なお、本実施形態3に係るIO制御回路では、ゲーティング回路としてAND回路を用いて構成するようにしたが、この形態に限定するものではなく、その他の論理回路で構成するようにしてもよい。さらに、IO選択回路606をセレクタ613,614,615で構成するようにしたが、この形態に限定するものではない。
【0043】
<実施形態4>
図6は、本発明の実施形態4に係るIO制御回路の構成を示すブロック図である。図6に示すように、第1コア600、第2コア601、第3コア602からそれぞれ出力された信号S00,S01,S02は、ゲーティング回路625,626,627にそれぞれ入力される。
【0044】
前記ゲーティング回路625,626,627は、AND回路で構成されており、入力された信号S00,S01,S02をバッファ603,604,605に対して出力するか否かを選択的に切り替えるものであり、後述するモード制御回路607から出力されるモード信号に基づいて、その切り替えが行われるようになっている。
【0045】
前記ゲーティング回路625,626,627から出力された信号はそれぞれバッファ603,604,605に入力され、このバッファ603,604,605において信号の波形の鈍りが抑えられた後、IO選択回路606に出力される。
【0046】
前記IO選択回路606は、OR回路631で構成されており、コアからの信号S00,S01,S02がそれぞれ入力される。
【0047】
前記モード制御回路607からは、前記ゲーティング回路625,626,627に対してモード信号S11,S12,S13が出力されるようになっており、このモード信号に基づいて、ゲーティング回路625,626,627のON/OFF状態が切り替わるようになっている。
【0048】
以下、本実施形態4に係るIO制御回路における信号の選択手順について説明する。例えば、モード制御回路607から出力されるモード信号S11が“0”、モード信号S12,S13が“1”に設定されているとすると、第2コア601から出力される信号S01はゲーティング回路626でL固定されて外部端子608へ伝播せず、同様に第3コア602から出力される信号S02はゲーティング回路627でL固定されて外部端子608へ伝播せず、第1コア600から出力される信号S00のみが外部端子608へ伝播するように制御される。
【0049】
このように制御されることで、OR回路631のみで構成した低面積のIO選択回路606において、第2コア601と外部端子608との間、及び第3コア602と外部端子608との間に挿入されたバッファ604,605とセレクタ613,614へ入力される信号が固定されることから、バッファ604,605で消費される電力を抑えることができる。
【産業上の利用可能性】
【0050】
以上説明したように、本発明は、ユーザーが選択しなかったモードに対応する回路の動作を止めることで消費電力を低く抑えることができるという実用性の高い効果が得られることから、きわめて有用で産業上の利用可能性は高い。
【図面の簡単な説明】
【0051】
【図1】従来のIO選択回路の構成を示すブロック図である。
【図2】従来のIO選択回路の別の構成を示すブロック図である。
【図3】本発明の実施形態1に係るIO選択回路の構成を示すブロック図である。
【図4】本実施形態2に係るIO選択回路の構成を示すブロック図である。
【図5】本実施形態3に係るIO選択回路の構成を示すブロック図である。
【図6】本実施形態4に係るIO選択回路の構成を示すブロック図である。
【符号の説明】
【0052】
600 第1コア
601 第2コア
602 第3コア
603 バッファ
604 バッファ
605 バッファ
606 IO選択回路
607 モード制御回路
608 外部端子
625 ゲーティング回路
626 ゲーティング回路
627 ゲーティング回路





 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013