米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 松下電器産業株式会社

発明の名称 多層配線基板および半導体装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−5415(P2007−5415A)
公開日 平成19年1月11日(2007.1.11)
出願番号 特願2005−181337(P2005−181337)
出願日 平成17年6月22日(2005.6.22)
代理人 【識別番号】100113859
【弁理士】
【氏名又は名称】板垣 孝夫
発明者 竹岡 嘉昭
要約 課題
フリップチップ実装において、多層配線基板の電極端子の変形を生じさせずに接続することが可能となり、さらに接続部の信頼性向上を図れる半導体素子搭載用の配線基板およびこれを用いた半導体装置を提供する。

解決手段
格子状に電極端子2が配置された半導体素子1をフリップチップ実装する多層配線基板15であって、前記半導体素子1の前記電極端子2と金ボールバンプ4によって圧接接合される接続端子5が前記半導体素子1の前記電極端子2と相対する位置に設けられ、第1層の絶縁層の前記接続端子5の直下に、前記金ボールバンプ4より大きい径の円柱形状の穴に金属粒子を埋め込んでなる導体埋め込みビアホール7を備えたことにより、基板変形の抑制を行って基板へのダメージ低減と、半導体素子1と配線基板15とのギャップ確保が可能となり半導体装置の接続信頼性向上が可能となる。
特許請求の範囲
【請求項1】
格子状に電極端子が配置された半導体素子をフリップチップ実装する多層配線基板であって、前記半導体素子の前記電極端子と金ボールバンプによって圧接接合される接続端子が前記半導体素子の前記電極端子と相対する位置に設けられ、第1層の絶縁層の前記接続端子の直下に、前記金ボールバンプより大きい径の円柱形状の穴に金属粒子を埋め込んでなる導体埋め込みビアホールを備え、第1層以外の下層の絶縁層に第1層のビアホールより微小な径の円柱形状の穴に金属粒子を埋め込んだビアホールと内層配線を備えたことを特徴とする多層配線基板。
【請求項2】
前記導体埋め込みビアホールが、レーザー加工により開けられた円柱形状の穴に金属粒子を埋め込み、前記多層配線基板の第1層の前記接続端子と前記第2層の内層配線とを接続することを特徴とする請求項1に記載の多層配線基板。
【請求項3】
格子状に電極端子が配置された半導体素子と、前記半導体素子の前記電極端子と相対する位置にフリップチップ実装用の接続端子を有する半導体素子搭載用の有機多層配線基板を備え、前記半導体素子の前記電極端子と前記有機多層配線基板の前記接続端子とは金ボールバンプによって圧接接合され、前記有機多層配線基板の第1層の絶縁層の前記接続端子の直下に、バンプ接続部より大きい径の円柱形状の穴に金属粒子を埋め込んだ導体埋め込みビアホールを備え、第1層以外の下層の絶縁層には第1層のビアホールより微小な径の円柱形状の穴に金属粒子を埋め込んだビアホールと内層配線を有し、前記導体埋め込みビアホール上で金ボールバンプにより前記半導体素子をフリップチップ接続したことを特徴とする半導体装置。
【請求項4】
半導体素子搭載領域に熱硬化性封止樹脂を備えた前記有機多層配線基板上に、前記半導体素子上の前記電極端子に前記金ボールバンプが形成された半導体素子をフリップチップで搭載する半導体装置であって、フリップチップ接続時に熱と荷重により、有機多層配線基板のビアホールが直下に存在する接続端子上で金ボールバンプを変形させ、熱硬化性樹脂を硬化させて接続したことを特徴とする請求項3に記載の半導体装置。
発明の詳細な説明
【技術分野】
【0001】
本発明は、フリップチップ方式で接合させる半導体素子搭載用の多層配線基板、およびこれを用いた半導体装置に関し、半導体素子のフリップチップ実装に適用して有効な技術に係るものである。
【背景技術】
【0002】
近年、携帯情報機器等の小型、軽量化に伴い、半導体装置パッケージの高密度化、小型化、薄型化が要求されている。これらの要望に答えるために、半導体素子をフリップチップ方式で搭載した半導体装置が開発されているが、半導体素子の微細化に伴ってフリップチップ接合の接合ピッチが狭ピッチになってきており、パッドピッチの狭小化を回避できる方法として、半導体素子の周辺部に配置した電極端子を半導体素子表面に格子状に配置してフリップチップ実装する構造が提案されている。
【0003】
以下、従来の半導体素子搭載用の配線基板と接続構造について図面を参照しながら説明する。図4(a)は周辺部に電極パッドを配置した半導体素子の平面図、図4(b)は表面に格子状に電極端子を配置した半導体素子の平面図である。
【0004】
図4(a)に図示するように、半導体素子1の周辺に配置された電極端子2は半導体素子の微細化に伴なって大きさが小さくなるが、必要なピン数に変化がないため接続ピッチ3が狭小化される。この接続ピッチの狭小化に伴って接続部の品質が不安定になることが懸念されるが、図4(b)に図示するように、半導体素子1の表面に格子状に電極端子2を配置することによって接続ピッチ3の狭小化を回避することが出来る。
【0005】
図5は半導体素子の表面に格子状に電極端子を配置した半導体素子を多層配線基板にフリップチップ実装した半導体装置の断面図である。
図5に示するように、絶縁層9、10、11、12を多層に積層し、各絶縁層9、10、11、12のそれぞれの面に、内層配線8によって回路を形成した多層配線基板15が知られている。
【0006】
この様な多層配線基板15は、各絶縁層9、10、11、12の間を金属粒子を埋め込んだビアホール7で接続している。第1絶縁層9には半導体素子1をフリップチップ接続で接続するための接続端子5が表面に配置されており、各接続端子5は半導体素子1の電極端子2と相対する位置にあり、半導体素子1の電極端子2に形成した金ボールバンプ4を接続する。
【0007】
また、接続端子5の接続には、配線密度の高密度化のために第1絶縁層9の表面を表層配線6で配線した後、導体埋め込みビアホール7を通して第2絶縁層10の内層配線8に接続する場合と、第1絶縁層9の接続端子5の直下に配置した導体埋め込みビアホール7を通して第2絶縁層10の内層配線8に接続する場合とがある。また、配線基板15の底面には外部電極13が形成されている。
【0008】
フリップチップ実装には、半導体素子の電極端子にワイヤボンディング技術を利用して金ボールバンプ(スタッドバンプともいう)を形成し、半導体素子の電極端子に対応させた配置で多層配線基板側に接続端子を形成しておき、金ボールバンプと多層配線基板の接続端子とを樹脂フィルムを介して熱と荷重で圧着して接続保持する技術(圧接工法とも呼ぶ)がある。
【0009】
なお、前記樹脂フィルムは、半導体素子と配線基板との間に介在され、絶縁性樹脂フィルム、絶縁性樹脂シート、NCF(Non−Conductive Film)などと呼ばれている。
【0010】
絶縁性樹脂フィルムを用いた接続では、半導体素子の電極端子に形成された金ボールバンプを荷重で変形させながら配線基板に接続端子に接触させ、同時に加熱させることで絶縁性樹脂フィルムを硬化させており、この接触状態を絶縁性樹脂フィルム中の樹脂によって固めて保持することにより、半導体素子の電極端子上のバンプと配線基板の接続端子との接続を保っている。
【特許文献1】特開2004−311574号公報
【発明の開示】
【発明が解決しようとする課題】
【0011】
ところで、図6に示すように、多層配線基板15の接続端子5、5´に荷重をかけて、半導体素子1の電極端子2に形成された金ボールバンプ4、4’を変形させる時に、接続端子5の直下に金属粒子を埋め込んだ導体埋め込みビアホール7がある場合には、導体埋め込みビアホールによって剛性が高くなり、第1絶縁層9に荷重による変形が発生せず、第1絶縁層9および接続端子5に変形を生じさせることなく接続できる。
【0012】
一方、表層配線6によって接続される接続端子5’は、直下に導体埋め込みビアホール7がなく、第1絶縁層9の剛性が低いので配線変形が発生し、第1絶縁層9へのダメージ、及び表層配線6の変形が起こる。この変形によって多層配線基板15の信頼性低下、および金ボールバンプ4、4’の接続形状の不均一性による接続信頼性低下という問題が起こる。
【0013】
本発明の目的は、フリップチップ実装において、多層配線基板の電極端子の変形を生じさせずに接続することが可能となり、さらに接続部の信頼性向上を図れる半導体素子搭載用の配線基板およびこれを用いた半導体装置を提供することにある。
【課題を解決するための手段】
【0014】
上記課題を解決するために本発明の多層配線基板は、格子状に電極端子が配置された半導体素子をフリップチップ実装する多層配線基板であって、前記半導体素子の前記電極端子と金ボールバンプによって圧接接合される接続端子が前記半導体素子の前記電極端子と相対する位置に設けられ、第1層の絶縁層の前記接続端子の直下に、前記金ボールバンプより大きい径の円柱形状の穴に金属粒子を埋め込んでなる導体埋め込みビアホールを備え、第1層以外の下層の絶縁層に第1層のビアホールより微小な径の円柱形状の穴に金属粒子を埋め込んだビアホールと内層配線を備えたものである。
【0015】
本発明の半導体装置は、格子状に電極端子が配置された半導体素子と、前記半導体素子の前記電極端子と相対する位置にフリップチップ実装用の接続端子を有する半導体素子搭載用の有機多層配線基板を備え、前記半導体素子の前記電極端子と前記有機多層配線基板の前記接続端子とは金ボールバンプによって圧接接合され、前記有機多層配線基板の第1層の絶縁層の前記接続端子の直下に、バンプ接続部より大きい径の円柱形状の穴に金属粒子を埋め込んだ導体埋め込みビアホールを備え、第1層以外の下層の絶縁層には第1層のビアホールより微小な径の円柱形状の穴に金属粒子を埋め込んだビアホールと内層配線を有し、前記導体埋め込みビアホール上で金ボールバンプにより前記半導体素子をフリップチップ接続したものである。
【0016】
上記した構成により、第1層の絶縁層の接続端子の直下に金ボールバンプより大きい径の円柱形状の穴に金属粒子を埋め込んでなる導体埋め込みビアホールを備えることにより、フリップチップ実装において、多層配線基板の電極端子の変形なく接続することが可能となり接続部の信頼性向上が図れ、さらに、第1層目以外の下層の絶縁層のビアホールが径が第1層目の絶縁層のビアホールの径よりも微小なことから多層配線基板の高密度配線が可能となり、半導体装置の小型化が図れる。
【発明の効果】
【0017】
本発明によれば、半導体素子の電極端子と相対する位置にあって、直下に導体埋め込みビアホールを配置した多層配線基板の接続端子に対し、半導体素子の電極端子上に形成した金ボールバンプに荷重を印加して接続することによって、荷重による多層配線基板の接続端子の変形を抑制できる。
【0018】
したがって、多層配線基板の接続端子の変形を抑制することにより、多層配線基板の絶縁層へのダメージ低減が可能となり、半導体装置の接続信頼性向上を図ることが出来る。
【発明を実施するための最良の形態】
【0019】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。図1において、多層配線基板15は多数の絶縁層9、10、11、12を積層して構成され、この絶縁層9、10、11、12の各層間には内層配線8が形成されており、各層間の内層配線8は金属粒子を埋め込んだ導体埋め込みビアホール7、7’を介して接続されている。
【0020】
この様な多層配線基板15は例えば次のようにして製造される。まず、シート状の樹脂製の絶縁板にレーザーで穴あけ加工を行って微小径の円柱形状の穴を形成する。この穴に金属粒子を混ぜた導電ペーストを、例えばスクリーン印刷によって充填して導体埋め込みビアホール7’を形成する。
【0021】
次に、樹脂製の絶縁板の両面に薄い銅箔を積層し、例えばエッチングにより両面に回路を形成する。この回路を形成した樹脂製の絶縁板の両面にさらに樹脂製絶縁板を積層した後、両面にレーザーで穴あけ加工を行って微小径の円柱形状の穴を形成し、この穴に金属粒子を混ぜた導電ペーストを、例えばスクリーン印刷によって充填して導体埋め込みビアホール7’を形成し、さらに両面に薄い銅箔を積層し、例えばエッチングにより両面に回路を形成する。この工程を必要な層数となるまで繰り返す。
【0022】
半導体素子を搭載する面の最外層となる第1層目の絶縁層9のビアホール7は、半導体素子をフリップチップ実装する際に、金ボールバンプの変形によるストレスをビアホール7に埋め込んだ金属粒子の剛性によって支えるために、金ボールバンプ4の接続部より大きな径に形成する。第1層目の絶縁層9以外の絶縁層10、11、12のビアホール7'は、微細で高密度の配線が必要となるために、例えば数十ミクロンと非常に微小な径に形成する。
【0023】
その後、半導体素子搭載面及び反対側の外部電極端子面にソルダーレジストを形成し、両面の接続端子5の露出部に、ハンダ濡れ性とボンディング品質の確保のためのメッキを施して多層配線基板15が完成される。ここで内層配線8は銅を用いて構成され、導体埋め込みビアホール7、7’は粒子状の銅、銀で構成されている。
【0024】
この様に構成された多層配線基板15に対して、半導体素子1がフリップチップ実装される。多層配線基板15の接続端子5と相対する位置に設けられている半導体素子1の電極端子2には金ボールバンプ4が形成されている。
【0025】
半導体素子1を多層配線基板15の表面に位置合わせを行ってフリップチップ実装する際に、半導体素子1の電極端子2上に形成された金ボールバンプ4は、それぞれ多層配線基板15の接続端子5に相対する位置にあり、導体埋め込みビアホール7を直下に配置した接続端子5と接続されている。
【0026】
図2は図1の破線部の拡大図であり、この拡大図により接続構造の詳細について説明する。半導体素子1の電極端子2上に形成された金ボールバンプ4が多層配線基板15の導体埋め込みビアホール7の直上に形成した接続端子5に接続される。この接続端子5は導体埋め込みビアホール7を介して内層配線8に接続し、この内層配線8が下層の内層配線にビアホール7’を介して接続されている。半導体素子1と多層配線基板15の間隙には封止樹脂14が充填されている。
【0027】
この構成により、多層配線基板15上の接続端子5に荷重を加えて、半導体素子1の電極端子2に形成された金ボールバンプ4を変形させながら、熱によって封止樹脂14の硬化を完了させる構成であっても、接続端子5の直下に導体埋め込みビアホール7が存在し、導体埋め込みビアホール7が金ボールバンプ4の接続部より大きな径に形成した穴に金属製粒子を埋め込んだ構成であるために、金ボールバンプ4にかかる荷重に対して接続端子5が変形しない。
【0028】
この様に金ボールバンプ4の接続部より大きな径の導体埋め込みビアホールが存在することで、接続端子5が絶縁層9へ沈み込むことなく、金ボールバンプ4の接続形状に差が生じることなく、半導体素子1の複数の電極端子2に形成されたバンプ4を同一形状で接続することが可能になり、多層配線基板の絶縁層にダメージを与えることがなくなり、接続形状が均一になって接続品質が向上する。
【0029】
図3はフリップチップの実装方法を示す図である。図3(a)に示すように、多層配線基板15にシート状もしくはフィルム状の封止樹脂14を供給して半導体素子1をフリップチップ実装する場合には、図3(b)に示すように、封止樹脂14を供給した多層配線基板15に対し、その電極端子2上に形成した金ボールバンプ4を位置合わせして搭載し、荷重によって金ボールバンプ4を変形させながら熱によって封止樹脂14を硬化させて接続し、半導体装置を構成する。
【0030】
図3(c)に示すように、多層配線基板15に液状の封止樹脂14を供給して半導体素子1をフリップチップ実装する場合には、図3(d)に示すように、封止樹脂14を供給した多層配線基板15に対し、半導体素子1の電極端子2上に形成したバンプ4を位置合わせして搭載し、荷重によってバンプ4を変形させながら熱によって封止樹脂14を硬化させて接続し、半導体装置を構成する。
【産業上の利用可能性】
【0031】
本発明の多層配線基板およびこれを用いた半導体装置は、金ボールバンプにかかる荷重に対して接続端子が変形しないので、フリップチップ方式で接合させる半導体装置として有用である。
【図面の簡単な説明】
【0032】
【図1】本発明の実施形態にかかる多層配線基板とフリップチップの接続構造図
【図2】本発明の実施形態にかかる多層配線基板とフリップチップの接続構造拡大図
【図3】(a)、(b)、(c)、(d)はフリップチップの実装方法を示す図
【図4】従来の半導体素子の電極端子の配置を示すもので、(a)は周辺部に電極パッドを配置した半導体素子の平面図、(b)は表面に格子状に電極端子を配置した半導体素子の平面図
【図5】従来の多層配線基板とフリップチップの接続構造図
【図6】従来の多層配線基板とフリップチップの接続構造拡大図
【符号の説明】
【0033】
1 半導体素子
2 電極端子
3 接続ピッチ
4、4’ バンプ
5、5’ 接続端子
6 表層配線
7、7’ 導体埋め込みビアホール
8 内層配線
9、10、11、12 絶縁板
13 外部電極
14 封止樹脂
15 多層配線基板




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013