米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 松下電器産業株式会社

発明の名称 ヘテロ接合バイポーラトランジスタ及び製造方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−5406(P2007−5406A)
公開日 平成19年1月11日(2007.1.11)
出願番号 特願2005−181113(P2005−181113)
出願日 平成17年6月21日(2005.6.21)
代理人 【識別番号】100109210
【弁理士】
【氏名又は名称】新居 広守
発明者 村山 啓一 / 田村 彰良
要約 課題
加工性に優れ、かつオン抵抗(Ron)を増大させず、高性能なヘテロ接合バイポーラトランジスタ、およびその製造方法を提供する。

解決手段
ヘテロ接合バイポーラトランジスタは、n型のGaAsから成るサブコレクタ層2と、サブコレクタ層2より低不純物濃度のn型のGaAsから成る第2のコレクタ層4との間に、第2のコレクタ層4のエッチング工程において用いられるエッチング液に対して耐性をもち、且つ第2のコレクタ層4との接合において電子の伝導を妨げない第1のコレクタ層3が形成されている。
特許請求の範囲
【請求項1】
n型のGaAsから成るサブコレクタ層と、前記サブコレクタ層より低濃度のn型のGaAsから成るコレクタ層との間に、前記コレクタ層のエッチング工程において用いられるエッチング液に対して耐性をもち、且つ前記コレクタ層との接合において電子の伝導を妨げない半導体層が形成されている
ことを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項2】
前記半導体層は、格子が秩序化されている状態のInGaPである
ことを特徴とする請求項1に記載のヘテロ接合バイポーラトランジスタ。
【請求項3】
前記ヘテロ接合バイポーラトランジスタは、前記コレクタ層上にp型のGaAsから成るベース層と、前記ベース層よりバンドギャップの大きな半導体材料から成るn型のエミッタ層とが順次形成されている
ことを特徴とする請求項1または2に記載のヘテロ接合バイポーラトランジスタ。
【請求項4】
半導体基板の一面に、高不純物濃度のn型のGaAsから成るサブコレクタ層、格子が秩序化されている状態のn型のInGaPから成る第1のコレクタ層、低不純物濃度のn型のGaAsから成る第2のコレクタ層、高不純物濃度のp型のGaAsから成るベース層、n型のInGaPから成るエミッタ層、n型のGaAsから成るエミッタキャップ層、およびn型のInGaAsから成るエミッタコンタクト層を順次形成する工程と、
前記エミッタコンタクト層と前記エミッタキャップ層の所定の領域を第1のエッチャントでエッチングしてエミッタ島領域を形成する工程と、
前記エミッタ層を前記エミッタ島領域の外端より大きくなるような領域を第2のエッチャントでエッチングする工程と、
前記エミッタ層をマスクにして前記ベース層、および前記第2のコレクタ層を、前記第1のコレクタ層と反応が生じにくい第3のエッチャントでエッチングする工程と、
前記ベース島領域の外縁に露出した前記第1のコレクタ層を第4のエッチャントでエッチングして前記サブコレクタ層を露出させ、コレクタ電極形成領域を開口する工程と、
前記露出したサブコレクタ層上にコレクタ電極を形成する工程と、
前記エミッタ層上にエミッタ電極、および前記エミッタ島領域の前記エミッタコンタクト層上にベース電極を形成する工程と
を有することを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
発明の詳細な説明
【技術分野】
【0001】
本発明は、ヘテロ接合バイポーラトランジスタに関する。
【背景技術】
【0002】
近年、エミッタにバンドギャップの大きな半導体を用いたヘテロ接合バイポーラトランジスタ(Heterojunction Bipolar Transistor:HBT)は携帯電話などに用いる高周波アナログ素子として実用化されている(例えば、特許文献1参照。)。特にエミッタにInGaPを用いたInGaP/GaAsHBTは、信頼性に優れている、加工性が高いなどの理由から、その使用は今後ますます多岐にわたっていくと予想される(例えば、特許文献2参照。)。
【0003】
以下に図を用いて、一般的なInGaP/GaAsHBTのデバイス構造及びその製造方法を説明する。
【0004】
図6は、npn型InGaP/GaAsHBTの構造を示す断面図である。
図6に示されるように、半絶縁性GaAs基板201上に、n型不純物を高濃度に添加したn+型GaAsサブコレクタ層202が積層されている。
【0005】
さらに、このサブコレクタ層202上に、低不純物濃度のn型もしくはノンドープのGaAsコレクタ層260、高濃度p型GaAsのベース層207、n型のInGaPエミッタ層208が順に積層されている。また、これらの層はサブコレクタ層202上に範囲を限定して形成された凸部となっている。
【0006】
さらに、エミッタ層208上に、n型GaAsのエミッタキャップ層209と低接触抵抗のn型InGaAsエミッタコンタクト層210が順次積層されている。また、エミッタキャップ層209とエミッタコンタクト層210はさらに範囲を限定して2段目の凸部構造になっている。
【0007】
さらに、エミッタコンタクト層210上に、例えば、Ti/Pt/Auなどのエミッタ電極303が形成されている。また、Ptを含む多層メタルなどのベース電極302はエミッタキャップ層209周辺に露出しているエミッタ層208上から熱拡散させてベース層207と接触させている。また、AuGe/Ni/Auなどのコレクタ電極303はサブコレクタ層202上に形成されている。単位HBTを電気的に分離するために素子周辺領域にはサブコレクタ層202から基板201に達する素子分離領域304がイオン注入と不活性化熱処理により形成されている。
【特許文献1】特開2001−168108号公報
【特許文献2】特開2003−297849号公報
【発明の開示】
【発明が解決しようとする課題】
【0008】
しかしながら、サブコレクタ層202を露出するエッチング工程において、エッチング液の量が不足すると、サブコレクタ層202とのコンタクト不良が発生する。また、エッチング量が多すぎるとサブコレクタ層202の残膜量が減少し、コレクタ抵抗が増大する。このような理由から、サブコレクタ層202とコレクタ層260の間にエッチングストッパを挿入し、エッチング精度を向上させることが行われる。一般に、エッチングストッパとして、30nm以下の格子が秩序化されていない状態(以下、ディスオーダーと呼称する。)のInGaPを挿入することが行われる。しかし、InGaP層を挿入することにより、伝導体のバンド不連続(ΔEc)が発生し、電子の伝導に対する障壁となり、その結果、オン抵抗(Ron)が増大するため、HBTの特性を低下させてしまうという問題がある。
【0009】
そこで、本発明は、前記問題に鑑みてなされたものであり、加工性に優れ、かつオン抵抗(Ron)を増大させず高性能なヘテロ接合バイポーラトランジスタ、およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0010】
前記目的を達成するために、本発明に係るヘテロ接合バイポーラトランジスタは、n型のGaAsから成るサブコレクタ層と、前記サブコレクタ層より低濃度のn型のGaAsから成るコレクタ層との間に、前記コレクタ層のエッチング工程において用いられるエッチング液に対して耐性をもち、且つ前記コレクタ層との接合において電子の伝導を妨げない半導体層が形成されていることとする。
【0011】
これによって、サブコレクタ層を露出するエッチング工程において半導体層がエッチングストッパとなり、エッチング再現性が向上する。さらに、電子の障壁となる電子の伝導を妨げないため、伝導体のバンド不連続(ΔEc)を発生しない。これらにより、精度良くサブコレクタ層を露出するエッチングを行うことができ、さらに、加工性に優れ、かつオン抵抗(Ron)を増大させず、高性能なHBTを提供することができる。
【0012】
さらに、前記半導体層は、格子が秩序化されている状態のInGaPであることとしてもよい。
【0013】
これによって、格子が秩序化されている状態のInGaPから成る半導体層が、サブコレクタ層を露出するエッチング工程において用いられる燐酸・過酸化水素系のエッチング液(燐酸・過酸化水素・水の混合液)に対して殆どエッチングされないため、エッチングストッパとして機能し、エッチング再現性が向上する。さらに、格子が秩序化されている状態のInGaPは、コレクタ層の材料であるn型のGaAsとの接合において、タイプIIの材料にあたるため、伝導体のバンド不連続(ΔEc)を発生しない。これらにより、
精度良くサブコレクタ層を露出するエッチングを行うことができ、加工性に優れ、かつオン抵抗(Ron)を増大させず、高性能なHBTを提供することができる。
【0014】
なお、本発明は、ヘテロ接合バイポーラトランジスタとして実現されるだけではなく、ヘテロ接合バイポーラトランジスタの製造方法として実現されるとしてもよい。
【発明の効果】
【0015】
以上、本発明に係るヘテロ接合バイポーラトランジスタによれば、従来の技術と比較し、オン抵抗を低くすることが可能である。さらに、本発明に係るヘテロ接合バイポーラトランジスタの製造方法によれば、高性能なHBTを、高い加工性で安定した歩留で作成することが可能である。
【発明を実施するための最良の形態】
【0016】
(実施の形態)
以下、本発明に係る実施の形態について、図面を参照しながら説明する。
【0017】
本発明に係るヘテロ接合バイポーラトランジスタは、n型のGaAsのサブコレクタ層上に、n型の格子が秩序化されたInGaPからなる第1のコレクタ層と、サブコレクタ層より低濃度のn型のGaAsからなる第2のコレクタ層が順次形成されて成るコレクタ層を持ち、第2のコレクタ層上にp型のGaAsベース層、ベース層よりバンドギャップの大きな半導体材料からなるn型のエミッタ層が順次形成されていることを特徴とする。
【0018】
以上の点を踏まえて本実施の形態におけるヘテロ接合バイポーラトランジスタについて説明する。
【0019】
図1は、本発明のヘテロ接合バイポーラトランジスタの構造を示す断面図である。
図1に示されるように、ヘテロ接合バイポーラトランジスタ(以下、HBTと略称する。)は、半絶縁性GaAs基板1上に、サブコレクタ層2が形成されている。さらに、サブコレクタ層2上に、第1のコレクタ層3、第2のコレクタ層4、ベース層5、エミッタ層6が順に積層され、これらの積層構造によって、サブコレクタ層2上に、2段の凸部が形成されている。
【0020】
ここで、サブコレクタ層2は、5×1018cm-3の高不純物濃度でn型にドープされたn+型GaAsから成る。第1のコレクタ層3は、膜厚20nmで、1×1018cm-3の不純物濃度でn型にドープされたオーダー(格子が秩序化されている状態)のIn0.48GaPから成る。第2のコレクタ層4は、膜厚500nmで、1×1016cm-3の低不純物濃度でn型にドープされたGaAsから成る。ベース層5は、膜厚100nmで、4×1019cm-3の不純物濃度でp型にドープされたGaAsから成る。エミッタ層6は、膜厚50nmで、1×1018cm-3の不純物濃度でn型にドープされたIn組成比が約48%のIn0.48GaPから成る。
【0021】
また、第1のコレクタ層3および第2のコレクタ層4が除去された部分で、サブコレクタ層2上に、コレクタ電極101として、AuGe/Ni/Auが蒸着により形成されている。さらに、エミッタ層6上に、エミッタ電極103として、Pt/Ti/Pt/Auが形成され、エミッタキャップ層7の周辺のエミッタ層6の露出した部分にPt/Ti/Pt/Auがベース電極102として形成されている。ベース電極102は、熱処理によりベース層5まで拡散し、オーミック接触されている。
【0022】
そして、第1のコレクタ層3の半導体材料であるオーダーのIn0.48GaPは、サブコレクタ層2を露出するエッチング工程、すなわち、第2のコレクタ層4のエッチング工程において用いられるエッチング液、例えば、燐酸・過酸化水素系のエッチング液(燐酸・過酸化水素・水の混合液)に対して殆どエッチングされないため、エッチングストッパとして働く。かつ、第2のコレクタ層4であるGaAsに対してタイプIIの材料であるため
、第2のコレクタ層4との接合において、電子の障壁となる伝導体のバンド不連続(ΔEc)を発生しない。
【0023】
ここで、タイプIIについて説明すると、ヘテロ接合には、タイプIとタイプIIと呼ばれ
る接合形態が存在する。具体的には、図2(a)に示されるように、通常用いられているディスオーダー(格子が秩序化されていない状態)のInGaPは、GaAsに対して伝導帯、価電子帯ともに障壁となるような半導体材料である。これをタイプIと呼ぶ。一方
、図2(b)に示されるように、オーダー(格子が秩序化されている状態)のInGaPは、GaAsに対し、価電子帯は障壁となるが、伝導体は障壁とならないような半導体材料である。これをタイプIIと呼ぶ。
【0024】
これによって、第1のコレクタ層3であるInGaP層は、サブコレクタ層2を露出するエッチング工程、すなわち、第2のコレクタ層のエッチング工程において、エッチングストッパとなり、エッチング再現性が向上する。なおかつ挿入したInGaPはオーダーであり、第2のコレクタ層4の材料であるGaAsに対するタイプIIの材料であるため、
ΔEcを発生しない。
【0025】
次に、HBTの製造方法について図3、図4を参照しながら説明する。
図3、図4は、HBTの製造工程を示す断面図である。
【0026】
まず、図3(a)に示されるように、MBE法(分子線エピタキシ法)もしくはMOCVD法(有機金属化学気相成長法)などの結晶成長法により、(1)半絶縁性GaAs基板1上に、(2)例えば、5×1018cm-3の高不純物濃度でn型にドープされたn+型GaAsから成るサブコレクタ層2、(3)例えば、1×1018cm-3の不純物濃度でn型にドープされたオーダーのIn0.48GaPから成る膜厚20nmの第1のコレクタ層3、(4)例えば、1×1016cm-3の低不純物濃度でn型にドープされたGaAsから成る膜厚500nmの第2のコレクタ層4、(5)例えば、4×1019cm-3の不純物濃度でp型にドープされたGaAsから成る膜厚100nmのベース層5、(6)例えば、1×1018cm-3の不純物濃度でn型にドープされたIn0.48GaPから成る膜厚50nmのエミッタ層6、(7)例えば、3×1018cm-3の不純物濃度でn型にドープされたGaAsから成る膜厚200nmのエミッタキャップ層7、(8)例えば、1×1019cm-3の不純物濃度でn型にドープされたInGaAsから成る膜厚100nmのエミッタコンタクト層8を順に積層する。
【0027】
続いて、図3(b)に示されるように、エミッタ形成領域をフォトレジスト401で保護し、燐酸・過酸化水素系のエッチング液(燐酸・過酸化水素・水の混合液)でエミッタコンタクト層8(n型InGaAs)、およびエミッタキャップ層7(n型GaAs)を順次エッチングし、エミッタ島領域を形成する。このとき、エミッタ層6(n型In0.48GaP)は、燐酸・過酸化水素系のエッチング液(燐酸・過酸化水素・水の混合液)に対し殆どエッチングされない。
【0028】
続いて、図3(c)に示されるように、別のフォトレジストマスク402でベース形成領域を保護し、希塩酸によりエミッタ層6(n型In0.48GaP)を選択的にエッチングし、そのエミッタ層6(n型In0.48GaP)をマスクに燐酸・過酸化水素系のエッチング液(燐酸・過酸化水素・水の混合液)で、ベース層5(p型GaAs)、および第2のコレクタ層4(n型GaAs)を順次除去し、ベース島領域を形成する。このとき、第1のコレクタ層3(オーダーのIn0.48GaP)が燐酸・過酸化水素系のエッチング液(燐酸・過酸化水素・水の混合液)に対するエッチングストッパとなるため、高い加工精度で、且つ再現性良くベース島領域を形成する際のエッチングを行うことが可能である。
【0029】
続いて、図4(a)に示されるように、コレクタ電極形成領域を開口するフォトレジスト403を形成し、希塩酸により第1のコレクタ層3(オーダーのIn0.48GaP)を選択的にエッチングする。サブコレクタ層2(n+型GaAs)は希塩酸に対して殆どエッチングされないため、安定してサブコレクタ層2(n+型GaAs)の残すことができる。
【0030】
続いて、露出したサブコレクタ層2(n+型GaAs)上にコレクタ電極101としてAuGe/Ni/Auを蒸着により形成し、フォトレジスト上の金属をリフトオフしてコレクタ電極を形成する。
【0031】
続いて、図4(b)に示されるように、エミッタ電極、ベース電極を形成するためのレジストパターニングを行い、ウェハ全面にPt/Ti/Pt/Auを蒸着し、蒸着リフトオフ法によりエミッタ・ベース電極を形成する。
【0032】
続いて、図4(c)に示されるように、各HBT領域を囲うようにフォトレジスト404を形成し、第1のコレクタ層3(オーダーのIn0.48GaP)、サブコレクタ層2(n+型GaAs)にHeイオン注入を行い、続いて素子間のサブコレクタ層のキャリアを不活性化させるための適当な熱処理を行う。これにより各HBTが電気的に分離される。以上により素子分離領域104形成される。この熱処理により、エミッタ電極101、ベース電極102、およびコレクタ電極103のそれぞれが合金化され、図1に示されるHBTが完成する。
【0033】
すなわち、少なくとも下記(1)〜(7)の工程を経て、本実施の形態におけるヘテロ接合バイポーラトランジスタが製造される。
【0034】
(1)半絶縁性GaAs基板1の一面に、高不純物濃度のn+型GaAsから成るサブコレクタ層2、格子が秩序化されている状態のn型のInGaPから成る第1のコレクタ層3、低不純物濃度のn型のGaAsから成る第2のコレクタ層4、高不純物濃度のp型のGaAsから成るベース層5、n型のIn0.48GaPから成るエミッタ層6、n型のGaAsから成るエミッタキャップ層7、およびn型のInGaAsから成るエミッタコンタクト層8を順次形成する。
(2)エミッタコンタクト層8とエミッタキャップ層7の所定の領域を燐酸・過酸化水素系のエッチング液(燐酸・過酸化水素・水の混合液)でエッチングしてエミッタ島領域を形成する。
(3)エミッタ層6をエミッタ島領域の外端より大きくなるような領域を希塩酸でエッチングする。
(4)エミッタ層6をマスクにして、ベース層5、および第2のコレクタ層4を、第1のコレクタ層3と反応が生じにくい燐酸・過酸化水素系のエッチング液(燐酸・過酸化水素・水の混合液)でエッチングする。
(5)ベース島領域の外縁に露出した第1のコレクタ層3を希塩酸でエッチングして、サブコレクタ層2を露出させ、コレクタ電極101の形成領域を開口する。
(6)露出したサブコレクタ層2上に、コレクタ電極101を形成する。
(7)エミッタ層6上に、エミッタ電極103、およびエミッタ島領域のエミッタコンタクト層8上に、ベース電極102を形成する。
【0035】
ここで、本発明の実施の形態により作成したHBTの静特性について説明する。
図5に示されるように、第1のコレクタ層3に従来のディスオーダーのInGaPを使用した場合の特性を図中の破線で示すのに対し、オーダーのInGaPを使用した場合の特性を図中の実線で示す。これから、破線および実線を比べて、第1のコレクタ層にオーダーのInGaPを使用すれば、オン抵抗(Ron)が低減され、高性能なHBTが作成されることがわかる。
【0036】
以上説明したように、本実施の形態におけるヘテロ接合バイポーラトランジスタでは、第1のコレクタ層3であるInGaP層がサブコレクタ層2を露出するエッチング工程においてエッチングストッパとなり、エッチング再現性が向上する。なおかつ挿入したInGaPはオーダーであり、第2のコレクタ層4の材料であるGaAsに対するタイプIIの
材料であるため、ΔEcが発生しない。これによって、精度良くサブコレクタ層を露出するエッチングを行うことができ、その結果、加工性に優れ、かつオン抵抗(Ron)を増大させず高性能なHBTを提供することができる。
【0037】
なお、第1のコレクタ層3であるオーダーのInGaPはコレクタ電極を形成する領域のみ除去したが、ベース島領域を形成する工程で、第2のコレクタ層4を除去した後に除去してもよい。この場合、HBT領域以外の第1のコレクタ層3は全て除去されるため、ウェハの最表面に露出する半導体材料がGaAsになるため、絶縁膜の密着性が優れるという利点がある。
【0038】
なお、第1のコレクタ層3として、InGaPを用い、燐酸・過酸化水素系のエッチング液(燐酸・過酸化水素・水の混合液)に対するエッチングストッパ層としたが、第1のコレクタ層3としてAlGaAsを用いてもよい。この場合、エッチング液として、クエン酸・過酸化水素系のエッチング液を用いると、AlGaAsがエッチングストッパ層として働くため、InGaPを用いたときと同様にベース島領域形成時のエッチング加工精度を大幅に向上させることができる。
【0039】
なお、本実施の形態では、第1のコレクタ層3として、GaAsに対するタイプIIの半
導体材料であるオーダーのn型のInGaPを用いたが、これに限らず、例えば、InGaAsやGaAsSbなどのGaAsに対するΔEcを発生しない材料を用いても同様の効果が得られる。
【0040】
また、エミッタ層6として、n型InGaPを用いたが、一般的にベース層の材料であるGaAsに対してバンドギャップの大きい材料であれば、これに限らず、例えば、AlGaAsを用いるとしてもよい。
【0041】
なお、第2のコレクタ層4の膜厚を500nmとしたが、高出力のGSM(Global System for Mobile Communications)方式などに用いられる高周波アナログ素子の場合には、コレクタ層の膜厚が1.0μm以上必要であり、エッチング再現性を向上させるという点において、本発明の果たす効果はさらに大きくなる。
【0042】
なお、本発明に係る実施の形態において具体的な数値を記入しているが、これは一例であって、発明の範囲を限定するためのものではない。
【産業上の利用可能性】
【0043】
本発明は、ヘテロ接合バイポーラトランジスタなどとして、特に、高周波アナログ素子として用いられるヘテロ接合バイポーラトランジスタなどとして、利用することができる。
【図面の簡単な説明】
【0044】
【図1】本発明に係る実施の形態におけるHBTの構造を示す断面図
【図2】(a)タイプI、(b)タイプIIを説明するについてのバンドギャップ図
【図3】本発明に係る実施の形態におけるHBTの製造工程を示す断面図
【図4】本発明に係る実施の形態におけるHBTの製造工程を示す断面図
【図5】本発明の実施形態におけるIc−Vc特性図
【図6】従来のHBTの構造を示す断面図
【符号の説明】
【0045】
1 半絶縁性GaAs基板
2 n+型GaAsサブコレクタ層
3 n型InGaP第1のコレクタ層
4 n型GaAs第2のコレクタ層
5 p型GaAsベース層
6 n型In0.48GaPエミッタ層
7 n型GaAsエミッタキャップ層
8 n型InGaAsエミッタコンタクト層
101 コレクタ電極
102 ベース電極
103 エミッタ電極
104 素子分離領域
401〜404 フォトレジスト




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013