米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 電気素子 -> 松下電器産業株式会社

発明の名称 半導体装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−5389(P2007−5389A)
公開日 平成19年1月11日(2007.1.11)
出願番号 特願2005−180878(P2005−180878)
出願日 平成17年6月21日(2005.6.21)
代理人 【識別番号】100115107
【弁理士】
【氏名又は名称】高松 猛
発明者 熊代 佳史
要約 課題
回路の集積度を低下させることなく電源容量を生成し、電源ノイズを削減し安定した電源供給を可能とする電源配線構造を備えた半導体装置を提供する。

解決手段
複数の導電層を備えた半導体装置において、異なる2つの電位にある電源ライン、例えば電源ラインとグランドラインを、層間絶縁膜を挟んで対向させて配線することで配線間にコンデンサを形成するようにしたことを特徴とするものである。したがって、同一面内に電源ラインおよびグランドラインを追加する従来の方法に比べて同一面内での配線リソースの消費量を抑えつつ回路の集積度を低下させることなく、電源ノイズの削減を実現する。また、この配線構造をとる際に、電源配線の接続関係により電源配線の抵抗が削減され、電流供給量が増加、安定し、電源ノイズが削減される。
特許請求の範囲
【請求項1】
基板上に、それぞれ層間絶縁膜を挟んで順次積層された、第1の導電層と第2の導電層と第3の導電層を備えた半導体装置であって、
前記第1の導電層に配線され、第1の電位に接続された第1の電源配線と、前記第2の導電層に配線され、第2の電位に接続された第2の電源配線が前記層間絶縁膜を挟んで平行に対向配置され、前記第1の電源配線および前記第2の電源配線に直交するとともに互いに平行となるように前記第3の導電層に配線され、それぞれ第1および第2の電位に接続された第3および第4の電源配線とを具備した半導体装置。
【請求項2】
請求項1に記載の半導体装置であって、
前記第3の導電層に配線され、前記第3の電源配線に平行となるように配設された第5および第6の電源配線を備え、
前記第3乃至第6の電源配線は、順次並置され、
前記第3の電源配線と前記第5の電源配線、および前記第4の電源配線と前記第6の電源配線とが接続された半導体装置。
【請求項3】
請求項1または2に記載の半導体装置であって、
前記第1の導電層に、前記第1の電源配線に平行でかつ第1の電源配線と異なる第2の電位に接続された第7の電源配線を形成してなる半導体装置。
【請求項4】
請求項1乃至3のいずれかに記載の半導体装置であって、
前記第1の電源配線と、第3または第5の電源配線は、その交差領域に配設されたコンタクトホールを介して電気的に接続される半導体装置。
【請求項5】
請求項1乃至4に記載の半導体装置であって、
前記第2の電源配線と、第4の電源配線は、その交差領域に配設されたコンタクトホールを介して電気的に接続される半導体装置。
【請求項6】
請求項1に記載の半導体装置であって、
前記第3の導電層に配線され、前記第3の電源配線に平行となるように配設された第5および第6の電源配線を備え、
前記第3、第4、第6、第5の電源配線がこの順序で並置され、
前記第3の電源配線と前記第5の電源配線、および前記第4の電源配線と前記第6の電源配線とが接続され、
前記第2の電源配線はその両端で第4および第6の電源配線と接続された半導体装置。
【請求項7】
請求項3に記載の半導体装置であって、
前記第1の電源配線と前記第7の電源配線が、前記第4の電源配線と前記第6の電源配線に挟まれる領域よりも外側に延長されている半導体装置。
【請求項8】
請求項6に記載の半導体装置であって、
前記第1の導電層に、前記第1の電源配線に平行でかつ第1の電源配線と異なる第2の電位に接続された第7の電源配線と層間絶縁膜を挟んで対向するように第2の導電層に配線した第8の電源配線がその交差領域で前記第4の電源配線または第6電源配線と接続している半導体装置。
【請求項9】
請求項8に記載の半導体装置であって、
前記第1乃至第8の電源配線からなる電源配線構造を1ユニットとし、複数のユニットを含む半導体装置。
【請求項10】
請求項1乃至9のいずれかに記載の半導体装置であって、
前記第1および第2の電位の一方は、電源電位であり、他の一方はグランド電位である半導体装置。
【請求項11】
請求項8に記載の半導体装置であって、
前記第1の電源配線がセルの電源配線である半導体装置。
【請求項12】
請求項8に記載の半導体装置であって、
前記第2の電源配線は、一方の端部近傍のみを第4の電源配線に接続されたライン状配線である半導体装置。
発明の詳細な説明
【技術分野】
【0001】
本発明は半導体装置にかかり、特に電源ノイズを防止するための電源配線構造に関するものである。
【背景技術】
【0002】
電源ラインやグランドラインは、直接的あるいは間接的に、半導体装置内の全ての回路に供給されているため、いずれかにノイズが乗ると内部回路が誤動作したり、遅延が増大する等の問題が発生する恐れがある。特に、出力バッファ等の大電流を消費する回路は、その動作が高速化するにつれて、ノイズを発生しやすくなる。このため、LSIの設計には、電源ノイズを原因として起こる、LSIの動作速度劣化や誤動作、不安定動作に対する対策が必要である。
【0003】
電源ノイズを防ぐために、電源、グランド間に容量を形成する方法が提案されている(例えば特許文献1参照)。特許文献1では、同1配線層に平行に配線される電源ラインとグランドラインの形状を櫛型に形成し、その櫛歯に相当する各々の延長配線を交互に配置するように配線することにより電源配線とグランド配線との間にデカップリング容量を形成し上記課題を解決している。
【特許文献1】特開平11-168173号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
電源ノイズを軽減するために、同一配線層に平行に配線される電源ラインおよびグランドラインの1部を各々櫛形に形成しその櫛歯に相当する各々の延長配線を交互に配置する、すなわち同1配線層で容量を確保する電源配線構造を形成する方法では、回路の敷詰め状況や信号線の混雑度次第で、レイアウト上、容量を形成できるところとできないところが発生し、所望の電源容量を確保しようとすれば配置と配線のリソースを消費することになり、回路の集積度低下の原因となる。
【0005】
本発明は、前記実情に鑑みてなされたもので、上記問題点を解決し、回路の集積度を低下させることなく電源容量を生成し、電源ノイズを削減し安定した電源供給を可能とする電源配線構造を備えた半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0006】
上記課題を解決するため、複数の導電層を備えた半導体装置において、異なる2つの電位にある電源ライン、例えば電源ラインとグランドラインを、層間絶縁膜を挟んで対向させて配線することで配線間にコンデンサを形成するようにしたことを特徴とするものである。したがって、同一面内に電源ラインおよびグランドラインを追加する従来の方法に比べて同一面内での配線リソースの消費量を抑えつつ回路の集積度を低下させることなく、電源ノイズの削減を実現する。また、この配線構造をとる際に、電源配線の接続関係により電源配線の抵抗が削減され、電流供給量が増加、安定し、電源ノイズが削減される。
【0007】
すなわち、本発明の半導体装置は、基板上に、それぞれ層間絶縁膜を挟んで順次積層された、第1の導電層と第2の導電層と第3の導電層を備えた半導体装置であって、前記第1の導電層に配線され、第1の電位に接続された第1の電源配線と、前記第2の導電層に配線され、第2の電位に接続された第2の電源配線が前記層間絶縁膜を挟んで平行に対向配置され、前記第1の電源配線および前記第2の電源配線に直交するとともに互いに平行となるように前記第3の導電層に配線され、それぞれ第1および第2の電位に接続された第3および第4の電源配線とを具備したことを特徴とする。
この構成により、占有面積を増大することなく、中間に位置する第2の導電層で第1の電源配線に平行な第2の電源配線を形成しており、前記第1電源配線と前記第2電源配線間にコンデンサを形成しているため、電源電位が安定する。
【0008】
また、本発明の半導体装置は、上記半導体装置において、前記第3の導電層に配線され、前記第3の電源配線に平行となるように配設された第5および第6の電源配線を備え、前記第3乃至第6の電源配線は、順次並置され、前記第3の電源配線と前記第5の電源配線、および前記第4の電源配線と前記第6の電源配線とが接続されたものを含む。
この構成により、第1の導電層に配設された第1の電源配線の抵抗を低減し、電流供給を増大するとともに、電源電位の安定化をはかることができる。
【0009】
また、本発明の半導体装置は、上記半導体装置において、前記第1の導電層に、前記第1の電源配線に平行でかつ第1の電源配線と異なる第2の電位に接続された第7の電源配線を形成してなるものを含む。
この構成により、電源電位の安定化をはかることができる。
【0010】
また、本発明の半導体装置は、上記半導体装置において、前記第1の電源配線と、第3または第5の電源配線は、その交差領域に配設されたコンタクトホールを介して電気的に接続されるものを含む。
この構成により、第1の導電層に配設された第1の電源配線の抵抗を低減し、電流供給を増大するとともに、電源電位の安定化をはかることができる。
【0011】
また、本発明の半導体装置は、上記半導体装置において、前記第2の電源配線と、第4の電源配線は、その交差領域に配設されたコンタクトホールを介して電気的に接続されるものを含む。
【0012】
また、本発明の半導体装置は、上記半導体装置において、前記第3の導電層に配線され、前記第3の電源配線に平行となるように配設された第5および第6の電源配線を備え、 前記第3、第4、第6、第5の電源配線がこの順序で並置され、前記第3の電源配線と前記第5の電源配線、および前記第4の電源配線と前記第6の電源配線とが接続され、前記第2の電源配線はその両端で第4および第6の電源配線と接続されたものを含む。
【0013】
また、本発明の半導体装置は、上記半導体装置において、前記第1の電源配線と前記第7の電源配線が、前記第4の電源配線と前記第6の電源配線に挟まれる領域よりも外側に延長されているものを含む。
【0014】
また、本発明の半導体装置は、上記半導体装置において、前記第1の導電層に、前記第1の電源配線に平行でかつ第1の電源配線と異なる第2の電位に接続された第7の電源配線と層間絶縁膜を挟んで対向するように第2の導電層に配線した第8の電源配線がその交差領域で前記第4の電源配線または第6電源配線と接続しているものを含む。
【0015】
また、本発明の半導体装置は、上記半導体装置において、前記第1乃至第8の電源配線からなる電源配線構造を1ユニットとし、複数のユニットを含む。
この構成により、各ユニットでコンデンサを効率よく配設することができ、コンデンサ容量の増大をはかることができ、更なる電源電圧の安定化をはかることができる。
【0016】
また、本発明の半導体装置は、上記半導体装置において、前記第1および第2の電位の一方は、電源電位であり、他の一方はグランド電位であるものを含む。
【0017】
また、本発明の半導体装置は、上記半導体装置において、前記第1の電源配線がセルの電源配線であるものを含む。
セルの電源の直上にコンデンサを形成することで、電源電位をより安定させることができ、また、回路の集積度の低下を招くこともない。
【0018】
また、本発明の半導体装置は、上記半導体装置において、前記第2の電源配線は、一方の端部近傍のみを第4の電源配線に接続されたライン状配線であるものを含む。
【発明の効果】
【0019】
以上説明してきたように、本発明によれば、電源配線に挟まれた層間でコンデンサを形成することによって、配線リソースの低下を抑えつつ回路の集積度を下げることなく供給電源電位を安定に保つことができる。また、結果として電源配線の面積が増大することから、電源配線による配線抵抗を削減し電流供給量を増加、安定させることで供給電源電位を安定に保つことができる。
【発明を実施するための最良の形態】
【0020】
(実施の形態1)
図1(a)は、本発明の実施の形態1の半導体装置の電源配線構造を示す平面図である。また図1(b)は、図1(a)のA-A断面を示す図である。
本実施の形態では、基板(図示せず)上に、それぞれ層間絶縁膜(図示せず)を挟んで順次積層された、第1の導電層と第2の導電層と第3の導電層を備えた半導体装置であって、第1の導電層に配線され、第1の電位であるグランド電位に接続された第1の電源配線としてのグランドライン101と、前記第2の導電層に配線され、第2の電位である電源電位に接続された第2の電源配線としての電源ライン121が前記層間絶縁膜を挟んで平行に対向配置され、コンデンサを形成したことを特徴とするものである。そしてこれらグランドライン101および電源ライン121に直交するとともに互いに平行となるように第3の導電層に配線され、それぞれ第1および第2の電位に接続された第3および第4の電源配線としてのグランドライン104および電源ライン103を具備している。また第5の電源配線としてのグランドライン105と、第6の電源配線としての電源ライン106とが第3の導電層に設けられている。また第7の電源配線としての電源ライン102が、グランドライン101と平行に第1の導電層に設けられている。
【0021】
図1において101および102は第1の導電層に形成したグランドラインおよび電源ラインであり、104、105は第1の導電層よりも上層に形成される第3の導電層に形成したグランドラインを示している。103、106は第3の導電層に形成した電源ラインを示している。ここで、111および113はグランドライン101とグランドライン103ならびにグランドライン106とをそれぞれ接続するグランドラインコンタクトであり、112および114は電源ライン102と電源ライン103ならびに電源ライン106とをそれぞれ接続する電源ラインコンタクトである。121は、グランドライン101の直上で第1の導電層と第3の導電層の間に形成される第2の導電層に形成した電源ラインである。115は電源ライン103と電源ライン121を接続する電源ラインコンタクトであり、131はグランドライン101と電源ライン121によって形成されるコンデンサである。
【0022】
図1に示すように電源ライン121を形成することで、グランドライン101と電源ライン121の間にコンデンサ131を形成することができる。このコンデンサ131によって、配線リソースの低下を抑えつつ供給電源電位を安定に保つことができる。また、第1の導電層の基本配線方向が横、第2の導電層の基本配線方向が横、第3の基本配線方向が縦である場合、第2の導電層に電源ラインまたはグランドラインのどちらか片方の配線を追加することで実現できるため、第2の導電層の配線リソースの低下を、より効果的に抑えることができる。
【0023】
(第2の実施の形態)
図2(a)は、本発明の第2の実施の形態の半導体装置の電源配線構造を示す平面図である。また図2(b)は、図2(a)のB-B断面を示した図である。
本実施の形態では、第3の導電層に配線され、前記第3の電源配線としてのグランドライン204に平行となるように配設された第4の電源配線としての電源ライン203、第5および第6の電源配線としてのグランドライン205および電源ライン206を備え、第3乃至第6の電源配線は、順次並置され、前記第3の電源配線と前記第5の電源配線、および前記第4の電源配線と前記第6の電源配線とが接続され、第2の電源配線としての電源ライン221の両端が電源ラインコンタクト215および216を介して第3層配線に設けられた電源ライン203,205に接続されたことを特徴とする。
【0024】
図2において201は第1の導電層に形成したグランドラインであり、204、206は第1の導電層よりも上層に形成される第3の導電層に形成したグランドラインを示している。202は第1の導電層に形成した電源ラインであり、203、205は第3の導電層に形成した電源ラインを示している。ここで、211および213はグランドライン201とグランドライン204ならびにグランドライン206とをそれぞれ接続するグランドラインコンタクトであり、212および214は電源ライン202と電源ライン203ならびに電源ライン205とをそれぞれ接続する電源ラインコンタクトである。221は、グランドライン201の直上で第1の導電層と第3の導電層の間に形成される第2の導電層に形成した電源ラインである。215および216は電源ライン221と電源ライン203ならびに電源ライン206をそれぞれ接続する電源ラインコンタクトであり、231はグランドライン201と電源ライン221によって形成されるコンデンサである。
【0025】
図2に示すように電源ライン221を形成することで、グランドライン201と電源ライン221の間にコンデンサ231を形成することができる。コンデンサ231と電源ライン221と電源ライン203および電源ライン205を接続することによる電源配線の抵抗の削減効果によって供給電源電位を安定に保つことができる。
【0026】
(第3の実施の形態)
図3(a)は、本発明の第3の実施の形態の半導体装置の電源配線構造を示す平面図である。また図3(b)は、図3(a)のC-C断面を示した図であり、図3(c)は図3(a)のD-D断面を示した図である。
この半導体装置は、第1の電源配線としてのグランドライン301と第7の電源配線としての電源ライン302とが、前記第4の電源配線としての電源ライン304と第6の電源配線としての電源ライン306に挟まれる領域よりも外側に延長されていることを特徴とする。
【0027】
図3において301は第1の導電層に形成したグランドラインであり、304、306は第1の導電層よりも上層に形成される第3の導電層に形成したグランドラインを示している。302は第1の導電層に形成した電源ラインであり、303、305は第3の導電層に形成した電源ラインを示している。ここで、311および313はグランドライン301とグランドライン304ならびにグランドライン306とをそれぞれ接続するグランドラインコンタクトであり、312および314は電源ライン302と電源ライン303ならびに電源ライン305とをそれぞれ接続する電源ラインコンタクトである。
【0028】
321は、グランドライン301の直上で第1の導電層と第3の導電層の間に形成される第2の導電層に形成した電源ラインである。315および316は電源ライン321と電源ライン303ならびに電源ライン306をそれぞれ接続する電源ラインコンタクトであり、331はグランドライン301と電源ライン321によって形成されるコンデンサである。また322は、電源ライン302の直上で第1の導電層と第3の導電層の間に形成される第2の導電層に形成したグランドラインである。317は、グランドライン322とグランドライン304または306をそれぞれ接続するグランドラインコンタクトであり、332は、電源ライン302とグランドライン322によって形成されるコンデンサである。
【0029】
図3に示すように電源ライン321およびグランドライン322を形成することで、グランドライン301と電源ライン321の間にコンデンサ331と、電源ライン302とグランドライン322の間にコンデンサ332を形成することができる。コンデンサ331およびコンデンサ332ならびに電源ライン321と電源ライン303および電源ライン305を接続することによる電源配線の抵抗の削減効果によって供給電源電位を安定に保つことができる。
【0030】
(第4の実施の形態)
図4(a)は、本発明の第4の実施の形態の半導体装置の電源配線構造を示す平面図である。また図4(b)は、図4(a)のE-E断面を示した図であり、図4(c)は図4(a)のF-F断面を示した図である。
この半導体装置は、第1の導電層に、第1の電源配線としてのグランドライン401に平行でかつ第1の電源配線と異なる第2の電位に接続された第7の電源配線としての電源ライン402と、層間絶縁膜を挟んで対向するように第2の導電層に配線した第8の電源配線としてのグランドライン422がその交差領域で前記第4の電源配線としてのグランドライン406および第9の電源配線としてのグランドライン407に接続したことを特徴とする
【0031】
図4において401は第1の導電層に形成したグランドラインであり、404、406、407は第1の導電層よりも上層に形成される第3の導電層に形成したグランドラインを示している。402は第1の導電層に形成した電源ラインであり、403、405、408は第3の導電層に形成した電源ラインを示している。ここで、411と413はグランドライン401とグランドライン404ならびにグランドライン406ならびにグランドライン407とをそれぞれ接続するグランドラインコンタクトであり、412と414および418は電源ライン402と電源ライン403ならびに電源ライン405ならびに電源ライン408とをそれぞれ接続する電源ラインコンタクトである。
【0032】
421は、グランドライン401の直上で第1の導電層と第3の導電層の間に形成される第2の導電層に形成した電源ラインである。415および416および419は電源ライン421と電源ライン403ならびに電源ライン406ならびに408をそれぞれ接続する電源ラインコンタクトであり、431はグランドライン401と電源ライン421によって形成されるコンデンサである。
422は、電源ライン402の直上で第1の導電層と第3の導電層の間に形成される第2の導電層に形成したグランドラインである。417は、グランドライン422とグランドライン404またはグランドライン406またはグランドライン407をそれぞれ接続するグランドラインコンタクトであり、432は、電源ライン402とグランドライン422によって形成されるコンデンサである。
【0033】
本発明の第4の実施の形態は、本発明の第3の実施の形態で示した形態を拡張したものであり、本発明の第3の実施の形態で示した構造を形成可能な領域にさらに拡大し、供給電源電位をより安定に保つ効果を増大させる形態である。
【0034】
(実施の形態5)
図5(a)は、本発明の実施の形態5の半導体装置の電源配線構造を示す平面図である。また図5(b)は、図5(a)のA-A断面を示す図、図5(c)は、図5(a)のG-G断面を示す図である。
本実施の形態は、実施の形態1の変形例であり、図1に示した電源配線構造において図5(b)に示す、図5(a)のA-A断面図は実施の形態1とまったく同様であるが、図5(a)のG-G断面図である図5(c)に示すように、第1の導電層に形成した電源ライン102に平行となるように、第2の導電層に、グランドライン522を形成し、層間絶縁膜を挟んで形成されるコンデンサ532を形成したことを特徴とするものである。ここで、522はグランドラインコンタクト517を介して最上層である第3の導電層に形成されたグランドライン105に接続されている。他は実施の形態1と同様である。
【0035】
本実施の形態では、図5に示すように第2の導電層に、第1の導電層に形成された電源ライン102およびグランドライン101のそれぞれに平行にグランドライン522および電源ライン121を形成することで、グランドライン101と電源ライン121の間にコンデンサ131を形成するとともに、グランドライン522と電源ライン102の間にコンデンサ532を形成することができる。これら2つのコンデンサ131、532によって、配線リソースの低下を抑えつつ供給電源電位を安定に保つことができる。また、第1の導電層の基本配線方向が横、第2の導電層の基本配線方向が横、第3の基本配線方向が縦である場合、第2の導電層に電源ラインまたはグランドラインのどちらか片方の配線を追加することで実現できるため、第2の導電層の配線リソースの低下を、より効果的に抑えることができる。
【0036】
(実施の形態6)
この構造は、連続配置するのに有効である。園一例を図6に示す。図6(a)は、本発明の実施の形態6の半導体装置の電源配線構造を示す平面図である。また図6(b)は、図6(a)のH-H断面を示す図、図6(c)は、図6(a)のI-I断面を示す図である。
本実施の形態では、実施の形態5の構造において、コンデンサを連続配置する場合の例を示す図であり、第2の導電層にグランドライン621および電源ライン622が連続配置されている実施の形態5と同様であるが、図6(a)乃至図6(c)に示すように、第1の導電層に形成した電源ライン102に平行となるように、第2の導電層に、グランドライン622を形成し、層間絶縁膜を挟んで形成されるコンデンサ632を形成するとともに、第1の導電層に形成したグランドライン101に平行となるように、第2の導電層に、電源ライン621を形成し、層間絶縁膜を挟んで形成されるコンデンサ631を形成したことを特徴とするものである。ここで、622はグランドラインコンタクト617を介して最上層である第3の導電層に形成されたグランドライン105に接続されている。他は実施の形態5と同様である。
そしてこの破線Uで囲まれた領域を1ユニットとして、繰り返し配置することにより、占有面積を最小限に抑え、大容量の配線バッファを形成することが可能となる。
【0037】
なお、本発明は、近年の配線層の多い半導体装置において、配線リソースに余裕がある箇所においても効果を得ることができ、また、基本配線方向が横、横、縦と積層されている場合に特に有効である。
【0038】
また、中間位に位置する配線の基本配線方向に応じて、上層の配線ラインとの間に容量を形成するか、下層の配線ラインとの間に容量を形成するかを選択し、コンタクトホールの形成を調整するようにすればよい。
【0039】
なお、本発明の配線構造は、例えば出力バッファ等の入出力領域のセル近傍もしくは直上の電源ラインVDDおよびグランドラインGND等、半導体装置内の一部に適用するだけでも有効であるが、半導体装置の内部回路が配置されるコア領域にも適用することによって、さらに電源ラインVDDおよびグランドラインGNDの安定性を向上させることができる。
【0040】
また、配線方向については、マトリックス配線の場合は、通常直交するように形成されるが、直交する場合のみならず、斜め方向に傾斜して配置されるような場合についても有効であり、上層または下層のいずれの配線に対向するように配置できるかに応じて、対向配置する配線との間にコンデンサが形成できるように、対向配置する配線の電位と異なる電位の配線に、コンタクトを形成するようにすればよい。
【0041】
以上、本発明の半導体装置について詳細に説明したが、本発明は上記実施例に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはいうまでもない。
【産業上の利用可能性】
【0042】
本発明は、占有面積を増大することなく、電源ノイズによるLSIの動作速度劣化や動作が不安定になることを防止することができることから、ピーク電力の大きな高速プロセッサなどの半導体装置として有用である。
【図面の簡単な説明】
【0043】
【図1】(a):本発明の実施の形態1を示す平面図、(b):図1(a)のA-A断面を示す図
【図2】(a):本発明の実施の形態2を示す平面図、(b):図2(a)のB-B断面を示す図
【図3】(a):本発明の実施の形態3を示す平面図、(b):図3(a)のC-C断面を示す図、(c):図3(a)の点線Dでの断面構成を示す図
【図4】(a):本発明の実施の形態4を示す平面図、(b):図4(a)のE-E断面を示す図、 (c):図4(a)のF-F断面を示す図
【図5】(a):本発明の実施の形態5を示す平面図、(b):図5(a)のA-A断面を示す図、(c):図5(a)のG-G断面を示す図
【図6】(a):本発明の実施の形態6を示す平面図、(b):図6(a)のH-H断面を示す図、 (c):図6(a)のI-I断面を示す図
【符号の説明】
【0044】
101、104、105 グランドライン
102、103、106,121 電源ライン
111、113 グランドラインコンタクト
112、114、115 電源ラインコンタクト
131 コンデンサ




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013