米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> カシオ計算機株式会社

発明の名称 画像読取装置及びその駆動制御方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−60070(P2007−60070A)
公開日 平成19年3月8日(2007.3.8)
出願番号 特願2005−240771(P2005−240771)
出願日 平成17年8月23日(2005.8.23)
代理人 【識別番号】100096699
【弁理士】
【氏名又は名称】鹿嶋 英實
発明者 山内 慎吾
要約 課題
複数の制御端子を備える複数のフォトセンサが2次元配列されたフォトセンサアレイに配設されるゲートライン数を削減することにより、製造歩留まりを向上させるとともに、センサパネルの光透過率を向上させて被写体の画像パターンを良好に読み取ることができ、さらに、ドライバ数を削減することにより、製品コスト及び実装面積を削減することができる画像読取装置及びその駆動制御方法を提供する。

解決手段
画像読取装置は、複数のダブルゲート型フォトセンサDPSをマトリクス状に配列した透過型のフォトセンサアレイ110と、相互に隣接する行(i行目と(i+1)行目)に配列されたダブルゲート型フォトセンサDPS(i)のボトムゲート端子BGとダブルゲート型フォトセンサDPS(i+1)のトップゲート端子TGに接続され行方向に伸延するゲートラインGLと、各ゲートラインGLに接続されたゲートドライバ120と、を有している。
特許請求の範囲
【請求項1】
入射した光の量を検出する複数のフォトセンサが2次元配列されたセンサアレイを備えた画像読取装置において、
前記各フォトセンサは、複数の制御端子を有し、
前記センサアレイは、相互に隣接する行のうち、一方の行の前記各フォトセンサの前記複数の制御端子における第1の制御端子と他方の行の前記各フォトセンサの前記複数の制御端子における第2の制御端子に共通に接続された制御ラインが複数配設された構成を有していることを特徴とする画像読取装置。
【請求項2】
前記フォトセンサは、半導体層の下方及び上方に各々、第1のゲート電極及び第2のゲート電極が配置されたダブルゲート型の薄膜トランジスタ構造を有し、前記第1のゲート電極が前記第1の制御端子に接続され、前記第2のゲート電極が前記第2の制御端子に接続されていることを特徴とする請求項1記載の画像読取装置。
【請求項3】
前記画像読取装置は、
前記複数の制御ラインに接続され、前記隣接する行の前記フォトセンサに対して、前記各制御ラインを介して、単一の制御信号を一括して印加する動作を、各行ごとに順次実行する走査ドライバと、
前記センサアレイに配列された各列の前記フォトセンサごとに配設された複数の読み出しラインと、
前記複数の読み出しラインに接続され、前記各列の前記各フォトセンサにより検出された前記光の量に応じた電気信号を、前記複数の読み出しラインを介して、一斉に読み出す読み出しドライバと、
を、さらに備えたことを特徴とする請求項1又は2記載の画像読取装置。
【請求項4】
前記画像読取装置は、前記センサアレイ上に被写体が載置される検知面を有し、
前記フォトセンサは、前記被写体に照射されて反射した光を検出することにより、前記被写体の画像パターンを読み取ることを特徴とする請求項1乃至3のいずれかに記載の画像読取装置。
【請求項5】
複数の動作状態を経て、入射した光の量を検出する複数のフォトセンサが2次元配列されたセンサアレイを備え、該センサアレイ上に設けられた検知面に載置された被写体に照射されて反射した光を、前記フォトセンサにより検出することにより、前記被写体の画像パターンを読み取る画像読取装置の駆動制御方法において、
前記センサアレイに配列された相互に隣接する行に、単一の制御信号を印加して、一方の行の前記各フォトセンサを第1の動作状態に設定し、同時に、他方の行の前記フォトセンサを第2の動作状態に設定する動作を、前記各行ごとに順次実行することを特徴とする画像読取装置の駆動制御方法。
【請求項6】
前記フォトセンサは、半導体層の下方及び上方に各々、第1のゲート電極及び第2のゲート電極が配置されたダブルゲート型の薄膜トランジスタ構造を有し、
前記一方の行の前記フォトセンサの前記第1のゲート電極に前記単一の制御信号を印加することにより、前記被写体に照射されて反射した前記光の量に応じた電気信号を、前記一方の行の前記フォトセンサから読み出す読み出し動作状態に設定し、
前記他方の行の前記フォトセンサの前記第2のゲート電極に前記単一の制御信号を印加することにより、前記他方の行の前記フォトセンサに蓄積された電荷を放出して初期化するリセット動作状態に設定することを特徴とする請求項5記載の画像読取装置の駆動制御方法。
発明の詳細な説明
【技術分野】
【0001】
本発明は、画像読取装置及びその駆動制御方法に関し、特に、ダブルゲート型の薄膜トランジスタ構造を有するフォトセンサからなるセンサアレイを備え、所望の被写体の2次元画像(画像パターン)を読み取る画像読取装置、及び、該画像読取装置の駆動制御方法に関する。
【背景技術】
【0002】
従来、印刷物や写真、指紋等の被写体の画像パターンを読み取る画像読取装置として、例えば、CCD(Charge Coupled Device)等の光電変換素子(フォトセンサ)をライン状又はマトリクス状に配列したフォトセンサアレイを備え、該フォトセンサアレイ上の検知面に載置された被写体に対して光を照射し、その反射光を各フォトセンサにより検出して電気信号に変換することにより、被写体の画像パターンを読み取るものが知られている。
【0003】
ここで、CCDは、周知の通り、各フォトセンサの受光部に入射した光(上記反射光に相当する)の光量に対応して発生する電子−正孔対の量(電荷量)を、水平走査回路及び垂直走査回路を用いて検出し、被写体の画像パターンの明暗情報を読み取るものであり、デジタルビデオカメラや複写機等、様々な撮像装置や画像読取装置に適用されている。このようなCCDを用いた画像読取装置においては、上記走査回路により走査された各フォトセンサを選択状態にするための選択トランジスタを、各フォトセンサごとに設ける必要があるため、検出精度を向上(すなわち、読取画像を高精細化)させるために読取画素(フォトセンサ)数を増大させると、装置規模が大型化するという問題を有している。
【0004】
そこで、近年、このような問題を解決するための構成として、例えば、特許文献1等に記載されているように、ダブルゲート型の薄膜トランジスタ構造を有し、フォトセンサ自体にフォトセンス機能(光量検出機能)と選択トランジスタ機能とを持たせた、いわゆる、ダブルゲート型フォトセンサが開発され、読取画素の高密度化による読取画像の高精細化や、システムの小型化を図る試みがなされている。
【0005】
ここで、特許文献1等に記載されたダブルゲート型フォトセンサの素子構造、当該フォトセンサを2次元配列したフォトセンサアレイを備えた画像読取装置(フォトセンサアレイ及びその周辺回路)及びその駆動制御方法について説明する。
図7は、ダブルゲート型フォトセンサの素子構造を示す概略構成図である。ここで、図7(a)は、ダブルゲート型フォトセンサの構成例を示す概略断面図であり、図7(b)は、図7(a)に示したダブルゲート型フォトセンサの等価回路図である。
【0006】
図7(a)に示すように、特許文献1等に記載されたダブルゲート型フォトセンサPSは、概略、可視光の入射により電子−正孔対が生成される半導体層(チャネル領域)11と、該半導体層11の両端に、不純物層(オーミックコンタクト層)17、18を介して形成され、可視光に対して不透明な導電性材料からなるドレイン電極12(ドレイン端子D)及びソース電極13(ソース端子S)と、半導体層11の上方(図面上方)にブロック絶縁膜(ストッパ膜)14及び上部ゲート絶縁膜15を介して形成され、可視光に対して透明な電極材料からなるトップゲート電極TGx(トップゲート端子TG、制御端子)と、半導体層11の下方(図面下方)に下部ゲート絶縁膜16を介して形成され、可視光に対して不透明な電極材料からなるボトムゲート電極BGx(ボトムゲート端子BG、制御端子)と、を有して構成されている。
【0007】
そして、このようなダブルゲート型フォトセンサPSは、図7(a)に示すように、透明な絶縁性基板SUB上に薄膜形成されている。また、該ダブルゲート型フォトセンサPSを含む絶縁性基板SUBの一面側(図面上面側)には保護絶縁膜(オーバーコート膜)19が被覆形成され、当該保護絶縁膜19の上面に、被写体が載置される検知面DTCが設けられている。
【0008】
なお、図7(a)に示したような素子構造を有するダブルゲート型フォトセンサPSは、一般に、図7(b)に示すような等価回路により表される。ここで、TGはトップゲート電極TGxに電気的に接続されたトップゲート端子、BGはボトムゲート電極BGxに電気的に接続されたボトムゲート端子、Dはドレイン電極12に電気的に接続されたドレイン端子、Sはソース電極13に電気的に接続されたソース端子である。
【0009】
次いで、上述したような素子構造を有するダブルゲート型フォトセンサ2次元配列したフォトセンサアレイを備えた画像読取装置(フォトセンサアレイ及びその周辺回路)について説明する。
図8は、従来技術における画像読取装置(フォトセンサアレイ及びその周辺回路)の一例を示す概略構成図である。
【0010】
図8に示すように、ダブルゲート型フォトセンサを適用した画像読取装置は、ガラス基板等の透明な絶縁性基板(図示を省略;図7に示した絶縁性基板SUBに相当する)の一面側に、複数のダブルゲート型フォトセンサPSがマトリクス状に配列されたフォトセンサアレイ110Pと、各ダブルゲート型フォトセンサPSのトップゲート端子TGを行方向に接続して配設されたトップゲートラインTLに接続されたトップゲートドライバ120Pと、各ダブルゲート型フォトセンサPSのボトムゲート端子BGを行方向に接続して配設されたボトムゲートラインBLに接続されたボトムゲートドライバ130Pと、各ダブルゲート型フォトセンサPSのドレイン端子Dを列方向に接続して配設されたドレインライン(データライン)DLに接続されたドレインドライバ140Pと、備えた構成を有している。
ここで、フォトセンサアレイ110Pに配列された各ダブルゲート型フォトセンサPSのソース端子Sは、ソースライン(コモンライン)SLを介して、共通の低電位電圧(例えば、接地電位)Vssに接続されている。
【0011】
ここで、図8に示したトップゲート制御信号は、トップゲートドライバ120Pにおいて後述するリセット電圧(リセットパルス)及びキャリヤ蓄積電圧のいずれかとして、選択的に出力される信号φT1、φT2、…φTi、…φTn(iは1≦i≦nとなる任意の正の整数)を生成するための制御信号であり、ボトムゲート制御信号は、ボトムゲートドライバ130Pにおいて後述する読み出し電圧及び非読み出し電圧のいずれかとして、選択的に出力される信号φB1、φB2、…φBi、…φBnを生成するための制御信号であり、ドレイン制御信号は、ドレインドライバ140Pにおいて後述するプリチャージ電圧Vpgを各ダブルゲート型フォトセンサPSに印加するとともに、各ダブルゲート型フォトセンサPSに蓄積されたキャリヤに対応するデータ電圧Vrdの読み出しを制御するための制御信号である。これらの制御信号はいずれも、例えば、図示を省略したシステムコントローラ等により生成されて供給される。
【0012】
次いで、上述した画像読取装置(フォトセンサアレイ)の駆動制御方法について、図面を参照して説明する。
図9は、従来技術における画像読取装置(フォトセンサアレイ)の駆動制御方法の一例を示すタイミングチャートである。
【0013】
上述したフォトセンサアレイ110P(ダブルゲート型フォトセンサPS)における駆動制御方法は、例えば、図9に示すように、所定の処理動作期間(1処理サイクル)に、リセット期間Trst、電荷蓄積期間Ta、プリチャージ期間Tprch及び読み出し期間Treadを設定することにより実現される。
【0014】
リセット期間Trstにおいては、トップゲートドライバ120PによりトップゲートラインTLを介して、i行目のダブルゲート型フォトセンサPSのトップゲート端子TGにハイレベルのリセットパルスφTiを印加して、半導体層11に蓄積されているキャリヤ(ここでは、正孔)を放出するリセット動作を実行する。
【0015】
次いで、電荷蓄積期間Taにおいては、トップゲートドライバ120Pによりトップゲート端子TGにローレベルのバイアス電圧φTiを印加することにより、上記リセット動作を終了し、電荷蓄積動作(キャリヤ蓄積動作)をスタートする。
この電荷蓄積期間Taにおいては、例えば、透明な絶縁性基板SUBの背面側に設けられた光源から放射された光が、絶縁性基板SUB及びフォトセンサアレイ110Pの素子間領域(ブルゲート型フォトセンサPSが形成されていない領域)を透過して、フォトセンサアレイ110Pの上面に設けられた検知面DTCに密着して載置された被写体に照射され、当該被写体の画像パターン(明暗パターン)に応じて反射した光(反射光)が、図7に示したダブルゲート型フォトセンサPSを構成するトップゲート電極TGx、上部ゲート絶縁膜15及びブロック絶縁膜14を通過して半導体層11に入射する。
【0016】
これにより、電荷蓄積期間Ta中に半導体層11に入射した光量に応じて、半導体層11で電子−正孔対が生成され、キャリヤ(正孔)が蓄積される。
ここで、被写体の画像パターン(明暗パターン)に応じて、フォトセンサアレイ110Pに配列されたダブルゲート型フォトセンサPSの各々に入射する光量が異なることになるので、蓄積される電荷量も異なることになる。
【0017】
そして、プリチャージ期間Tprchにおいては、上記電荷蓄積期間Taに並行して、ドレインドライバ140PによりドレインラインDLを介してドレイン端子Dにハイレベルのプリチャージパルス(プリチャージ電圧Vpg)を印加し、ドレイン電極12に電荷を保持させるプリチャージ動作を実行する。
【0018】
次いで、読み出し期間Treadにおいては、上記プリチャージ期間Tprchが経過した後、ボトムゲートドライバ130PによりボトムゲートラインBLを介して、ボトムゲート端子BGにハイレベルの読み出しパルスφBiを印加することにより、電荷蓄積期間Taに上記チャネル領域に蓄積されたキャリヤ(正孔)に応じたドレイン電圧VD(データ電圧Vrd)を、ドレインラインDLを介してドレインドライバ140Pにより読み出す読み出し動作が実行される。
【0019】
ここで、読み出しパルスφBiの印加期間(読み出し期間)におけるドレイン電圧VD(データ電圧Vrd)の変化傾向は、電荷蓄積期間Taに蓄積されたキャリヤが多い場合(明状態)には、電圧が急峻に低下する傾向を示し、一方、蓄積されたキャリヤが少ない場合(被暗状態)には緩やかに低下する傾向を示すので、例えば、読み出し期間Treadの開始から所定の時間経過後のデータ電圧Vrdを検出することにより、ダブルゲート型フォトセンサPSに入射した光の量、すなわち、被写体の画像パターンに対応した明度データ(明暗情報)を検出することができる。
【0020】
そして、このような特定の行(i行目)に対する一連の明度データ検出動作を1処理サイクルとして、上述したフォトセンサアレイ110Pの各行(i=1、2、・・・n)に対して、同等の動作処理を繰り返し実行することにより、ダブルゲート型フォトセンサPSからなるフォトセンサアレイ110Pを備えた画像読取装置を、被写体の画像パターンを明度データとして読み取るモノクローム型の画像読取装置として動作させることができる。
【0021】
【特許文献1】特許第3587131号公報 (第6頁〜第9頁、図1〜図6)
【発明の開示】
【発明が解決しようとする課題】
【0022】
しかしながら、上述したようなダブルゲート型フォトセンサを適用した画像読取装置においては、以下に示すような課題を有していた。すなわち、
(1)図7に示したように、ダブルゲート型フォトセンサPSは、単一の半導体層11に対して、上方及び下方にトップゲート電極TGx(制御端子)及びボトムゲート電極BGx(制御端子)が設けられた複数の制御端子を備える素子構造を有していることにより、図8に示したように、フォトセンサアレイ110Pの各行ごとに、トップゲートラインTL及びボトムゲートラインBLからなる2本一組(一対)のゲートラインを配設する必要があり、行方向に配設されるゲートライン数が多く装置構造が複雑であるため、製造歩留まりの低下や、フォトセンサアレイを透過する光量(すなわち、絶縁性基板及びフォトセンサアレイからなるセンサパネルの光透過率)の低下に起因して、被写体の読取画像が不鮮明になるという問題を有しいていた。
【0023】
(2)また、図9に示したように、ダブルゲート型フォトセンサPSのトップゲート電極TGx及びボトムゲート電極BGxに対して、異なるタイミングでリセットパルスφTi及び読み出しパルスφBiを印加する駆動制御方法を適用しているため、トップゲート電極TGx(トップゲートラインTL)側、及び、ボトムゲート電極BGx(ボトムゲートラインBL)側の各々に、トップゲートドライバ120P及びボトムゲートドライバ130Pを個別に設ける必要があり、ドライバ数に応じた製品コストの上昇や、実装面積の増大を招くという問題も有していた。
【0024】
そこで、本発明は、上記問題点に鑑み、複数の制御端子を備えるフォトセンサを2次元配列したフォトセンサアレイを備えた画像読取装置において、フォトセンサアレイに配設されるゲートライン数を削減することにより、製造歩留まりを向上させることができるとともに、センサパネルの光透過率を向上させて被写体の画像パターンを良好に読み取ることができ、さらに、ドライバ数を削減することにより、製品コスト及び実装面積を削減することができる画像読取装置及びその駆動制御方法を提供することを目的とする。
【課題を解決するための手段】
【0025】
請求項1記載の発明は、入射した光の量を検出する複数のフォトセンサが2次元配列されたセンサアレイを備えた画像読取装置において、前記各フォトセンサは、複数の制御端子を有し、前記センサアレイは、相互に隣接する行のうち、一方の行の前記各フォトセンサの前記複数の制御端子における第1の制御端子と他方の行の前記フォトセンサの前記複数の制御端子における第2の制御端子に共通に接続された制御ラインが複数配設された構成を有していることを特徴とする。
【0026】
請求項2記載の発明は、請求項1記載の画像読取装置において、前記フォトセンサは、半導体層の下方及び上方に各々、第1のゲート電極及び第2のゲート電極が配置されたダブルゲート型の薄膜トランジスタ構造を有し、前記第1のゲート電極が前記第1の制御端子に接続され、前記第2のゲート電極が前記第2の制御端子に接続されていることを特徴とする。
【0027】
請求項3記載の発明は、請求項1又は2記載の画像読取装置において、前記画像読取装置は、前記複数の制御ラインに接続され、前記隣接する行の前記フォトセンサに対して、前記各制御ラインを介して、単一の制御信号を一括して印加する動作を、各行ごとに順次実行する走査ドライバと、前記センサアレイに配列された各列の前記フォトセンサごとに配設された複数の読み出しラインと、前記複数の読み出しラインに接続され、前記各列の前記各フォトセンサにより検出された前記光の量に応じた電気信号を、前記複数の読み出しラインを介して、一斉に読み出す読み出しドライバと、を、さらに備えたことを特徴とする。
【0028】
請求項4記載の発明は、請求項1乃至3のいずれかに記載の画像読取装置において、前記画像読取装置は、前記センサアレイ上に被写体が載置される検知面を有し、前記フォトセンサは、前記被写体に照射されて反射した光を検出することにより、前記被写体の画像パターンを読み取ることを特徴とする。
【0029】
請求項5記載の発明は、複数の動作状態を経て、入射した光の量を検出するフォトセンサが2次元配列されたセンサアレイを備え、該センサアレイ上に設けられた検知面に載置された被写体に照射されて反射した光を、前記フォトセンサにより検出することにより、前記被写体の画像パターンを読み取る画像読取装置の駆動制御方法において、前記センサアレイに配列された相互に隣接する行に、単一の制御信号を印加して、一方の行の前記フォトセンサを第1の動作状態に設定し、同時に、他方の行の前記フォトセンサを第2の動作状態に設定する動作を、前記各行ごとに順次実行することを特徴とする。
【0030】
請求項6記載の発明は、請求項5記載の画像読取装置の駆動制御方法において、前記フォトセンサは、半導体層の下方及び上方に各々、第1のゲート電極及び第2のゲート電極が配置されたダブルゲート型の薄膜トランジスタ構造を有し、前記一方の行の前記フォトセンサの前記第1のゲート電極に前記単一の制御信号を印加することにより、前記被写体に照射されて反射した前記光の量に応じた電気信号を、前記一方の行の前記フォトセンサから読み出す読み出し動作状態に設定し、前記他方の行の前記フォトセンサの前記第2のゲート電極に前記単一の制御信号を印加することにより、前記他方の行の前記フォトセンサに蓄積された電荷を放出して初期化するリセット動作状態に設定することを特徴とする。
【発明の効果】
【0031】
本発明に係る画像読取装置及びその駆動制御方法は、半導体層の下方及び上方に各々、第1のゲート電極(ボトムゲート電極)及び第2のゲート電極(トップゲート電極)が配置されたダブルゲート型の薄膜トランジスタ構造を有する複数のフォトセンサ(ダブルゲート型フォトセンサ)を2次元配列したセンサアレイ(フォトセンサアレイ)を備えた画像読取装置において、センサアレイは、相互に隣接する行の、一方の行のフォトセンサの第1のゲート電極(第1の制御端子)と他方の行のフォトセンサの第2のゲート電極(第2の制御端子)に共通に接続された制御ライン(ゲートライン)が複数配設された構成を有し、走査ドライバ(ゲートドライバ)から当該制御ラインを介して、単一の制御信号(パルス信号、読み出し/リセットパルス)を印加することにより、一方の行のフォトセンサが第1の動作状態(読み出し動作状態)に設定され、同時に、他方の行のフォトセンサが第2の動作状態(リセット動作状態)に設定されるように駆動制御される。
【0032】
これにより、隣接する行のフォトセンサに対して1本の制御ラインを配設した構成で、センサアレイ上の検知面に載置された被写体の画像パターンを読み取る画像読取動作を実行することができるので、センサアレイに配設される制御ライン(ゲートライン)数を、従来構成に比較して半減させることができ、装置構造を簡略化して製造歩留まりを向上させることができるとともに、センサパネルの光透過率を向上させて、被写体の画像パターンを良好に読み取ることができる。
【0033】
また、各行の制御ラインに対して、単一の制御信号を順次印加する駆動制御方法を適用することができるので、センサアレイに付設される走査ドライバ(ゲートドライバ)の数を、従来構成に比較して半減させることができ、製品コストの削減、及び、実装面積の削減を図ることができる。
【発明を実施するための最良の形態】
【0034】
以下、本発明に係る画像読取装置及びその駆動制御方法について、実施の形態を示して詳しく説明する。
まず、本発明に係る画像読取装置の全体構成(フォトセンサアレイ及びその周辺回路)について説明する。
図1は、本発明に係る画像読取装置(フォトセンサアレイ及びその周辺回路)の一実施形態を示す概略構成図である。ここで、上述した従来技術(図8参照)と同等の構成については、同一又は同等の符号を付して説明する。
【0035】
本発明に係る画像読取装置は、図1に示すように、大別して、複数のダブルゲート型フォトセンサ(フォトセンサ)DPSを、例えば、n行×m列(n、mは任意の自然数)のマトリクス状に配列した透過型のフォトセンサアレイ(センサアレイ)110と、隣接する行(例えば、i行目と(i+1)行目)のうち、一方の行に配列されたダブルゲート型フォトセンサDPSのボトムゲート端子(第1の制御端子)BGと他方の行に配列されたダブルゲート型フォトセンサDPSのトップゲート端子(第2の制御端子)TGに接続され行方向に伸延するゲートライン(制御ライン)GLと、各列ごとのダブルゲート型フォトセンサDPSのドレイン端子Dを列方向に接続して伸延するドレインライン(読み出しライン)DLと、各ダブルゲート型フォトセンサDPSのソース端子Sを共通の低電位電圧(例えば、接地電位)Vssに接続するソースライン(コモンライン)SLと、各ゲートラインGLに接続されたゲートドライバ(走査ドライバ)120と、各ドレインラインDLに接続されたドレインドライバ(読み出しドライバ)140と、を有して構成されている。
【0036】
すなわち、本実施形態に係るフォトセンサアレイ110においては、相互に隣接する行のダブルゲート型フォトセンサDPSにおいて、i行目のボトムゲート端子BGと(i+1)行目のトップゲート端子TGが単一のゲートラインGLを介してゲートドライバ120に共通に接続されている。また、1行目のゲートラインGLには、1行目(i=1)のダブルゲート型フォトセンサDPSのトップゲート端子TGのみが接続され、(n+1)行目のゲートラインGLには、n行目のダブルゲート型フォトセンサDPSのボトムゲート端子BGのみが接続された構成を有している。
【0037】
これにより、ダブルゲート型フォトセンサDRSがn行配列されたフォトセンサアレイ110においては、(n+1)本のゲートラインGL(GL(1)、GL(2)、・・・GL(n)、GL(n+1))が配設された構成を有している。なお、図1において、ダブルゲート型フォトセンサDPSの行を示す符号iは、従来技術に示した場合と同様に、1≦i≦nを満たす任意の正の整数である。
【0038】
また、図1に示したゲート制御信号は、ゲートドライバ120において後述するリセット電圧(リセットパルス)及び読み出し電圧、又は、キャリヤ蓄積電圧及び非読み出し電圧のいずれかとして、選択的に出力される信号φG1、φG2、・・・φGi、・・・φGn、φG(n+1)を生成するための制御信号であり、ドレイン制御信号は、ドレインドライバ140において後述するプリチャージ電圧Vpgを各ダブルゲート型フォトセンサDPSに印加するとともに、各ダブルゲート型フォトセンサDPSに蓄積されたキャリヤに対応するデータ電圧Vrdの読み出しを制御するための制御信号である。これらの制御信号はいずれも、例えば、図示を省略したシステムコントローラ(タイミング制御手段)等により生成されて供給される。
【0039】
次いで、本実施形態に係る画像読取装置に適用されるダブルゲート型フォトセンサ(隣接する行におけるダブルゲート型フォトセンサとゲートラインとの接続関係)について具体的に説明する。
図2は、本実施形態に係る画像読取装置に適用可能なダブルゲート型フォトセンサの素子構造を示す概略構成図である。ここで、図2(a)は、隣接するダブルゲート型フォトセンサ相互の接続関係を示す平面図(上面図)であり、図2(b)、(c)は、図2(a)に示した素子構造の断面図である。なお、図2(a)、(b)においては、説明の都合上、1行目(i=1)と2行目(i=2)のダブルゲート型フォトセンサのみを示し、図2(a)においては、電極や配線間に形成される絶縁膜を省略して示した。また、従来技術に示したダブルゲート型フォトセンサ(図7参照)と同等の素子構造については、同一又は同等の符号を付して説明する。
【0040】
まず、上述した画像読取装置(フォトセンサアレイ110)に適用可能なダブルゲート型フォトセンサDPSは、各個別の素子構造としては、上述した従来技術に示した構成(図7参照)と同一の構成を有している。
すなわち、図2(c)に示すように、各ダブルゲート型フォトセンサDPSは、概略、励起光(可視光)の入射により電子−正孔対が生成されるアモルファスシリコン等の半導体層(チャネル領域)11と、該半導体層11の両端に、各々nシリコンからなる不純物層(オーミックコンタクト層)17、18を介して形成され、クロム、クロム合金、アルミニウム、アルミニウム合金等から選択された導電性材料からなり、可視光に対して不透明なドレイン電極12(ドレイン端子D)及びソース電極13(ソース端子S)と、半導体層11の上方(図面上方)にブロック絶縁膜(ストッパ膜)14及び上部ゲート絶縁膜15を介して形成され、酸化スズ膜やITO膜(インジウム−スズ酸化膜)等の透明電極層からなり、可視光に対して透明なトップゲート電極TGx(第2のゲート電極;トップゲート端子TG)と、半導体層11の下方(図面下方)に下部ゲート絶縁膜16を介して形成され、クロム、クロム合金、アルミニウム、アルミニウム合金等から選択された導電性材料からなり、可視光に対して不透明なボトムゲート電極BGx(第1のゲート電極;ボトムゲート端子BG)と、を有して構成されている。
【0041】
このようなダブルゲート型フォトセンサDPSは、周知の半導体製造技術を適用して、ガラス基板等の透明な絶縁性基板SUB上に薄膜形成されている。また、該ダブルゲート型フォトセンサDPSを含む絶縁性基板SUBの一面側(図面上面側)には保護絶縁膜(オーバーコート膜)19が被覆形成され、当該保護絶縁膜19の上面に、被写体が載置、密着される検知面DTCが設けられている。
【0042】
ここで、図2(c)に示したダブルゲート型フォトセンサDPSにおいて、トップゲート絶縁膜15、ブロック絶縁膜14、ボトムゲート絶縁膜16及び保護絶縁膜19を構成する絶縁膜は、いずれも半導体層11を励起する可視光に対して高い透過率を有する材質、例えば、窒化シリコンや酸化シリコン等により構成されていることにより、絶縁性基板SUB側(図面下方)に設けられた光源(図示を省略)から放射された光を、フォトセンサアレイ110の素子間領域(ダブルゲート型フォトセンサDPSが形成されていない領域)を介して図面上方に透過させて、検知面DTCに載置された被写体に照射し、該被写体の画像パターンに応じて反射した光がダブルゲート型フォトセンサDPS(半導体層11)に入射するように構成されている。
【0043】
そして、本実施形態に係るフォトセンサアレイ110においては、例えば、図2(a)、(b)に示すように、相互に隣接するi行目と(i+1)行目に配列されたダブルゲート型フォトセンサDPS(以下、「DPS(i)」、「DPS(i+1)」と記す)において、i行目のダブルゲート型フォトセンサDPS(i)のボトムゲート電極BGx(以下、「BG(i)」と記す)に一体的に形成された配線層と、(i+1)行目のダブルゲート型フォトセンサDPS(i+1)のトップゲート電極TGx(以下、「TG(i+1)」と記す)に一体的に形成された配線層とが、上部ゲート絶縁膜15及び下部ゲート絶縁膜16を貫通して形成されたコンタクトホールHLを介して電気的に接続された構成を有している。
【0044】
また、相互に隣接するi行目と(i+1)行目に配列されたダブルゲート型フォトセンサDPS(i)、DPS(i+1)において、i行目のダブルゲート型フォトセンサDPS(i)のボトムゲート電極BG(i)に一体的に形成された配線層(すなわち、(i+1)行目のダブルゲート型フォトセンサDPS(i+1)のトップゲート電極TG(i+1)がコンタクトホールHLを介して電気的に接続された配線層)は、図1に示したフォトセンサアレイ110の(i+1)行目に配設されたゲートラインGL(i+1)を構成する。
【0045】
また、1行目(i=1)に配列されたダブルゲート型フォトセンサDPS(1)のトップゲート電極TG(1)は、上部ゲート絶縁膜15及び下部ゲート絶縁膜16を貫通して形成されたコンタクトホールHLを介して、ボトムゲート電極BG(1)と同一の層に形成されたゲートラインGL(1)に電気的に接続された構成を有し、n行目(図2(b)、(c)においては、(i+1)=2行目)に配列されたダブルゲート型フォトセンサDPS(n)のボトムゲート電極BG(n)(図2(b)、(c)においては、BG(i+1))は、ゲートラインGL(n+1)(図2(b)、(c)においては、GL(i+2))と一体的に形成された構成を有している。
【0046】
これにより、後述するように、単一のゲートラインGL(例えば、GL(i))に印加されたパルス信号が、i行目のダブルゲート型フォトセンサDPS(i)においては、ボトムゲート電極BG(i)に印加されることにより、読み出し動作が実行され、一方、(i+1)行目のダブルゲート型フォトセンサDPS(i+1)においては、トップゲート電極TG(i+1)に印加されることにより、リセット動作が実行される。ここで、上記読み出し動作とリセット動作は、同時並行的に、又は、隣接(連続)するタイミングで実行されることになる。
【0047】
図3は、本実施形態に係る画像読取装置に適用可能なゲートドライバの一構成例を示す概略ブロック図である。
ゲートドライバ120は、例えば、図3に示すように、概略、図示を省略したシステムコントローラ等からゲート制御信号として供給されるスタート信号、基準クロック信号、出力イネーブル信号等に基づいて、スタート信号を基準クロック信号に基づくタイミングで順次次段へシフトしつつ、出力イネーブル信号等に基づくタイミングで、各行のゲートラインGL(i)(GL(1)、GL(2)、・・・GL(n))及びGL(n+1)に対応するシフト信号SG(i)(SG1、SG2、・・・SGn)及びSG(n+1)として出力するシフトレジスタ回路部121と、該シフトレジスタ回路部121から順次出力されるシフト信号SG(i)及びSG(n+1)を、所定の信号レベルに増幅して読み出し/リセットパルス(単一の制御信号)φG(i)及びφG(n+1)として、各ゲートラインGL(i)及びGL(n+1)に出力する出力バッファ部122と、を有して構成されている。
【0048】
ここで、上記出力バッファ部122により生成、出力される読み出し/リセットパルスφG(i)は、2行目(i=2)からn行目(i=n)の各ダブルゲート型フォトセンサDPS(i)に対しては、後述するリセットパルスと読み出しパルスの双方の機能を有するパルス信号として、隣接して配設されたゲートラインGL(i)及びGL(i+1)に共通に印加され、一方、1行目(i=1)のダブルゲート型フォトセンサDPS(1)に対しては、リセットパルスとしての機能のみを有するパルス信号として、ゲートラインGL(1)に印加される。
また、読み出し/リセットパルスφG(n+1)は、n行目のダブルゲート型フォトセンサDPS(n)に対して、詠み出しパルスとしての機能のみを有するパルス信号として、ゲートラインGL(n+1)に印加される。
【0049】
図4は、本実施形態に係る画像読取装置に適用可能なドレインドライバの一構成例を示す概略ブロック図である。
ドレインドライバ140は、例えば、図4に示すように、概略、図示を省略したシステムコントローラ等からドレイン制御信号として供給されるスタート信号、基準クロック信号、出力イネーブル信号等に基づいて、スタート信号を基準クロック信号に基づくタイミングで順次次段へシフトしつつ、出力イネーブル信号等に基づくタイミングで各ドレインラインDLに対応するシフト信号SD1、SD2、・・・SDmとして出力するシフトレジスタ回路部141と、ドレイン制御信号として供給されるプリチャージ信号φpgに基づくタイミング(後述するプリチャージ期間)で、各ドレインラインDLに所定のプリチャージパルス(プリチャージ電圧Vpg)を一斉に印加するプリチャージ回路部145と、ドレイン制御信号として供給されるサンプリング信号に基づくタイミング(後述する読み出し期間)で、各ドレインラインDLを介して各ダブルゲート型フォトセンサDPSに蓄積されたキャリヤに対応するドレインライン電圧VD(データ電圧Vrd)を並列的に読み出して保持するサンプリング回路部144と、上記サンプリング回路部144により読み出された(保持された)ドレインライン電圧VDを所定の信号レベルに増幅するソースフォロワ回路部143と、上記シフトレジスタ回路部141から順次出力されるシフト信号SD1、SD2、・・・SDmに基づくタイミングで、ソースフォロワ回路部143から出力されるデータ電圧を時系列的に取り出してシリアル信号に変換し、読取データ信号Vdataとして出力するパラレル−シリアル変換回路部142と、を有して構成されている。
【0050】
次に、上述した構成を有する画像読取装置(フォトセンサアレイ)の駆動制御方法について、図面を参照して説明する。
図5は、本実施形態に係る画像読取装置(フォトセンサアレイ)における隣接する行間での駆動制御方法の一例を示すタイミングチャートであり、図6は、本実施形態に係る画像読取装置(フォトセンサアレイ)における先頭行及び最終行での駆動制御方法の一例を示すタイミングチャートである。ここでは、上述したフォトセンサアレイ(図1)及びダブルゲート型フォトセンサ(図2)の構成を適宜参照しながら説明する。また、従来技術に示した駆動制御方法(図9参照)と同等の動作期間及びパルス信号については、同一又は同等の符号を付して説明する。なお、以下に示す一連の画像読取装置の駆動制御動作は、例えば、図示を省略したシステムコントローラ等により制御される。
【0051】
まず、フォトセンサアレイ110に相互に隣接して配列された2行(i行目と(i+1)行目)のダブルゲート型フォトセンサDPS(i)、DPS(i+1)に着目して、上述したフォトセンサアレイ110の駆動制御方法を説明する。
各行のダブルゲート型フォトセンサDPSにおける駆動制御方法は、図5に示すように、従来技術に示した駆動制御方法と同様に、所定の処理動作期間(1処理サイクル)に、リセット期間Trst、電荷蓄積期間Ta、プリチャージ期間Tprch及び読み出し期間Treadを設定することにより実現される。
【0052】
ここで、図5及び後述する図6においては、プリチャージ期間Tprchが電荷蓄積期間Ta内に含まれるように設定された場合(Tprch<Ta)について説明するが、本発明はこれに限定されるものではなく、プリチャージ期間Tprchと電荷蓄積期間Taを同等の期間に設定するものであってもよい(Tprch≒Ta)。
【0053】
図5に示すように、まず、i行目のダブルゲート型フォトセンサDPS(i)におけるリセット期間Trstにおいては、ゲート制御信号に基づいて、ゲートドライバ120によりi行目のゲートラインGL(i)を介して、ダブルゲート型フォトセンサDPS(i)のトップゲート端子TG(トップゲート電極TG(i))にハイレベルのリセットパルスφG(i)を印加して、半導体層11に蓄積されているキャリヤ(ここでは、正孔)を放出するリセット動作を実行する。
【0054】
次いで、電荷蓄積期間Taにおいては、ゲートドライバ120によりi行目のゲートラインGL(i)を介して、ダブルゲート型フォトセンサDPS(i)のトップゲート端子TGにローレベルのバイアス電圧φG(i)を印加することにより、上記リセット動作を終了し、電荷蓄積動作(キャリヤ蓄積動作)をスタートする。
【0055】
この電荷蓄積期間Taにおいては、上述した従来技術と同様に、透明な絶縁性基板SUBの背面側に設けられた光源(バックライト)から放射された光が、絶縁性基板SUB及びフォトセンサアレイ110の素子間領域(下部ゲート絶縁膜16、上部ゲート絶縁膜15及び保護絶縁膜19)を透過して、フォトセンサアレイ110(保護絶縁膜19)の上面に設けられた検知面DTCに密着して載置された被写体に照射され、当該被写体の画像パターン(明暗パターン)に応じて反射した光(反射光)が、図2に示したダブルゲート型フォトセンサDPS(i)を構成するトップゲート電極TG(i)、上部ゲート絶縁膜15及びブロック絶縁膜14を通過して半導体層11に入射する。
【0056】
これにより、電荷蓄積期間Ta中に当該i行の各ダブルゲート型フォトセンサDPS(i)の半導体層11に入射した光量に応じて、半導体層11の入射有効領域(キャリヤ発生領域)で電子−正孔対が生成され、半導体層11とブロック絶縁膜14との界面近傍(チャネル領域周辺)にキャリヤ(正孔)が蓄積される。
ここで、被写体の画像パターン(明暗パターン)に応じて、フォトセンサアレイ110に配列された各ダブルゲート型フォトセンサDPSに入射する光量が異なるので、各ダブルゲート型フォトセンサDPSに蓄積される電荷量も異なることになる。
【0057】
そして、上記電荷蓄積期間Taに並行して実行されるプリチャージ期間Tprchにおいては、ドレイン制御信号として供給されるプリチャージ信号φpgに基づいて、ドレインドライバ140により各列のドレインラインDLを介して、i行の各ダブルゲート型フォトセンサDPS(i)のドレイン端子Dにハイレベルのプリチャージパルス(プリチャージ電圧Vpg)を印加し、ドレイン電極12に電荷を保持させるプリチャージ動作を実行する。
【0058】
次いで、読み出し期間Treadにおいては、上記プリチャージ期間Tprchが経過した後、ゲート制御信号に基づいて、ゲートドライバ120により(i+1)行目のゲートラインGL(i+1)を介して、ダブルゲート型フォトセンサDPS(i)のボトムゲート端子BG(ボトムゲート電極BG(i))にハイレベルの読み出しパルスφG(i+1)を印加することにより、電荷蓄積期間Taに上記チャネル領域に蓄積されたキャリヤ(正孔)に応じたドレイン電圧VD(データ電圧Vrd;電気信号)を、各列のドレインラインDLを介してドレインドライバ140により読み出す読み出し動作が実行される。
【0059】
ここで、上述した従来技術と同様に、読み出しパルスφG(i+1)の印加期間(読み出し期間)におけるドレイン電圧VD(データ電圧Vrd)の変化傾向は、電荷蓄積期間Taに蓄積されたキャリヤが多い場合(被写体による反射光量が多い明状態)には、電圧が急峻に低下する傾向を示し、一方、蓄積されたキャリヤが少ない場合(被写体による反射光量が少ない暗状態)には緩やかに低下する傾向を示す。したがって、例えば、読み出し期間Treadの開始から所定の時間経過後のデータ電圧Vrdを検出することにより、i行目のダブルゲート型フォトセンサDPS(i)に入射した光の量、すなわち、被写体の画像パターンに対応した明度データ(明暗情報)を検出することができる。
【0060】
そして、本実施形態においては、上述した読み出し期間Treadにおいて、ゲートドライバ120から(i+1)行目のゲートラインGL(i+1)にハイレベルの読み出しパルスφG(i+1)を印加する動作を、読み出し期間Tread(i行目のダブルゲート型フォトセンサDPS(i)において上述した一連の明度データ検出動作を実行する処理サイクル)の終了後においても継続することにより、次の(i+1)行目のダブルゲート型フォトセンサDPS(i+1)における処理サイクル(一連の明度データ検出動作)のリセット動作(リセット期間Trst)を連続して実行する。
【0061】
すなわち、本実施形態に係る画像読取装置(フォトセンサアレイ)の駆動制御方法においては、ゲートドライバ120から(i+1)行目のゲートラインGL(i+1)に印加されるハイレベルのパルス信号φG(i+1)が、i行目の処理サイクルにおける読み出し動作(第1の動作状態)を実行(読み出し期間Treadを設定)するための読み出しパルスとしての役割と、(i+1)行目の処理サイクルにおけるリセット動作(第2の動作状態)を実行(リセット期間Trstを設定)するためのリセットパルスとしての役割の双方を有し、単一のパルス信号(単一の制御信号)φG(i+1)に基づいて、i行目の読み出し動作と(i+1)行目のリセット動作が連続的に実行される。
【0062】
ここで、図1及び図2(a)、(b)に示したように、フォトセンサアレイ110に配列されたダブルゲート型フォトセンサDPSの各行に対応して配設されたゲートラインGLのうち、先頭行の1行目のゲートラインGL(1)は、1行目のダブルゲート型フォトセンサDPS(1)のトップゲート端子TG(トップゲート電極TG(1))にのみ接続された構成を有しているので、図6(a)に示すように、ゲートドライバ120からゲートライン(1)に印加されるハイレベルのパルス信号φG(1)は、1行目の処理サイクルにおけるリセット動作を実行するためのリセットパルスとしての役割のみを有し、上述したリセット期間Trstのみ印加されるように制御される。
【0063】
また、フォトセンサアレイ110に配設されたゲートラインGLのうち、最終行の(n+1)行目のゲートラインGL(n+1)は、n行目のダブルゲート型フォトセンサDPS(n)のボトムゲート端子BG(ボトムゲート電極BG(n))にのみ接続された構成を有しているので、図6(b)に示すように、ゲートドライバ120からゲートライン(n+1)に印加されるハイレベルのパルス信号φG(n+1)は、n行目の処理サイクルにおける読み出し動作を実行するための読み出しパルスとしての役割のみを有し、上述した読み出し期間Treadのみ印加されるように制御される。
【0064】
これにより、各行における一連の明度データ検出動作からなる処理サイクルを、フォトセンサアレイ110の各行(i=1、2、・・・n)ごとに順次、連続的に繰り返し実行することにより、ダブルゲート型フォトセンサDPSが2次元配列されたフォトセンサアレイ110上の検知面DTCに載置された被写体の画像パターンを明度データとして読み取ることができる。
【0065】
なお、上記においては、i行目の読み出し動作と(i+1)行目のリセット動作とが連続的に実行され、行毎に読み出し期間Treadとリセット期間Trstとが設けられる構成としたが、これは図9に示した従来の駆動制御方法と対応させるために、便宜上、このように表現したものである。すなわち、(i+1)行目のリセット動作は、単一のパルス信号φG(i+1)が印加され、i行目の読み出し動作が行われている期間中にも同時に行われているため、i行目の読み出し期間Treadは(i+1)行目のリセット期間Trstを兼ねていることになる。よって、2行目以降においては、実質的にリセット期間Trstを設けない構成としてもよい。
【0066】
したがって、本実施形態に係る画像読取装置及びその駆動制御方法によれば、ダブルゲート型フォトセンサを2次元配列したフォトセンサアレイを備えた画像読取装置において、従来、各行のダブルゲート型フォトセンサに対してトップゲートラインとボトムゲートラインからなる2本(一対)のゲートラインを必要としていたのに対して、各行ごとに1本のゲートラインを配設した構成を有しているので、フォトセンサアレイに配設されるゲートライン数が従来構成に比較して略半分に削減されることにより、装置構造を簡略化して製造歩留まりを向上させることができるとともに、センサパネルの光透過率を向上させて、被写体の画像パターンを良好に読み取ることができる。
【0067】
また、上述したように各行のダブルゲート型フォトセンサに対して、1本のゲートラインを配設した構成を有しているので、従来、トップゲートドライバ及びボトムゲートドライバの2組のゲートドライバを必要としていたのに対して、ゲートドライバの数を半減させることができ、製品コストの削減、及び、実装面積の削減を図ることができる。
【0068】
なお、上述したように、本実施形態に係る画像読取装置及びその駆動制御方法においては、相互に隣接する行のダブルゲート型フォトセンサに対して、単一のパルス信号(読み出し/リセットパルス)を印加することにより、一方の行(i行目)のダブルゲート型フォトセンサにおいて読み出し動作を実行させるとともに、他方の行((i+1)行目)のダブルゲート型フォトセンサにおいてリセット動作を実行させる駆動制御方法を適用している。
【0069】
そのため、i行目のダブルゲート型フォトセンサを構成するボトムゲート側の薄膜トランジスタのオン動作(導通状態)と、(i+1)行目のダブルゲート型フォトセンサを構成するトップゲート側の薄膜トランジスタのオン動作(導通状態)が、同時に実行されることになる。これにより、i行目のダブルゲート型フォトセンサからのドレインライン電圧(データ電圧)が、(i+1)行目のダブルゲート型フォトセンサにおけるトップゲート側の薄膜トランジスタのオン抵抗の影響を受けて変動する可能性を有している。
【0070】
このような隣接する行のダブルゲート型フォトセンサを同時に駆動させることに起因する影響を抑制して、各ダブルゲート型フォトセンサから読み出したドレインライン電圧(データ電圧)を、正確な読取データ信号として出力するためには、例えば、上記トップゲート側の薄膜トランジスタのオン抵抗を加味した電圧補正を実行する手法を適用することができる。
【0071】
また、他の手法としては、上記トップゲート側の薄膜トランジスタを構成するトップゲート電極は、ITO等の透明電極層により構成され、一方、ボトムゲート側の薄膜トランジスタを構成するボトムゲート電極は、アルミニウムやクロム等の金属電極層により構成されているので、トップゲート側の薄膜トランジスタのオン抵抗は、ボトムゲート側の薄膜トランジスタのオン抵抗に比較して、数桁以上大きな値を有している。したがって、上述したトップゲート側の薄膜トランジスタのオン抵抗の影響は、それほど大きなものとはならないので、この抵抗差をさらに大きくするように、ダブルゲート型フォトセンサの素子構造等を設計することにより、上記影響をさらに抑制することができる。
【図面の簡単な説明】
【0072】
【図1】本発明に係る画像読取装置(フォトセンサアレイ及びその周辺回路)の一実施形態を示す概略構成図である。
【図2】本実施形態に係る画像読取装置に適用可能なダブルゲート型フォトセンサの素子構造を示す概略構成図である。
【図3】本実施形態に係る画像読取装置に適用可能なゲートドライバの一構成例を示す概略ブロック図である。
【図4】本実施形態に係る画像読取装置に適用可能なドレインドライバの一構成例を示す概略ブロック図である。
【図5】本実施形態に係る画像読取装置(フォトセンサアレイ)における隣接する行間での駆動制御方法の一例を示すタイミングチャートである。
【図6】本実施形態に係る画像読取装置(フォトセンサアレイ)における先頭行及び最終行での駆動制御方法の一例を示すタイミングチャートである。
【図7】ダブルゲート型フォトセンサの素子構造を示す概略構成図である。
【図8】従来技術における画像読取装置(フォトセンサアレイ及びその周辺回路)の一例を示す概略構成図である。
【図9】従来技術における画像読取装置(フォトセンサアレイ)の駆動制御方法の一例を示すタイミングチャートである。
【符号の説明】
【0073】
110 フォトセンサアレイ
120 ゲートドライバ
140 ドレインドライバ
SUB 絶縁性基板
DPS、DPS(i) ダブルゲート型フォトセンサ
TGx、TG(i) トップゲート電極
BGx、BG(i) ボトムゲート電極
GL、GL(i) ゲートライン
HL コンタクトホール




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013