米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> カシオ計算機株式会社

発明の名称 シフトレジスタ及び電子装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−42271(P2007−42271A)
公開日 平成19年2月15日(2007.2.15)
出願番号 特願2006−228507(P2006−228507)
出願日 平成18年8月25日(2006.8.25)
代理人
発明者 佐々木 和広
要約 課題
トランジスタの特性変動を防ぐことにより、長期間安定して動作可能なシフトレジスタを提供する。

解決手段
このシフトレジスタは、複数の段RS(1)〜RS(n)からなり、段RS(1)〜RS(n)のそれぞれは、6つのTFT1〜6によって構成されている。k番目の段RS(k)において、TFT1のゲートには、前の段の出力信号OUTk−1(1番目の段では外部からのスタート信号Dst)が供給され、これがハイレベルになったときオンし、電源電圧Vddをドレインからソースに出力してノードAkに電荷を蓄積させることにより、TFT2、5をオンさせ、TFT3をオフさせる。また、TFT6は、次の段RS(k+1)の出力信号OUTk+1(n番目の段では外部からの終了信号Dend)が供給され、これがハイレベルになったときにオンして、ノードAkに蓄積された電荷を放出させる。
特許請求の範囲
【請求項1】
複数の段からなるシフトレジスタであって、前記シフトレジスタの各段は、
制御端子に、一方側に隣接する段の出力信号が供給され、電流路の一端に第1の電圧信号が供給される第1のトランジスタと、
制御端子に、他方側に隣接する段の出力信号が供給され、電流路の一端に第2の電圧信号が供給される第2のトランジスタと、
前記第1、第2のトランジスタのそれぞれの電流路の他端に制御端子が接続され、その間の配線に前記第1または第2のトランジスタを介して供給される前記第1または第2の電圧信号により電荷を蓄積すると共に、蓄積された電荷によってオンしているときに、電流路の一端に供給された第1または第2のクロック信号を電流路の他端から当該段の出力信号として出力させる第3のトランジスタとを備え、
前記第1、第2のトランジスタの少なくとも一方は、制御端子に供給された隣接する段の出力信号により、前記配線に蓄積された電荷を放出することができるように構成され、
前記第1、第2の電圧信号のレベルを切り替えることにより、前記第1、第2のトランジスタの一方を介して前記配線に電荷を蓄積できるようにし、前記第1、第2のトランジスタの他方を介して前記配線に蓄積された電荷を放出できるようにした
ことを特徴とするシフトレジスタ。
【請求項2】
前記複数の段の一方の端の段の第1、第2のトランジスタの一方は、外部から第1の制御信号が制御端子に供給されてオンし、前記配線に電荷を蓄積させ、
前記複数の段の他方の端の段の第1、第2のトランジスタの他方は、外部から第2の制御信号が制御端子に供給されてオンし、前記配線に蓄積された電荷を放出させる
ことを特徴とする請求項1に記載のシフトレジスタ。
【請求項3】
前記負荷は、電界効果トランジスタである
ことを特徴とする請求項1または2に記載のシフトレジスタ。
【請求項4】
前記第1、第2の電圧信号は、その一方がローレベルに維持されるようにレベルが切り替えられる
ことを特徴とする請求項1乃至3のいずれか1項に記載のシフトレジスタ。
【請求項5】
前記第1、第2の電圧信号のハイレベルは、前記第1、第2のクロック信号のハイレベルよりもレベルが小さい
ことを特徴とする請求項1乃至4のいずれか1項に記載のシフトレジスタ。
【請求項6】
前記第1、第2の電圧信号がハイレベルとなっている各期間は、前記第1、第2のクロック信号のいずれかがハイレベルとなっている各期間よりも短い
ことを特徴とする請求項1乃至5のいずれか1項に記載のシフトレジスタ。
【請求項7】
前記第1のクロック信号と第2のクロック信号とは、互いに位相が180°異なる
ことを特徴とする請求項1乃至6のいずれか1項に記載のシフトレジスタ。
【請求項8】
前記複数の段のそれぞれを構成する各トランジスタは、同一チャネル型の電界効果トランジスタである
ことを特徴とする請求項1乃至7のいずれか1項に記載のシフトレジスタ。
【請求項9】
前記第1、第2のトランジスタのそれぞれの電流路の他端に制御端子が接続され、その間の配線に前記第1または第2のトランジスタを介して供給される前記第1または第2の電圧信号により電荷を蓄積すると共に、蓄積された電荷によってオンしているときに、電流路の一端に負荷を介して電圧源から供給された信号を電流路の他端から放出させる第4のトランジスタと、
制御端子が前記負荷を介して前記電圧源に接続され、前記第4のトランジスタがオフしているときに前記電圧源から接続される信号によってオンすると共に、電流路の一端が前記第3のトランジスタの電流路の他端に接続された第5のトランジスタとをさらに備える
ことを特徴とする請求項1乃至8のいずれか1項に記載のシフトレジスタ。
【請求項10】
複数の段からなり、出力信号をシフトさせることによって所定レベルの信号を各段から順次出力するドライバと、複数の画素によって構成され、前記ドライバの各段から出力された出力信号によって駆動される駆動素子とを備え、
前記ドライバの各段は、
制御端子に、一方側に隣接する段の出力信号が供給され、電流路の一端に第1の電圧信号が供給される第1のトランジスタと、
制御端子に、他方側に隣接する段の他方の出力信号が供給され、電流路の一端に第2の電圧信号が供給される第2のトランジスタと、
前記第1、第2のトランジスタのそれぞれの電流路の他端に制御端子が接続され、その間の配線に前記第1または第2のトランジスタを介して供給される前記第1または第2の電圧信号により電荷を蓄積すると共に、蓄積された電荷によってオンしているときに、電流路の一端に供給された第1または第2のクロック信号を電流路の他端から当該段の出力信号として出力させる第3のトランジスタと、
前記第1、第2のトランジスタの少なくとも一方は、制御端子に供給された隣接する段の出力信号により、前記配線に蓄積された電荷を放出することができるように構成され、
前記第1、第2の電圧信号のレベルを切り替えることにより、前記第1、第2のトランジスタの一方を介して前記配線に電荷を蓄積できるようにし、前記第1、第2のトランジスタの他方を介して前記配線に蓄積された電荷を放出できるようにした
ことを特徴とする電子装置。
【請求項11】
前記駆動素子は、制御端子に前記ドライバの各段のいずれかの出力信号が供給され、電流路の一端に外部から画像データが供給される表示用トランジスタを、画素毎に備える表示素子である
ことを特徴とする請求項10に記載の電子装置。
【請求項12】
撮像レンズによって結像された光像を撮影する撮像装置を含む撮像部と、撮像方向に実質的に垂直な方向を軸として前記撮像部に対して回動可能に設けられ、前記駆動素子として表示素子と、これを駆動する前記ドライバとを含む表示部とをさらに備え、
前記表示部は、前記撮像装置で撮影した画像に応じた画像を前記表示素子に表示するものである
ことを特徴とする請求項10に記載の電子装置。
【請求項13】
前記第1、第2のトランジスタのいずれを介して前記配線に電荷を蓄積させ、蓄積された電荷を放出させるかを設定する設定手段と、
前記撮像部の前記表示部に対する角度を検出する角度検出手段とをさらに備え、
前記設定手段は、前記角度検出手段の検出結果に従って設定を行い、前記第1、第2の電圧信号のレベルを切り替えることにより、前記第1、第2のトランジスタの一方を介して前記配線に電荷を蓄積できるようにし、前記第1、第2のトランジスタの他方を介して前記配線に蓄積された電荷を放出できるようにした
ことを特徴とする請求項12に記載の電子装置。
【請求項14】
前記駆動素子は、励起光によりキャリアを生成する半導体層と、前記半導体層の両端にそれぞれ接続されたドレイン電極及びソース電極と、第1ゲート絶縁膜を介して前記半導体層の一方側に設けられた第1ゲート電極と、第2ゲート絶縁膜を介して前記半導体層の他方側に設けられた第2ゲート電極とを、画素毎に備える撮像素子であり、
前記ドライバは、出力信号を第1のゲート電極に出力する第1のドライバと、出力信号を第2のゲート電極に出力する第2のドライバとを含む
ことを特徴とする請求項10に記載の電子装置。
発明の詳細な説明
【技術分野】
【0001】
本発明は、シフトレジスタ、及びこのシフトレジスタをドライバとして用いた表示装置、撮像装置などの電子装置に関する。
【背景技術】
【0002】
TFT液晶表示装置などのアクティブマトリクス型の液晶表示装置では、マトリクス状に配列された表示画素を1ラインずつ選択し、選択した画素の画素容量に表示データを書き込むことによって所望の表示を得ている。このラインを選択するためのドライバとしては、一般に、外部からの制御信号に従って出力信号を順次シフトしていくシフトレジスタが用いられている。
【0003】
特開2000−35772号公報は、このようなシフトレジスタを開示している。図27は、上記公報が開示するシフトレジスタの回路構成を示す図である。図示するように、このシフトレジスタは、n個の段RS(1)〜RS(n)から構成され、段RS(1)〜RS(n)のそれぞれが5個のTFT101〜105によって構成されている。TFT101〜105は、いずれもnチャネル型の電界効果トランジスタである。
【0004】
次に、このシフトレジスタの動作を、図28のタイミングチャートを参照して説明する。まず、タイミングT0からT1までの間でスタート信号Dstがハイレベルとなり、制御信号φ1がハイレベルとなる。この間に、1番目の段RS(1)のTFT101がオンし、そのノードA1に電荷が蓄積される。これにより、TFT102、105がオンし、TFT105がオンしたことでTFT103のゲート電圧がローレベルに変化し、TFT103がオフする。
【0005】
次に、タイミングT1においてクロック信号CK1がハイレベルに変化すると、この信号のレベルがほぼそのまま、1番目の段RS(1)の出力信号OUT1として出力される。タイミングT1からT2の間でハイレベルの出力信号OUT1が2番目の段RS(2)のTFT101に供給され、制御信号φ2がハイレベルとなることにより、今度は2番目の段RS(2)のノードA2に電荷が蓄積され、TFT102、105がオンし、TFT103がオフする。
【0006】
次に、タイミングT2においてクロック信号CK2がハイレベルに変化すると、この信号のレベルがほぼそのまま、2番目の段RS(2)の出力信号OUT2として出力される。タイミングT2からT3の間でハイレベルの出力信号OUT2が3番目の段RS(3)のTFT101に供給され、制御信号φ1がハイレベルとなることにより、今度は3番目の段RS(3)のノードA3に電荷が蓄積され、TFT102、105がオンし、TFT103がオフする。
【0007】
また、この間にハイレベルとなった制御信号φ1により、1番目の段RS(1)のノードA1に蓄積された電荷が放出され、TFT102、105がオフし、TFT103がオンする。この後1番目の段RS(1)のノードA1には、次にスタート信号Dstが供給されるまでは電荷が蓄積されることがなく、クロック信号CK1がハイレベルに変化しても出力信号OUT1がハイレベルとならない。
【0008】
タイミングT3以降、3番目以降の段RS(1)〜RS(n)が同様の動作を行うことにより、1Tの期間ずつの間でクロック信号CK1、CK2がハイレベルになる度に出力信号OUT1〜OUTnが順次ハイレベルになっていき、出力信号がシフトする。
【0009】
ところで、図28のタイミングチャートの下段において3番目の段RS(3)を例として説明すると、1番目の段RS(1)からn番目の段RS(n)まで出力信号をシフトさせる場合に、TFT101のゲートに印加される制御信号φ1またはφ2は、n/2回ハイレベルとなる。すなわち、TFT101のゲートには、本来的には電荷の蓄積と放出のために2回だけハイレベルの電圧を印加すればよいのに、実際にはn/2回もハイレベルの電圧が印加されることとなる。このうちのほとんどの場合、TFT101のドレインとソースの電圧レベルはローレベルである。
【0010】
このようにTFT101のゲート電圧がドレイン及びソース電圧に対して相対的にプラスとなる期間が多いため、TFT101のゲート閾値電圧特性がプラスよりに変化することになる。これにより、長期間に亘って使用していると、本来的にはオンすべきTFT101がオンしなくなり、ノードA1〜Anに電荷を蓄積できなくなったり、蓄積された電荷を放出できなくなる場合が生じうる。つまり、図27に示した従来のシフトレジスタは、誤作動を引き起こし、耐久性が低くなってしまうという第1の問題があった。
【0011】
さらに、図27に示すシフトレジスタでは、スタート信号Dstまたは前段の出力信号OUT1〜OUTn−1を、TFT101を介してノードA1〜Anに転送するため、ノードA1〜Anには、これらの信号レベルVddよりもTFT101の閾値電圧だけ低い電圧が保持されることになる。
【0012】
しかしながら、図28に示すように、クロック信号CK1またはCK2がハイレベルとなっている間は、いわゆるブートストラップ効果によってノードA1〜Anの信号レベルがVddより高いレベルまで上昇する。このため、ノードA1〜Anに接続されているTFT101、102、105は、非常に大きな電圧ストレスを受け、素子特性が劣化してしまう。このように長期間に亘って使用しているとTFT101、102、105が故障してしまうことがあるので、耐久性が低くなってしまうという第2の問題があった。
【0013】
また、上記公報は、図27に示したシフトレジスタの各段RS(1)〜RS(n)にさらにTFTを追加し、制御信号の数を追加することで、出力信号OUT1,OUT2,・・・,OUTnの順に順次ハイレベルにする順方向シフトと、出力信号OUTn,OUTn−1,・・・,OUT1の順に順次ハイレベルにする逆方向シフトとの双方を行えるシフトレジスタも開示している。
【0014】
しかしながら、各段RS(1)〜RS(n)にTFTを追加することによって、図27に示した片方向シフトのみを行えるシフトレジスタに比べて、追加したTFTの分だけ面積が大きくなってしまうという第3の問題があった。この第3の問題は、さらに、このシフトレジスタをドライバとして液晶表示素子の基板と同一の基板に形成した場合に、画像の表示領域の相対的な面積が小さくなってしまうという問題を招いていた。
【特許文献1】特開2000−35772号公報
【発明の開示】
【発明が解決しようとする課題】
【0015】
本発明は、上記従来技術の問題を解消するためになされたものであり、トランジスタの特性変動を防ぐことにより、長期間安定して動作可能なシフトレジスタを提供することを第1の目的とする。
【0016】
本発明は、各段を構成するシフトレジスタに大きな電圧ストレスがかかるのを防ぐことにより、長期間安定して動作可能なシフトレジスタを提供することを第2の目的とする。
【0017】
本発明は、片方向シフトのみを行えるシフトレジスタとほぼ同じ面積で、順方向と逆方向の双方にシフト動作を行えるようにしたシフトレジスタを提供することを第3の目的とする。
【0018】
本発明は、このようなシフトレジスタを表示画素または撮像画素の選択のために用いるドライバに用いた表示装置や撮像装置などの電子装置を提供することを第4の目的とする。
【課題を解決するための手段】
【0019】
上記目的を達成するため、本発明の第1の観点にかかるシフトレジスタは、
複数の段からなるシフトレジスタであって、前記シフトレジスタの各段は、
制御端子に、一方側に隣接する段(例えば前段)の出力信号が供給され、電流路の一端に第1の電圧信号が供給される第1のトランジスタと、
制御端子に、他方側に隣接する段(例えば後段)の出力信号が供給され、電流路の一端に第2の電圧信号が供給される第2のトランジスタと、
前記第1、第2のトランジスタのそれぞれの電流路の他端に制御端子が接続され、その間の配線に前記第1または第2のトランジスタを介して供給される前記第1または第2の電圧信号により電荷を蓄積すると共に、蓄積された電荷によってオンしているときに、電流路の一端に供給された第1または第2のクロック信号を電流路の他端から当該段の出力信号として出力させる第3のトランジスタとを備え、
前記第1、第2のトランジスタの少なくとも一方は、制御端子に供給された隣接する段の出力信号により、前記配線に蓄積された電荷を放出することができるように構成され、
前記第1、第2の電圧信号のレベルを切り替えることにより、前記第1、第2のトランジスタの一方を介して前記配線に電荷を蓄積できるようにし、前記第1、第2のトランジスタの他方を介して前記配線に蓄積された電荷を放出できるようにした
ことを特徴とする。
【0020】
ここで、前記複数の段の一方の端の段の第1、第2のトランジスタの一方は、外部から第1の制御信号が制御端子に供給されてオンし、前記配線に電荷を蓄積させ、
前記複数の段の他方の端の段の第1、第2のトランジスタの他方は、外部から第2の制御信号が制御端子に供給されてオンし、前記配線に蓄積された電荷を放出させるものとすることができる。
【0021】
上記シフトレジスタは、第1または第2のトランジスタの制御端子に供給される信号が隣接する段の出力信号であるため、端から端まで順次シフト動作していく間に、制御端子の電位が不必要にオンレベルにならない。このため、第1または第2のトランジスタの特性があまり変動しないものとなるので、長期間安定して動作することができる。
【0022】
前記負荷は、電界効果トランジスタとすることができる。
【0023】
また、前記第1、第2の電圧信号は、その一方がローレベルに維持されるようにレベルが切り替えられるものであってもよい。
【0024】
このような電圧信号の切り換えにより、前の段の出力信号によって前記配線に電荷を蓄積させることも、後ろの段の出力信号によって配線に電荷を蓄積させることもできる。つまり、前の段の出力信号によって電荷を蓄積させれば、出力信号が後ろの段に向かってシフトしていき、後ろの段の出力信号によって電荷を蓄積させれば前の段に向かってシフトしていくので、双方向シフトを可能としたシフトレジスタを提供することができる。
【0025】
上記シフトレジスタにおいて、
前記第1、第2の電圧信号のハイレベルは、前記第1、第2のクロック信号のハイレベルよりもレベルが小さくすることを好適とする。
【0026】
上記シフトレジスタにおいて、
前記第1、第2の電圧信号がハイレベルとなっている各期間は、前記第1、第2のクロック信号のいずれかがハイレベルとなっている各期間よりも短いことを好適とする。
【0027】
このように、第1、第2の電圧信号のハイレベルを第1、第2のクロック信号のハイレベルよりも低く設定したり、ハイレベルとなっている期間を限ったりすることにより、第1および/または第2のトランジスタにかかる電圧ストレスを小さくすることができる。これにより、第1、第2のトランジスタが故障することが少なくなり、長期間安定して動作することができるようになる。
【0028】
上記シフトレジスタにおいて、
前記第1のクロック信号と第2のクロック信号とは、互いに位相が180°異なるものとすることができる。
【0029】
上記シフトレジスタにおいて、
前記複数の段のそれぞれを構成する各トランジスタは、同一チャネル型の電界効果トランジスタとすることができる。
【0030】
上記シフトレジスタは、
前記第1、第2のトランジスタのそれぞれの電流路の他端に制御端子が接続され、その間の配線に前記第1または第2のトランジスタを介して供給される前記第1または第2の電圧信号により電荷を蓄積すると共に、蓄積された電荷によってオンしているときに、電流路の一端に負荷を介して電圧源から供給された信号を電流路の他端から放出させる第4のトランジスタと、
制御端子が前記負荷を介して前記電圧源に接続され、前記第4のトランジスタがオフしているときに前記電圧源から接続される信号によってオンすると共に、電流路の一端が前記第3のトランジスタの電流路の他端に接続された第5のトランジスタとをさらに備えるものとすることができる。
【0031】
上記目的を達成するため、本発明の第2の観点にかかる電子装置は、
複数の段からなり、出力信号をシフトさせることによって所定レベルの信号を各段から順次出力するドライバと、複数の画素によって構成され、前記ドライバの各段から出力された出力信号によって駆動される駆動素子とを備え、
前記ドライバの各段は、
制御端子に、一方側に隣接する段の出力信号が供給され、電流路の一端に第1の電圧信号が供給される第1のトランジスタと、
制御端子に、他方側に隣接する段の出力信号が供給され、電流路の一端に第2の電圧信号が供給される第2のトランジスタと、
前記第1、第2のトランジスタのそれぞれの電流路の他端に制御端子が接続され、その間の配線に前記第1または第2のトランジスタを介して供給される前記第1または第2の電圧信号により電荷を蓄積すると共に、蓄積された電荷によってオンしているときに、電流路の一端に供給された第1または第2のクロック信号を電流路の他端から当該段の出力信号として出力させる第3のトランジスタと、
前記第1、第2のトランジスタの少なくとも一方は、制御端子に供給された隣接する段の出力信号により、前記配線に蓄積された電荷を放出することができるように構成され、
前記第1、第2の電圧信号のレベルを切り替えることにより、前記第1、第2のトランジスタの一方を介して前記配線に電荷を蓄積できるようにし、前記第1、第2のトランジスタの他方を介して前記配線に蓄積された電荷を放出できるようにした
ことを特徴とする。
【0032】
上記電子装置において、
前記駆動素子は、例えば、制御端子に前記ドライバの各段のいずれかの出力信号が供給され、電流路の一端に外部から画像データが供給される第6のトランジスタを、画素毎に備えた表示素子とすることができる。
【0033】
また、上記電子装置は、
撮像レンズによって結像された光像を撮影する撮像装置を含む撮像部と、撮像方向に実質的に垂直な方向を軸として前記撮像部に対して回動可能に設けられ、前記駆動素子として表示素子と、これを駆動する前記ドライバとを含む表示部とをさらに備えるものであってもよい。
この場合、前記表示部は、前記撮像装置で撮影した画像に応じた画像を前記表示素子に表示するものとすることができる。
【0034】
そして、このような電子装置の場合には、
前記第1、第2のトランジスタのいずれを介して前記配線に電荷を蓄積させ、蓄積された電荷を放出させるかを設定する設定手段と、
前記撮像部の前記表示部に対する角度を検出する角度検出手段とをさらに備え、
前記設定手段は、前記角度検出手段の検出結果に従って設定を行い、前記第1、第2の電圧信号のレベルを切り替えることにより、前記第1、第2のトランジスタの一方を介して前記配線に電荷を蓄積できるようにし、前記第1、第2のトランジスタの他方を介して前記配線に蓄積された電荷を放出できるようにすることが好ましい。
この場合は、ドライバが順方向と逆方向とを切り替えて、双方向にシフト動作することが可能となる。ドライバが逆方向にシフト動作することにより、表示部に表示される画像の上下を容易に反転することができる。これにより、表示する画像の読み出しに複雑な制御を行わなくても、撮像装置で捉えている画像の鏡面画像を表示部に表示させることができる。
【0035】
上記電子装置において、
前記駆動素子は、励起光によりキャリアを生成する半導体層と、前記半導体層の両端にそれぞれ接続されたドレイン電極及びソース電極と、第1ゲート絶縁膜を介して前記半導体層の一方側に設けられた第1ゲート電極と、第2ゲート絶縁膜を介して前記半導体層の他方側に設けられた第2ゲート電極とを、画素毎に備える撮像素子とすることともできる。
この場合において、前記ドライバは、出力信号を第1のゲート電極に出力する第1のドライバと、出力信号を第2のゲート電極に出力する第2のドライバとを含むものとすることができる。
【0036】
以上のような電子装置は、駆動素子を駆動するためのドライバとして、上記第1の観点にかかるシフトレジスタと同一の構成を有するものを備えている。このため、ドライバの耐久性が高いものとなるので、電子装置全体として耐久性に優れたものを提供することができる。
【発明の効果】
【0037】
以上説明したように、本発明のシフトレジスタでは、第1または第2のトランジスタの特性変動が少なく、長期間安定して動作することができる。
また、第1、第2の電圧信号のハイレベルのレベルやその期間を調整することにより、第1、第2のトランジスタが故障することが少なくなり、長期間安定して動作することができるようになる。
また、第1、第2のトランジスタのいずれで配線に電荷を蓄積させ、蓄積された電荷を放出させるかを切り替えることができるようにすることで、順方向と逆方向との双方向でシフト動作を行うことが可能となる。
【0038】
さらに、本発明のシフトレジスタをドライバとして適用した電子装置も、耐久性に優れたものとなる。
また、ドライバとして順方向と逆方向の双方向にシフト動作可能なものを適用することにより、上下方向を反転した画像を容易に表示することができるようになる。
【発明を実施するための最良の形態】
【0039】
以下、添付図面を参照して、本発明の実施の形態について説明する。
【0040】
[第1の実施の形態]
図1は、この実施の形態にかかるデジタルスチルカメラの外観構成を示す図である。図示するように、このデジタルスチルカメラは、カメラ本体部01とレンズユニット部02とから構成されている。
【0041】
カメラ本体部01は、その正面に表示部10と、モード設定キー12aとを備える。モード設定キー12aは、画像を撮影し、後述する画像メモリに記録する撮影モードと、記録された画像を再生する再生モードとの切り換えを行うためのキーである。表示部10は、液晶表示装置によって構成され、撮影モード(モニタリングモード)時には撮影前にレンズ02aで捉えている画像を表示するためのビューファインダとして機能し、再生モード時には記録された画像を表示するためのディスプレイとして機能する。表示部10の構成については、詳しく説明する。
【0042】
カメラ本体部01は、また、その上面に電源キー11と、シャッターキー12bと、「+」キー12cと、「−」キー12dと、シリアル入出力端子13とを備える。電源キー11は、スライド操作することによって、このデジタルスチルカメラの電源をオン/オフするためのキーである。シャッターキー12b、「+」キー12c及び「−」キー12dは、前述したモード設定キー12aと共に、キー入力部12を構成する。
【0043】
シャッターキー12bは、撮影モード時に画像の記録を指示すると共に、再生モード時に選択内容の決定を指示するためのキーである。「+」キー12c及び「−」キー12dは、撮影モード時に画像メモリに記録されている画像データから表示部10に表示するための画像データを選択したり、記録/再生時の条件設定のために用いられる。シリアル入出力端子13は、外部の装置(パーソナルコンピュータ、プリンタなど)との間でデータを送受信するためのケーブルを挿入するための端子である。
【0044】
レンズユニット部02は、撮影すべき画像を結像するレンズ02aを、図の背面側に備えている。レンズユニット部02は、カメラ本体部01に結合した軸を中心に上下方向360°回動可能に取り付けられている。
【0045】
図2は、この実施の形態にかかるデジタルスチルカメラの回路構成を示すブロック図である。図示するように、このデジタルスチルカメラは、CCD(Charge Coupled Device)撮像装置20、A/D(Analogue/Digital)変換器21、CPU(Central Processing Unit)22、ROM(Read Only Memory)23、RAM(Random Access Memory)24、圧縮/伸張回路25、画像メモリ26、並びに前述した表示部10、キー入力部12及びシリアル入出力端子13を備えている。これらは、バス30を介して互いに接続されている。CCD撮像装置20とA/D変換器21は、専用線での接続もされている。なお、破線で示す角度センサ40は、この実施の形態では構成として含まない(後述する第2の実施の形態参照)。
【0046】
CCD撮像装置20は、マトリクス状に形成された複数の撮像画素を有し、撮像レンズ02aによって結像された光を光電変換して、各画素の光の強度に応じた電気信号を出力する。A/D変換器21は、CCD撮像装置20から出力されたアナログの電気信号をデジタル信号に変換して出力する。
【0047】
CPU22は、キー入力部12からの入力に従ってROM23に記憶されたプログラムを実行することにより、このデジタルスチルカメラの各部の回路を制御する。ROM23は、CPU22が実行するプログラムを記憶すると共に、固定的なデータを記憶している。RAM24は、CPU22がプログラムを実行する際のワークエリアとして使用される。RAM24には、また、表示部10に表示する画像データを展開するためのVRAM領域が設けられている。
【0048】
圧縮/伸張回路25は、シャッターキー12bが操作されたときに、CCD撮像装置20によって撮影され、A/D変換器21によってデジタル信号に変換された画像データを圧縮し、画像メモリ26に記録させる。圧縮/伸張回路25は、また、キー入力部12から撮影済みの画像を表示することが指示された場合に、圧縮されて画像メモリ26に記録されている画像データを伸張する。
【0049】
画像メモリ26は、フラッシュメモリのようなデータの消去が可能な不揮発性の記憶媒体によって構成され、前述したように撮影され、圧縮された画像データを記録する。画像メモリ26は、このデジタルスチルカメラに着脱可能に構成されたものであってもよい。
【0050】
図3は、表示部10を構成する液晶表示装置の構成を示すブロック図である。図示するように、この液晶表示装置は、液晶コントローラ50と、液晶表示素子51と、ゲートドライバ52と、ドレインドライバ53とから構成されている。ゲートドライバ52には制御信号群Gcntが、ドレインドライバ53には制御信号群Dcntと表示データdataとが、液晶コントローラ50から供給されている。
【0051】
液晶コントローラ50は、CPU22からの制御信号に従って制御信号群Gcnt、Dcntを生成し、ゲートドライバ52とドレインドライバ53とにそれぞれ供給する。液晶コントローラ50は、また、CPU22からの制御信号に従ってRAM24のVRAM領域に展開された画像データを読み出し、表示データdataとしてドレインドライバ53に供給する。
【0052】
液晶表示素子51は、一対の基板に液晶を封入して構成されるもので、その一方の基板には、a−Siを半導体層としたアクティブ駆動用のTFT61がマトリクス状に形成されている。各TFT61のゲートはゲートラインGLに、ドレインはドレインラインDLに、ソースは同様にマトリクス状に形成された画素電極に接続されている。他方の基板には、所定の電圧Vcomが印加されている共通電極が形成されており、この共通電極と各画素電極とその間の液晶とによって、画素容量62が形成される。そして、画素容量62に蓄積された電荷によって液晶の配向状態が変化することで、液晶表示素子51は、透過させる光の量を制御して画像を表示するものである。
【0053】
ゲートドライバ52は、液晶コントローラ50からの制御信号群Gcntに従って動作するシフトレジスタによって構成される。ゲートドライバ52は、液晶コントローラ50からの制御信号群Gcntに従って、ゲートラインGLを順次選択して所定の電圧を出力する。ゲートドライバ52を構成するシフトレジスタについては、詳しく後述する。
【0054】
ドレインドライバ53は、液晶コントローラ50からの制御信号群Dcntに従って、液晶コントローラ50から表示データdataを順次取り込む。1ライン分の表示データdataを蓄積すると、ドレインドライバ53は、液晶コントローラ50からの制御信号群Dcntに従ってこれをドレインラインDLに出力し、ゲートドライバ52によって選択されたゲートラインGLに接続されているTFT61(オン状態)を介して、画素容量62に蓄積させる。
【0055】
図4は、図3のゲートドライバ52として適用されるシフトレジスタの回路構成を示す図である。図示するように、このシフトレジスタは、液晶表示素子51のゲートラインGLの数と同じn個の段RS(1)〜RS(n)(n:偶数)から構成されている。
【0056】
ゲートドライバ52として適用される場合、このシフトレジスタには、液晶コントローラ50からの制御信号群Gcntとして、クロック信号CK1、CK2、電源電圧Vdd、基準電圧Vss(<Vdd)、スタート信号Dst及び終了信号Dendが供給される。このうち、電源電圧Vdd及び基準電圧Vssは全ての段RS(1)〜RS(n)に、クロック信号CK1は奇数番目の段RS(1),RS(3),…,RS(n−1)に、クロック信号CK2は偶数番目の段RS(2),RS(4),…,RS(n)に、スタート信号Dstは1番目の段RS(1)のみに、終了信号Dendはn番目の段RS(n)のみに供給されている。
【0057】
各段の構成はほぼ同じであるため、1番目の段RS(1)を例として説明すると、この段RS(1)は、TFT61と同様にa−Siの半導体層からなる6つのTFT1〜6を有している。TFT1〜6は、全て同一のチャネル型(ここでは、nチャネル型)の電界効果トランジスタである。
【0058】
TFT1のゲートには、スタート信号Dstが供給される。TFT1のドレインには、電源電圧Vddが供給されている。TFT1のソースは、TFT2のゲートと、TFT5のゲートと、TFT6のドレインとに接続されている。このTFT1のソース、TFT2のゲート、TFT5のゲート及びTFT6のドレインで囲まれて接続された配線のことを、ノードA1と呼ぶこととする(なお、2段目以降は、それぞれA2〜Anとする)。スタート信号DstがハイレベルになってTFT1がオンすると、電源電圧Vddがソースから出力されることによってノードA1に電荷が蓄積される。
【0059】
TFT2のドレインにはクロック信号CK1が供給され、TFT2がオンしている際に、クロック信号CK1のレベルがほぼそのまま出力信号OUT1として、そのソースから1ライン目のゲートラインGLに出力される。また、TFT2のソースは、TFT3のドレインに接続されている。
【0060】
TFT4のゲートとドレインとには、電源電圧Vddが供給され、常にオン状態となっている。TFT4は、電源電圧Vddを供給する際の負荷として機能し、そのソースから電源電圧VddをほぼそのままTFT5のドレインに供給する。TFT4は、TFT以外の抵抗素子などに置き換えることも可能である。TFT5のソースには、基準電圧Vddが供給されており、TFT5がオンした際に、TFT4のソースとTFT5のドレインとの間に蓄積された電荷を放出させる。
【0061】
TFT3のゲートは、TFT4のソース及びTFT5のドレインに接続されており、TFT5がオフしている際に、TFT4を介して供給される電源電圧Vddによってオンする。TFT5がオンしている間は、TFT4のソースとTFT5との間の配線に蓄積された電荷が放出されるので、TFT3のゲート電圧はローレベルとなり、オフする。
【0062】
TFT6のゲートには、次の段である2番目の段RS(2)の出力信号OUT2が供給される。TFT6のドレインはノードA1に接続されており、ソースには基準電圧Vssが供給されている。出力信号OUT2がハイレベルとなるとTFT6がオンし、ノードA1に蓄積されている電荷を放出させる。
【0063】
1番目以外の奇数番目の段RS(3),RS(5),…,RS(n−1)の構成は、TFT1のゲートに前の段RS(2),RS(4),…,RS(n−2)の出力信号OUT2,OUT4,…,OUTn−2が供給される以外は、1番目の段RS(1)と同じである。
【0064】
n番目以外の奇数番目の段RS(2),RS(4),…,RS(n−2)の構成は、TFT1のゲートに前の段RS(1),RS(3),…,RS(n−3)の出力信号OUT1,OUT3,…,OUTn−3が供給されることと、TFT2のドレインにクロック信号CK2が供給されること以外は、1番目の段RS(1)と同じである。n番目の段RS(n)の構成は、TFT6のゲートに終了信号Dendが供給される以外は、他の偶数番目の段RS(2),RS(4),…,RS(n−2)と同じである。
【0065】
また、ゲートドライバ52を構成するシフトレジスタは、TFT1〜6の組み合わせによって構成されており、TFT1〜6は、液晶表示素子51に含まれるTFT61と実質的に同一の構造を有している。従って、ゲートドライバ52は、液晶表示素子51のTFT61側の基板上に、同一プロセスで一括して形成されるものとすることができる。
【0066】
以下、この実施の形態にかかるデジタルスチルカメラの動作について、説明する。全体の動作を説明する前に、まず、上記のゲートドライバ52を構成するシフトレジスタの動作について、図5のタイミングチャートを参照して説明する。ゲートドライバ52として使用される場合には、各制御信号は、いずれも液晶コントローラ50から制御信号群Gcntとして供給されるものである。
【0067】
なお、このタイミングチャートにおいて、クロック信号CK1、CK2、スタート信号Dst、及び終了信号Dendのハイレベルは、いずれも電源電圧Vddに等しい。一方、これらの信号のローレベルは、いずれも基準電圧Vssに等しい。1Tの期間は、表示部10における1水平期間となる。
【0068】
また、このタイミングチャートに従ってシフト動作を開始する前(T0より前)は、出力信号OUT1〜OUTnはいずれもローレベルとなっている。また、段RS(1)〜RS(n)のいずれにおいても、ノードA1〜Anに電荷が蓄積されておらず、TFT2及びTFT5はオン、TFT3はオフの状態になっている。
【0069】
タイミングT0〜T1の間、スタート信号Dstがハイレベルとなると、1段目の段RS(1)のTFT1がオンし、電源電圧VddがTFT1のドレインからソースに出力される。これにより、1番目の段RS(1)のノードA1に電荷が蓄積され、その電位がハイレベルとなって、TFT2及びTFT5がオンする。TFT5がオンすることにより、TFT4のソースとTFT5のドレインとの間に蓄積された電荷が放出され、TFT3がオフする。この期間は、1番目の段RS(1)のTFT2はオンするが、クロック信号CK1はローレベルであるため、出力信号OUT1のレベルはローレベルのままである。
【0070】
次に、タイミングT1において、クロック信号CK1がハイレベルに変化すると、これが1番目の段RS(1)のTFT2のドレインからソースに出力されて、出力信号OUT1のレベルがハイレベルに変化する。このとき、ノードA1の電位はいわゆるブートストラップ効果により、電源電圧Vddの2倍程度にまで上昇するため、TFT2の飽和ゲート電圧にまで達するのでTFT2のドレイン電流は飽和電流となり、出力信号OUT1のレベルは迅速にクロック信号CK1のハイレベルとほぼ等電位となる。すなわち、出力信号OUT1のハイレベルはほぼ電源電圧Vddとなる。この後、タイミングT2までの間でクロック信号CK1が立ち下がると、出力信号OUT1はローレベルにシフトしていく。
【0071】
また、タイミングT1〜T2の期間では、ハイレベルとなった1番目の段RS(1)の出力信号OUT1により、2番目の段RS(2)のTFT1がオンする。これにより、2番目の段RS(2)のTFT1のソースから電源電圧Vddが出力されることで、ノードA2の電位がハイレベルになり、2番目の段RS(2)のTFT2及びTFT5がオンし、TFT3がオフする。
【0072】
次に、タイミングT2において、クロック信号CK2がハイレベルに変化すると、これが2番目の段RS(2)のTFT2のドレインからソースに出力されて、出力信号OUT2のレベルがハイレベルに変化する。これにより、今度は1番目の段RS(1)のTFT6がオンし、ノードA1は蓄積された電荷がTFT6を経由して放出されて基準電圧Vssとなるので、出力信号OUT1はローレベル状態が維持され、またこれに伴って1番目の段RS(1)のTFT2及びTFT5がオフし、TFT3がオンする。このため、出力信号OUT1の電位は、確実に基準電圧Vssになり、この状態が少なくともタイミングTn+1まで続く。この後、タイミングT3までの間でクロック信号CK2が立ち下がると、出力信号OUT2はローレベルになる。
【0073】
また、タイミングT2〜T3の期間では、ハイレベルとなった2番目の段RS(2)の出力信号OUT2により、3番目の段RS(3)のTFT1がオンする。これにより、3番目の段RS(3)のTFT1のソースから電源電圧Vddが出力されることで、ノードA3の電位がハイレベルになり、3番目の段RS(3)のTFT2及びTFT5がオンし、TFT3がオフする。
【0074】
次に、タイミングT3において、クロック信号CK1がハイレベルに変化すると、これが3番目の段RS(3)のTFT2のドレインからソースに出力されて、出力信号OUT3のレベルがハイレベルに変化する。これにより、今度は2番目の段RS(2)のTFT6がオンし、ノードA2に蓄積された電荷は、2番目の段RS(2)のTFT1及び1番目の段RS(1)のTFT3を経由することなくTFT6を経由して放出されて基準電圧Vssとなるので、出力信号OUT1はローレベル状態が維持され、またこれに伴って2番目の段RS(2)のTFT2及びTFT5がオフし、TFT3がオンする。すなわち2番目の段RS(2)ではTFT2のゲート電圧がローレベルになり且つTFT3がオンするので出力信号OUT2の電位は確実に基準電圧Vssになり、この状態が少なくともタイミングTn+1まで続く。この後、タイミングT3までの間でクロック信号CK1が立ち下がると、出力信号OUT3はローレベルになる。
【0075】
また、タイミングT3〜T4の期間では、ハイレベルとなった3番目の段RS(3)の出力信号OUT3により、4番目の段RS(4)のTFT1がオンする。これにより、4番目の段RS(4)のTFT1のソースから電源電圧Vddが出力されることで、ノードA4の電位がハイレベルになり、4番目の段RS(4)のTFT2及びTFT5がオンし、TFT3がオフする。
【0076】
以下、4番目以降の段RS(4),RS(5),…が1Tの期間ずつ上記と同様の動作をしていくことによって、出力信号OUT4,OUT5,…が1Tの期間内の所定期間ずつハイレベルに変化していく。そして、タイミングTn−1〜Tnの期間では、ハイレベルとなったn−1番目の段RS(n−1)の出力信号OUTn−1により、n番目の段RS(n)のTFT1がオンする。これにより、n番目の段RS(n)のTFT1のソースから電源電圧Vddが出力されることで、ノードAnの電位がハイレベルになり、n番目の段RS(n)のTFT2及びTFT5がオンし、TFT3がオフする。
【0077】
次に、タイミングTnにおいて、クロック信号CK2がハイレベルに変化すると、これがn番目の段RS(n)のTFT2のドレインからソースに出力されて、出力信号OUTnのレベルがハイレベルに変化する。この後、タイミングTn+1までの間でクロック信号CK2が立ち下がると、出力信号OUTnはローレベルになる。
【0078】
そして、タイミングTn+1になると、今度は終了信号Dendのレベルがハイレベルに変化する。これにより、n番目の段RS(n)のTFT1がオンすることで、ノードA2に蓄積された電荷が放出され、2番目の段RS(2)のTFT2及びTFT5がオフし、TFT3がオンする。そして、次にハイレベルのスタート信号Dstが供給されるまでの間、段RS(1)〜RS(n)のいずれにおいても、ノードA1〜Anに電荷は蓄積されておらず、TFT2及びTFT5はオン、TFT3はオフの状態になった状態が維持される。
【0079】
以上のようにして、1番目の段RS(1)からn番目の段RS(n)まで出力信号がシフトしていく間に、1つのTFT1のゲート、ドレイン及びソースの電位がどのように変化するかについて、3番目の段RS(3)のTFT1を例として説明する。図5の下三段には、3番目の段RS(3)のTFT1のゲート、ドレイン及びソースの電位レベルの変化を示している。
【0080】
図示するように、TFT1のゲート電圧は、タイミングT2〜T3の期間で2番目の段RS(2)の出力信号OUT2がハイレベルになっているときだけ、ハイレベル(ほぼVdd)となる。TFT1のドレインには電源電圧Vddが常に供給されているので、ドレイン電圧は常に電源電圧Vddである。TFT1のソース電圧は、タイミングT2でノードA3に電荷が蓄積されると、Vddよりもその閾値電圧だけ低い電圧レベルとなる。タイミングT3〜T4の期間でクロック信号CK1がハイレベルになっているときは、前述したブートストラップ効果により電源電圧Vddの2倍程度のレベルになる。タイミングT4で4番目の段RS(4)の出力電圧がハイレベルになった以降は、再びローレベルになる。
【0081】
このようにシフトレジスタの一度の走査におけるk番目の段RS(k)のTFT1のゲート電圧は、少なくともスタート信号Dstまたは前段の出力信号OUTk−1が一度ハイレベルの状態以外では常にローレベル(基準電圧Vss)なので、各TFT1のゲート電圧がドレイン電圧及びソース電圧の低い方に対して相対的に正となっている期間は、クロック信号CK1、CK2、スタート信号Dst及び終了信号Dendが、ともにハイレベル電圧が電源電圧Vddに等しく、ローレベル電圧が基準電圧Vssに等しい場合、クロック信号CK1又はCK2が一度ハイレベルである期間にすぎない。
【0082】
また、クロック信号CK1、CK2、スタート信号Dst及び終了信号Dendのハイレベル電圧が、TFT1のゲート−ドレイン間の寄生容量で減衰された電圧、例えばタイミングT3〜T4の期間のノードA3の電位より低い場合は、TFT1のゲート電圧は常にソース電圧及びドレイン電圧より低いことになる。このため、k番目の段RS(k)のTFT1のゲートしきい値電圧の正方向へのシフトは抑制することができる。
【0083】
次に、この実施の形態にかかるデジタルスチルカメラ全体の動作について、説明する。このデジタルスチルカメラは、撮影モードで動作する場合と再生モードで動作する場合との2通りがあり、これらの動作モードは、モード設定キー12aの操作に従って決められる。以下、撮影モードと再生モードの場合に分けて、このデジタルスチルカメラの動作を説明する。
【0084】
撮影モードの場合においては、撮像レンズ02aによって結像された光像に応じてCCD撮像装置20の各画素に電荷が蓄積される。CCD撮像装置20は、CPU22からの指示に従って、各画素に蓄積された電荷を順次読み出し、A/D変換器21に供給する。A/D変換器21は、これをデジタルデータに変換し、RAM24の所定の領域に一時記憶させる。
【0085】
次に、CPU22は、RAM24の所定の領域に一時記憶された撮影した画像のデータに対して所定の処理を行い、表示部10に表示すべき画像に対応した画像データを生成する。そして、生成した画像データをRAM24のVRAM領域に展開する。この動作を順次繰り返すことにより、VRAM領域には撮像レンズ02aで捉えている画像に対応した画像データが常に展開されていることとなる。
【0086】
ここで、ユーザがシャッターキー12bを操作すると、CPU22からの指示により、RAM24に記憶する撮影した画像のデータ及びVRAM領域に展開する画像データを固定する。すなわち、シャッターキー12bを操作したタイミングで撮像レンズ02aが捉えていた画像でRAM24の所定の領域に記憶されている画像が変化せず、また、シャッターキー12bを操作したタイミングで撮像レンズ02aが捉えていた画像に対応した画像データがVRAM領域に展開されていることとなる。
【0087】
次に、CPU22は、圧縮/伸張回路25に指示を送り、RAM24の所定の領域に記憶されている画像データを圧縮させる。そして、圧縮した画像データを圧縮/伸張回路25から画像メモリ26に転送して記憶させる。そして、例えばシャッターキー12bを操作してから一定時間が経過した後、或いはユーザがキー入力部12に所定の操作を行った場合に、CPU22は、CCD撮像装置20からA/D変換器21を介して読み出した画像のデータを記憶させ、対応する画像データをVRAM領域に展開させるように、デジタルスチルカメラの動作を戻させる。
【0088】
再生モードの場合においては、ユーザは、「+」キー12cまたは「−」キー12dを操作して、画像メモリ26に記憶されている画像データのうちで表示部10に表示させたい画像データを選択する。選択された画像データは、画像メモリ26から圧縮/伸張回路25に転送され、伸張される。CPU22は、伸張された画像データに対して所定の処理を行って、表示部10に表示すべき画像データを生成し、RAM24のVRAM領域に展開する。
【0089】
表示部10は、上記した撮影モードと再生モードのいずれの動作モードにおいても、RAM24のVRAM領域に展開された画像データを読み出し、対応する画像を表示する。以下、表示部10における画像の表示のための動作について、説明する。
【0090】
表示部10の液晶コントローラ50は、CPU22からの制御信号に従って、RAM24のVRAM領域に展開された画像データを所定順序で読み出す。読み出しの順序は、CCD撮像装置20が撮影した画像と実質的に同一の画像を表示させる場合と、CCD撮像装置20が撮影した画像の鏡面画像を表示させる場合とで異なるように制御される。
【0091】
液晶コントローラ50は、制御信号群Dcntに従って、VRAM領域から読み出した画像データを表示データdataとしてドレインドライバ53に取り込ませる。ドレインドライバ53は、1ライン分の表示データdataを取り込むと、液晶コントローラ50からの制御信号群Dcntに従って、これに対応する電圧信号を液晶表示素子51の各ドレインラインDLに出力する。
【0092】
一方、液晶コントローラ50は、制御信号群Gcntに従って、上記したようにゲートドライバ52の出力信号を順次シフトさせ、液晶表示素子51のゲートラインGLを順次選択させている。すなわち、ドレインドライバ53から出力される表示データdataに対応するゲートラインGLを、ゲートドライバ52が選択していることとなる。
【0093】
ゲートドライバ52によって選択されたゲートラインGLの電位は、出力信号に従ってハイレベルになり、これにより当該ゲートラインGLに接続されたTFT61がオンする。そして、オンしたTFT61を介してドレインドライバ53から各ドレインラインDLに出力された電圧信号が、画素容量62に書き込まれる。
【0094】
そして、画素容量62に書き込まれた電圧信号によって液晶の配向状態が変化し、その画素における透過光量が変化する。こうした選択動作を1番目からn番目のゲートラインGLについて順次行い、表示データdataに対応する電圧信号の各ドレインラインDLへの出力によって、各画素容量62に電圧信号を書き込んでいくことで、VRAM領域に展開された画像データ、すなわちCCD撮像装置20で撮影している画像または画像メモリ26から選択した画像が表示部10に表示されることとなる。
【0095】
以上説明したように、この実施の形態において、ゲートドライバ52を構成するシフトレジスタは、各段のTFT1のゲート電圧がドレイン及びソース電圧に対して相対的に正となっている期間が短い。TFTはその特性上、ゲート電圧がドレイン及びソース電圧に対して相対的にプラスになると、その閾値特性がプラスよりにシフトし易いが、ゲート電圧がドレイン及びソース電圧に対して相対的にマイナスになっても、その閾値特性がマイナスにシフトすることはあまりない。
【0096】
言い換えれば、この実施の形態のシフトレジスタは、長期間使用していても従来例のシフトレジスタに比べてTFT1の特性が変化しにくいので、TFT1が本来的にオンすべきタイミングでオンせずにノードA1〜Anに電荷を蓄積できなくなるという場合が生じにくい。このため、長期間安定して動作し、耐久性の高いものとなる。
【0097】
また、このシフトレジスタをゲートドライバ52として適用した表示部10の故障は当然のこととして少なくなり、これを含むデジタルスチルカメラの耐久性も高いものとなる。
【0098】
この実施の形態において、表示部10を構成する液晶表示装置に適用されたゲートドライバ52は、図4に示す構成を有し、液晶コントローラ50から出力される制御信号により、図5に示すタイミングチャートに従って動作するシフトレジスタによって構成されるものとしていた。しかしながら、上記のゲートドライバ52として適用可能なシフトレジスタは、これに限られるものではない。
【0099】
図6は、ゲートドライバ52として適用可能な他のシフトレジスタの回路構成を示す図である。図4に示すシフトレジスタとの違いについて説明すると、TFT1のドレインには、奇数番目の段RS(1),RS(3),…,RS(n−1)においてクロック信号CK1が、偶数番目の段RS(2),RS(4),…,RS(n)においてクロック信号CK2が、それぞれ供給されている。クロック信号CK1、CK2、スタート信号Dst及び終了信号Dendは、ともにハイレベル電圧が電源電圧Vddに等しく、ローレベル電圧が基準電圧Vssに等しい。
【0100】
次に、図6のシフトレジスタの動作について、図4のシフトレジスタと異なる点を図7のタイミングチャートを参照して説明する。タイミングT0〜T1の期間において、スタート信号Dstがハイレベルになり、1番目の段RS(1)のTFT1がオンしたときは、このTFT1のドレインに供給されるクロック信号CK2がハイレベルになり、ノードA1に電荷が蓄積される。
【0101】
タイミングT1〜T2の期間において、1番目の段RS(1)の出力信号OUT1がハイレベルになり、2番目の段RS(2)のTFT1がオンしたときは、このTFT1のドレインに供給されるクロック信号CK1がハイレベルになり、ノードA2に電荷が蓄積される。以下同様にして、タイミングTn−1〜Tnの期間において、n−1番目の段RS(n−1)の出力信号OUTn−1がハイレベルになり、n番目の段RS(n)のTFT1がオンしたときは、このTFT1のドレインに供給されるクロック信号CK2がハイレベルになり、ノードAnに電荷が蓄積される。
【0102】
このシフトレジスタにおいて、図7の下三段に示すように、3番目の段RS(3)を例としてTFT1のゲート、ドレイン及びソースの電位レベルの変化を説明すると、タイミングT2〜T3の期間で2番目の段RS(2)の出力信号OUT2がハイレベルになっているときだけ、ハイレベル(ほぼVdd)となる。ドレイン電圧は、クロック信号CK2がハイレベルとなっているときだけハイレベル(ほぼVdd)となる。ソース電圧は、タイミングT2でノードA3に電荷が蓄積されると、Vddよりもその閾値電圧だけ低い電圧レベルとなり、タイミングT3〜T4の期間でクロック信号CK1がハイレベルになっている間、電源電圧Vddの2倍程度レベルになる。
【0103】
ここでTFT1のドレイン電圧がゲート電圧より高い期間が十分長いと、ゲートしきい値電圧が負側にシフトしてしまい、オフ時のリーク電流でノードAの電位が上昇し誤作動を引き起こす恐れがあるが、このシフトレジスタでは、TFT1のドレイン電圧がハイレベルとなっている期間が図4に示したシフトレジスタよりも短くなる。つまり、TFT1のゲート−ドレイン間及びソース−ドレイン間の電位差が生じる期間が短い。このため、TFT1にかかる電圧ストレスが図4に示したシフトレジスタよりも小さく、リーク電流も小さく、TFT1の素子特性が劣化しにくいので、長期間の使用によっても故障しにくいものとなる。
【0104】
図8は、ゲートドライバ52として適用可能なさらに他のシフトレジスタの回路構成を示す図である。図4に示すシフトレジスタとの違いについて説明すると、電圧信号V1が供給されている。電圧信号V1のハイレベルは、電源電圧Vddのレベルよりも低いが、ノードA1〜Anに、TFT2及びTFT5をオンするのに十分なだけの電荷を蓄積させることができる程度のレベルである。一方、ローレベルは、基準電圧Vssと同じである。クロック信号CK1、CK2、スタート信号Dst及び終了信号Dendは、ともにハイレベル電圧が電源電圧Vddに等しく、ローレベル電圧が基準電圧Vssに等しい。
【0105】
次に、図8のシフトレジスタの動作について、図4のシフトレジスタと異なる点を図9のタイミングチャートを参照して説明する。このタイミングチャートに従った動作では、電圧信号V1は、常時ハイレベルに維持されている。
【0106】
タイミングT0〜T1の期間において、スタート信号Dstがハイレベルになり、1番目の段RS(1)のTFT1がオンしたときは、電圧信号V1がこのTFT1のドレインからソースに出力されて、ノードA1に電荷が蓄積される。このとき、ノードA1の電位は電源電圧Vddよりも低い電圧信号V1よりもさらにTFT1の閾値電圧だけ低いが、TFT2及びTFT5の閾値電圧よりは高くなる。これにより、1番目の段RS(1)のTFT2及びTFT5がオンし、TFT3がオフする。そして、タイミングT1においてクロック信号CK1が立ち上がると、出力信号OUT1のレベルがハイレベルになる。
【0107】
以下同様にして、タイミングTn−1〜Tnの期間では、n−1番目の段RS(n−1)の出力信号OUTn−1がハイレベルになり、n番目の段RS(n)のTFT1がオンする。これにより、ノードAnに電圧信号V1よりもさらにTFT1の閾値電圧だけ低い電位となるだけの電荷が蓄積され、n番目の段RS(n)のTFT2及びTFT5がオンし、TFT3がオフする。そして、タイミングTnにおいてクロック信号CK2が立ち上がると、出力信号OUTnのレベルがハイレベルになる。
【0108】
このシフトレジスタにおいて、1つのTFT1のゲート、ドレイン及びソースの電位がどのように変化するかについて、図9の下三段を参照し、3番目の段RS(3)のTFT1を例として説明する。図示するように、TFT1のゲート電圧は、タイミングT2〜T3の期間で2番目の段RS(2)の出力信号OUT2がハイレベルになっているときだけ、ほぼ電源電圧Vddに等しいレベルとなる。
【0109】
TFT1のドレイン電圧は、電圧信号V1のレベル、すなわち電源電圧Vddよりも若干低いレベルに維持されている。TFT1のソース電圧は、タイミングT2でノードA3に電荷が蓄積されると、電圧信号V1よりもその閾値電圧だけ低い電圧レベルとなり、タイミングT3〜T4の期間でクロック信号CK1がハイレベルになっているときに、これよりもほぼ電源電圧Vddだけ高いレベルになる。
【0110】
つまり、このときのTFT1のソース電圧は、電源電圧Vddよりは若干高くなるものの、電源電圧Vddの2倍の電圧よりは十分に低いレベルとなっている。したがってTFT1では、ゲートがオフレベル時のゲート−ドレイン間の電位差がより小さくなり、ソース電圧が最大時のゲート−ソース間の電位差が小さくなる。同様に、TFT2のゲート電圧、TFT5のゲート電圧及びTFT6のドレイン電圧も、図4のシフトレジスタの場合ほど大きくならない。このため、TFT1、2、5、6に大きな電圧ストレスがかかることがなく、図4のシフトレジスタに比べてTFT1、2、5、6の素子特性が劣化しにくいので、長期間の使用によっても故障しにくいものとなる。
【0111】
図8のシフトレジスタは、また、図10のタイミングチャートに従って動作することもできる。このタイミングチャートに従った動作では、電圧信号V1は、クロック信号CK1またはCK2のいずれかがハイレベルとなっている期間だけ、ハイレベルに変化する。このタイミングチャートに従った動作について、図9のタイミングチャートに従った動作との違いを説明する。
【0112】
タイミングT0〜T1の期間でスタート信号Dstがハイレベルになっているときだけ、電圧信号V1がハイレベルとなってノードA1に電荷が蓄積される。タイミングT1〜T2の期間で出力信号OUT1がハイレベルになっているときだけ、電圧信号V1がハイレベルとなってノードA2に電荷が蓄積される。以下同様にして、タイミングTn−1〜Tnの期間では、出力信号OUTn−1がハイレベルになっているときだけ、電圧信号V1がハイレベルとなってノードAnに電荷が蓄積される。
【0113】
この動作による場合、図10の下三段に3番目の段RS(1)を例として示すように、TFT1のゲート−ドレイン間及び、ソース−ドレイン間に電位差が生じる時間が、図9の動作による場合よりも短く、TFT1にかかる電圧ストレスが小さい。このため、図9の動作による場合よりもTFT1の素子特性が劣化しにくいので、長期間の使用によっても故障しにくいものとなる。
【0114】
図11は、ゲートドライバ52として適用可能なさらに他のシフトレジスタの回路構成を示す図である。図6に示すシフトレジスタとの違いについて説明すると、TFT1のドレインには、奇数番目の段RS(1),RS(3),…,RS(n−1)においてクロック信号CK1’が、偶数番目の段RS(2),RS(4),…,RS(n)においてクロック信号CK2’が、それぞれ供給されている。クロック信号CK1’及びCK2’のハイレベルは、電源電圧Vddのレベルよりも低いが、ノードA1〜Anに、TFT2及びTFT5をオンするのに十分なだけの電荷を蓄積させることができる程度のレベルである。
【0115】
次に、図11のシフトレジスタの動作について、図6に示すシフトレジスタとの違いを図12のタイミングチャートを参照して説明する。タイミングT0〜T1においてスタート信号Dstがハイレベルになったときは、クロック信号CK2’がハイレベルとなって、ノードA1に電荷が蓄積される。タイミングT1〜T2において出力信号OUT1がハイレベルになったときは、クロック信号CK1’がハイレベルとなって、ノードA2に電荷が蓄積される。以下同様にして、タイミングTn−1〜Tnにおいて出力信号OUTn−1がハイレベルになったときは、クロック信号CK1’がハイレベルとなって、ノードAnに電荷が蓄積される。
【0116】
図12の下三段に3番目の段RS(3)のTFT1を例として示すように、各TFT1のソース電圧は、最大レベルとなったときでも、電源電圧Vddよりは若干高くなるものの、電源電圧Vddの2倍の電圧よりは十分に低いレベルとなっている。同様に、TFT2のゲート電圧、TFT5のゲート電圧及びTFT6のドレイン電圧も、図6のシフトレジスタの場合ほど大きくならない。このため、TFT1、2、5、6に大きな電圧ストレスがかかることがない。さらに、図8のシフトレジスタに比べて、TFT1のゲート−ドレイン間及びソース−ドレイン間に電位差が生じている期間が短い。図6、図8のシフトレジスタに比べてTFT1、2、5、6の素子特性が劣化しにくいので、長期間の使用によっても故障しにくいものとなる。
【0117】
[第2の実施の形態]
この実施の形態にかかるデジタルスチルカメラは、第1の実施の形態に示したものとほぼ同じであるが、図2に点線で示す角度センサ40を有している点が異なる。また、表示部10のゲートドライバ52として適用されるシフトレジスタが第1の実施の形態のものと異なり、順方向と逆方向との双方向に出力信号をシフトできるものを用いている。また、これに合わせて、液晶コントローラ50から制御信号群Gcntとして出力される信号も若干異なる。
【0118】
角度センサ40は、レンズユニット部02のカメラ本体部01に対する角度を検出する。角度センサ40の検出信号は、CPU22に入力され、CPU22は、この検出信号に従って、表示走査方向(ゲートドライバ52として適用されるシフトレジスタのシフト動作方向)を順方向とするか逆方向とするかを示す制御信号を表示部10に送る。
【0119】
図13は、この実施の形態において、ゲートドライバ52として適用されるシフトレジスタの回路構成を示す図である。このシフトレジスタも、液晶表示素子51のゲートラインGLの数と同じn個の段RS(1)〜RS(n)から構成され、段RS(1)〜RS(n)のそれぞれは、図4に示したシフトレジスタと同様に、6つのTFT1〜6から構成されている。ここでも、TFT1〜6は、いずれもnチャネル型の電界効果トランジスタである。
【0120】
図13に示すシフトレジスタについて、図4に示すものと異なる部分を説明すると、各段RS(1)〜RS(n)のTFT1のドレインには、電源電圧Vddの代わりに電圧信号V1が供給される。各段RS(1)〜RS(n)のTFT6のソースには、基準電圧Vssの代わりに電圧信号V2が供給される。
【0121】
1番目の段RS(1)のTFT1のゲートには、スタート信号Dstの代わりに制御信号D1が供給される。n番目の段RS(n)のTFT6のゲートには、終了信号Dendの代わりに制御信号D2が供給される。電圧信号V1、V2は、順方向動作時と逆方向動作時とでレベルが異なり、また、制御信号D1、D2は、順方向動作時と逆方向動作時とでハイレベルとなるタイミングが異なる。
【0122】
以下、この実施の形態にかかるデジタルスチルカメラの動作について、説明する。まず、上記のゲートドライバ52を構成するシフトレジスタの動作について、順方向シフトさせる場合と逆方向シフトさせる場合とに分け、図14、図15のタイミングチャートを参照して説明する。
【0123】
なお、これらのタイミングチャートにおいて、クロック信号CK1、CK2、電圧信号V1、V2、制御信号D1、D2のハイレベルは、いずれも電源電圧Vddに等しい。一方、これらの信号のローレベルは、いずれも基準電圧Vssに等しい。1Tの期間は、表示部10における1水平期間となる。
【0124】
また、これらのタイミングチャートに従ってシフト動作を開始する前(T0より前)は、出力信号OUT1〜OUTnはいずれもローレベルとなっている。また、段RS(1)〜RS(n)のいずれにおいても、ノードA1〜Anに電荷が蓄積されておらず、TFT2及びTFT5はオン、TFT3はオフの状態になっている。
【0125】
図14は、順方向シフトさせる場合の動作を示すタイミングチャートである。この場合、電圧信号V1のレベルは、電源電圧Vddに等しいハイレベルに維持され、電圧信号V2のレベルは、基準電圧Vssに等しいローレベルに維持される。また、制御信号D1は、タイミングT0からT1の間の一定期間だけハイレベルになる。制御信号D2は、タイミングTnからタイミングTn+1の一定期間だけハイレベルになる。
【0126】
すなわち、第1の実施の形態において、制御信号D1をスタート信号Dstに、制御信号D2を終了信号Dendに置き換えれば、図5のタイミングチャートを用いて説明したシフトレジスタの動作と同じになる。従って、1Tの期間内の一定期間ずつ、出力信号OUT1〜OUTnが順にハイレベルになってシフトしていく。
【0127】
一方、図15は、逆方向シフトさせる場合の動作を示すタイミングチャートである。この場合、電圧信号V1のレベルは、基準電圧Vssに等しいローレベルに維持され、電圧信号V2のレベルは、基準電圧Vddに等しいハイレベルに維持される。また、制御信号D2は、タイミングT0からT1の間の一定期間だけハイレベルになる。制御信号D1は、タイミングTnからタイミングTn+1の一定期間だけハイレベルになる。
【0128】
タイミングT0〜T1の間、制御信号D2がハイレベルになると、n番目の段RS(n)のTFT6がオンし、ハイレベルの電圧信号V2がTFT6のソースからドレインに出力される。これにより、n番目の段RS(n)のノードAnに電荷が蓄積され、TFT2及びTFT5がオンし、TFT3がオフする。この期間は、n番目の段RS(n)のTFT2はオンするが、クロック信号CK2はローレベルであるため、出力信号OUT2のレベルはローレベルのままである。
【0129】
次に、タイミングT1において、クロック信号CK2がハイレベルに変化すると、これがn番目の段RS(n)のTFT2のドレインからソースに出力されて、出力信号OUTnのレベルがハイレベルに変化する。この後、タイミングT2までの間でクロック信号CK2が立ち下がると、出力信号OUTnはローレベルになる。
【0130】
また、タイミングT1〜T2の期間では、ハイレベルとなったn番目の段RS(n)の出力信号OUTnにより、n−1番目の段RS(n−1)のTFT6がオンする。これにより、n−1番目の段RS(n−1)のTFT6のドレインからハイレベルの電圧信号V2が出力されることで、ノードAn−1の電位がハイレベルになり、n−1番目の段RS(n−1)のTFT2及びTFT5がオンし、TFT3がオフする。
【0131】
次に、タイミングT2において、クロック信号CK1がハイレベルに変化すると、これがn−1番目の段RS(n−1)のTFT2のドレインからソースに出力されて、出力信号OUTn−1のレベルがハイレベルに変化する。これにより、今度はn番目の段RS(n)のTFT1がオンし、ノードAnに蓄積された電荷が放出され、n番目の段RS(n)のTFT2及びTFT5がオフし、TFT3がオンする。この後、タイミングT3までの間でクロック信号CK1が立ち下がると、出力信号OUTn−1はローレベルになる。
【0132】
また、タイミングT1〜T2の期間では、ハイレベルとなったn−1番目の段RS(n−1)の出力信号OUTn−1により、n−2番目の段RS(n−2)のTFT6がオンする。これにより、n−2番目の段RS(n−2)のTFT6のドレインからハイレベルの電圧信号V2が出力されることで、ノードAn−2の電位がハイレベルになり、n−2番目の段RS(n−2)のTFT2及びTFT5がオンし、TFT3がオフする。
【0133】
以下、n−2番目以前の段RS(n−2),RS(n−3),…が、前の段の方向に向かって1Tの期間ずつ上記と同様の動作を繰り返していくことによって、出力信号OUTn−2,OUTn−3,…が1Tの期間内の所定期間ずつハイレベルに変化していく。そして、タイミングTn−1〜Tnの期間では、ハイレベルとなった2番目の段RS(2)の出力信号OUT2により、1番目の段RS(1)のTFT6がオンする。これにより、1番目の段RS(1)のノードA1に電荷が蓄積され、TFT2及びTFT5がオンし、TFT3がオフする。
【0134】
次に、タイミングTnにおいて、クロック信号CK1がハイレベルに変化すると、これが1番目の段RS(1)のTFT2のドレインからソースに出力されて、出力信号OUT1のレベルがハイレベルに変化する。この後、タイミングTn+1までの間でクロック信号CK1が立ち下がると、出力信号OUT1はローレベルになる。
【0135】
そして、タイミングTn+1になると、今度は制御信号D1のレベルがハイレベルに変化する。これにより、1番目の段RS(1)のTFT1がオンすることで、ノードA1に蓄積された電荷が放出され、2番目の段RS(2)のTFT2及びTFT5がオフし、TFT3がオンする。そして、制御信号D2がハイレベルに変化するまでの間、段RS(1)〜RS(n)のいずれにおいても、ノードA1〜Anに電荷は蓄積されておらず、TFT2及びTFT5はオン、TFT3はオフの状態が維持される。
【0136】
次に、この実施の形態にかかるデジタルスチルカメラ全体の動作を説明するが、次の点を除いて第1の実施の形態のものと同じである。第1の実施の形態のものと異なる点について説明すると、角度センサ40は、レンズユニット部02のカメラ本体部01に対する角度を検出し、その検出信号をCPU22に入力する。すると、CPU22は、入力された検出信号に応じた制御信号を、表示部10に供給する。
【0137】
表示部10では、液晶コントローラ50が、レンズユニット部02の撮像レンズ02aが表示部10と反対側にあることを示す制御信号がCPU22から供給された場合には順方向シフトとなるように、ゲートドライバ52に制御信号群Gcntとして供給する制御信号D1、D2及び電圧信号V1、V2を切り替える。撮像レンズ02aが表示部10の側にあることを示す制御信号がCPU22から供給された場合には逆方向シフトとなるように、ゲートドライバ52に制御信号群Gcntとして供給する制御信号D1、D2及び電圧信号V1、V2を切り替える。
【0138】
以下、この実施の形態にかかるデジタルスチルカメラで画像を撮影する際の動作、特にレンズユニット部02の向きと表示部10に表示される画像との関係について、具体例を示して説明する。ここでは、モード設定キー12aを撮影モードに設定しているものとし、角度センサ40の検出信号に従って、CPU22は、液晶表示素子51の走査方向(ゲートドライバ52を構成するシフトレジスタのシフト方向)を変えるための制御信号を表示部10に送っているものとする。
【0139】
まず、図16(a)に示すように、撮影者から見て正面側にある物体の画像を撮影する場合のデジタルスチルカメラの動作について説明する。この場合、撮影者は、レンズユニット部02の撮像レンズ02aをカメラ本体部01の表示部10と同じ側に来るように、すなわち、レンズユニット部02をカメラ本体部01に対してほぼ0°の位置に来るように回動させて、画像の撮影を行う。このとき、ゲートドライバ52による液晶表示素子51の走査方向は順方向となる。
【0140】
この状態では、図16(a)に示すように、液晶表示素子51の画素P(1,1)〜P(n,m)の配置は、液晶表示素子51の本来の上下左右の方向と一致している。また、レンズユニット部02の上下左右方向が画像の本来の上下左右方向と一致する。このとき、撮像レンズ02aによって結像された画像に応じて、図16(a)の左から右に水平走査され、上から下に垂直走査されることで、CCD撮像装置20の各画素から電気信号が出力され、対応する画像データがRAM24のVRAM領域に展開される。
【0141】
一方、表示部10においては、図16(b)に示す水平方向の矢印の方向に従って、展開された画像データが取り込まれ、1水平期間内で液晶表示素子51の1番目からm番目のドレインラインDLに出力される。また、ゲートドライバ52は、液晶表示素子51の1番目からn番目の順(図16(b)では上から下の順)でゲートラインGLを順次選択していく。
【0142】
これにより、CCD撮像装置20において本来的に上にある画素から出力された信号に対応する画像データが液晶表示素子51の本来的な上の画素(図16(b)の上側)に、CCD撮像装置20において本来的に左にある画素から出力された信号に対応する画像データが液晶表示素子51の本来的な左の画素(図16(b)の左側)に表示されることとなり、図16(b)に示すように、撮影した画像と同一方向の画像が表示される。
【0143】
次に、図17(a)に示すように、例えば撮影者自体が被写体になるような、被写体が表示部10側にある時に画像を撮影する場合のデジタルスチルカメラの動作について説明する。この場合、撮影者は、レンズユニット部02の撮像レンズ02aをカメラ本体部01の表示部10の反対側に来るように、すなわち、レンズユニット部02をカメラ本体部01に対してほぼ180°の位置に来るように回動させて、画像の撮影を行う。このとき、ゲートドライバ52による液晶表示素子51の走査方向は逆方向となる。
【0144】
この状態では、図17(a)に示すように、液晶表示素子51の画素P(1,1)〜P(n,m)の配置は、液晶表示素子51の本来の上下左右の方向と逆になっている。また、レンズユニット部02の上下左右方向が画像の上下左右方向と一致する。このとき、撮像レンズ02aによって結像された画像に応じて、図17(a)の右から左に水平走査され、上から下に垂直走査されて、CCD撮像装置20の各画素から電気信号が出力され、対応する画像データがRAM24のVRAM領域に展開される。
【0145】
一方、表示部10においては、図17(b)に示す水平方向の矢印の方向に従って、展開された画像データが取り込まれ、1水平期間内で液晶表示素子51の1番目からm番目のドレインラインDLに出力される。また、ゲートドライバ52は、液晶表示素子51の1番目からn番目の順(図17(b)では下から上の順)でゲートラインGLを順次選択していく。
【0146】
これにより、CCD撮像装置20において本来的に上にある画素から出力された信号に対応する画像データが液晶表示素子51の本来的な下の画素(図17(b)の下側)に、CCD撮像装置20において本来的に左にある画素から出力された信号に対応する画像データが液晶表示素子51の本来的な右の画素(図17(b)の右側)に表示されることとなり、図17(b)に示すように、撮影した画像に対する鏡面画像が表示される。
【0147】
以上説明したように、この実施の形態にかかるデジタルスチルカメラのゲートドライバ52として適用されるシフトレジスタでは、順方向に動作する場合には、TFT1はノードA1〜Anに電荷を蓄積させるためのトランジスタとして機能し、TFT6は蓄積された電荷を放出させるためのトランジスタとして機能する。一方、逆方向に動作する場合には、TFT1はノードA1〜Anに蓄積された電荷を放出させるためのトランジスタとして機能し、TFT6は電荷を蓄積させるためのトランジスタとして機能する。
【0148】
TFT1、6にこのような機能を持たせることができるため、各段RS(1)〜RS(n)を構成するTFT1〜6の数は、第1の実施の形態でゲートドライバ52として適用されていたシフトレジスタと同じにすることができる。このため、第1の実施の形態のものに比べて面積がそれほど大きくならず、ゲートドライバ52を液晶表示素子51と同一の基板上に形成しても、画像表示領域の相対的な面積が小さくならない。
【0149】
また、ゲートドライバ52に、順方向と逆方向との双方向にシフト動作することができるシフトレジスタを適用したことにより、液晶コントローラ50〜ゲートドライバ52に供給する制御信号群Gcntを制御するだけで、表示部10上にCCD撮像装置20で撮影した画像の鏡面画像を表示することができる。すなわち、この実施の形態にかかるデジタルスチルカメラでは、VRAM領域に展開された画像データの読み出しのために複雑な制御を行わなくても、表示部10に鏡面画像を表示することができる。
【0150】
この実施の形態において、ゲートドライバ52は、図13に示す構成を有し、液晶コントローラ50から出力される制御信号により、図14または図15に示すタイミングチャートに従って動作するシフトレジスタによって構成されるものとしていた。しかしながら、この実施の形態において、ゲートドライバ52として適用可能なシフトレジスタの駆動方法はこれに限られるものではなく、シフトレジスタの構成もこれに限られるものではない。
【0151】
図18、図19は、図13に示すシフトレジスタの他の動作を示すタイミングチャートである。順方向動作をする場合、図18に示すように、電圧信号V2がローレベルに維持されるのは図14の場合と同じであるが、電圧信号V1は、クロック信号CK1またはCK2がハイレベルになっているときだけハイレベルとなる。例えば、タイミングT0〜T1の期間において、制御信号D1がハイレベルになったときはクロック信号CK1もハイレベルとなって、1番目の段RS(1)のTFT1がオンし、ノードA1に電荷が蓄積される。
【0152】
一方、逆方向動作をする場合、図19に示すように、電圧信号V1がローレベルに維持されるのは図15の場合と同じであるが、電圧信号V2は、クロック信号CK1またはCK2がハイレベルになっているときだけハイレベルとなる。例えば、タイミングT0〜T1の期間において、制御信号D2がハイレベルとなったときはクロック信号CK2もハイレベルとなって、n番目の段RS(n)のTFT1がオンし、ノードAnに電荷が蓄積される。
【0153】
これらの場合、TFT1及びTFT6のそれぞれのゲート−ドレイン間、ソース−ドレイン間に電位差が生じる時間が、図14、図15のタイミングチャートに従って動作させた場合よりも短くなる。これにより、TFT1及びTFT6にかかる電圧ストレスを小さくすることができ、特性劣化を招きにくいので、長期間の使用に耐え得るものとなる。
【0154】
図20は、この実施の形態において、ゲートドライバ52として適用可能な他のシフトレジスタの回路構成を示す図である。図13に示すシフトレジスタとの違いについて説明すると、奇数番目の段RS(1),RS(3),…,RS(n−1)において、TFT1のドレインには電圧信号V2が、TFT6のソースには電圧信号V1が供給されている。偶数番目の段RS(2),RS(4),…,RS(n)において、TFT1のドレインには電圧信号V1が、TFT6のソースには電圧信号V2が供給されている。
【0155】
次に、図20のシフトレジスタの動作について、図21、図22のタイミングチャートを参照して説明する。順方向動作をする場合、タイミングT0〜T1の期間において、制御信号D1がハイレベルになると1番目の段RS(1)のTFT1がオンし、ハイレベルとなった電圧信号V2によりノードA1に電荷が蓄積される。タイミングT1〜T2の期間において、クロック信号CK1がハイレベルになると、1番目の段RS(1)の出力信号OUT1がハイレベルとなる。これにより、2番目の段RS(2)のTFT1がオンし、ハイレベルとなった電圧信号V1によりノードA2に電荷が蓄積される。
【0156】
次のタイミングT2〜T3の期間において、クロック信号CK2がハイレベルになると、2番目の段RS(2)の出力信号OUT2がハイレベルとなる。これにより、3番目の段RS(3)のTFT1がオンし、ハイレベルとなった電圧信号V2によりノードA3に電荷が蓄積される。また、ハイレベルとなった出力信号OUT2により、1番目の段RS(1)のTFT6がオンする。このとき、電圧信号V1はローレベルとなっているため、ノードA1に蓄積された電荷が放出される。
【0157】
以下同様にして、タイミングTn〜Tn+1の期間において、クロック信号CK2がハイレベルになると、n番目の段RS(n)の出力信号OUTnがハイレベルとなる。これにより、n−1番目の段RS(n−1)のTFT6がオンし、電圧信号V1がローレベルとなっていることから、ノードAn−1に蓄積された電荷が放出される。そして、タイミングTn+1になると、制御信号D2がハイレベルになって、n番目の段RS(n)のTFT6がオンする。このとき、電圧信号V2はローレベルとなっているため、ノードAnに蓄積された電荷が放出される。
【0158】
一方、逆方向動作をする場合、タイミングT0〜T1の期間において、制御信号D2がハイレベルになると、n番目の段RS(n)のTFT6がオンし、ハイレベルとなった電圧信号V2によりノードAnに電荷が蓄積される。タイミングT1〜T2の期間において、クロック信号CK2がハイレベルになると、n番目の段RS(n)の出力信号OUTnがハイレベルとなる。これにより、n−1番目の段RS(n−1)のTFT6がオンし、ハイレベルとなった電圧信号V2によりノードAn−1に電荷が蓄積される。
【0159】
次のタイミングT2〜T3の期間において、クロック信号CK1がハイレベルになると、n−1番目の段RS(n−1)の出力信号OUTn−1がハイレベルとなる。これにより、n番目の段RS(n)のTFT1がオンし、電圧信号V1がローレベルとなっていることから、ノードAnに蓄積された電荷が放出される。
【0160】
以下同様にして、タイミングTn〜Tn+1の期間において、クロック信号CK1がハイレベルになると、1番目の段RS(1)の出力信号OUT1がハイレベルとなる。これにより、2番目の段RS(2)のTFT1がオンし、電圧信号V1がローレベルとなっていることから、ノードA2に蓄積された電荷が放出される。そして、タイミングTn+1になると、制御信号D1がハイレベルになって、1番目の段RS(1)のTFT1がオンする。このとき、電圧信号V2はローレベルとなっているため、ノードA1に蓄積された電荷が放出される。
【0161】
図23は、この実施の形態において、ゲートドライバ52として適用可能な他のシフトレジスタの回路構成を示す図である。図13に示すシフトレジスタとの違いについて説明すると、奇数番目の段RS(1),RS(3),…,RS(n−1)において、TFT1のドレインには電圧信号V2が、TFT6のソースには電圧信号V4が供給されている。偶数番目の段RS(2),RS(4),…,RS(n)において、TFT1のドレインには電圧信号V1が、TFT6のソースには電圧信号V3が供給されている。
【0162】
次に、図23のシフトレジスタの動作について、図24、図25のタイミングチャートを参照して説明する。このシフトレジスタの動作は、奇数番目の段RS(1),RS(3),…,RS(n−1)においてTFT6のソースに供給される電圧信号をV4に置き換え、偶数番目の段RS(2),RS(4),…,RS(n)においてTFT6のソースに供給される電圧信号をV3と置き換えれば、図20のシフトレジスタのものとほぼ同じである。
【0163】
しかし、図24に示す順方向動作をする場合において、各段RS(1)〜RS(n)のTFT6のソース電圧(電圧信号V3、V4)は、ローレベルに維持されている。また、図25に示す逆方向動作をする場合において、各段RS(1)〜RS(n)のTFT1のドレイン電圧(電圧信号V1、V2)は、ローレベルに維持されている。つまり、順方向動作ではTFT1について、逆方向動作ではTFT6について、ゲート−ドレイン間及びソース−ドレイン間に電位差が生じる時間が短い。このため、TFT1及びTFT6にかかる電圧ストレスを、図20に示すシフトレジスタよりも小さくすることができるので、TFT1及びTFT6の素子特性が劣化しにくく、長期間の使用によっても故障しにくいものとなる。
【0164】
なお、この実施の形態で示した各シフトレジスタにおいて、TFT1のドレインまたはTFT6のソースに供給する電圧信号V1〜V4のハイレベルは、ノードA1〜Anに蓄積させる電荷によって、TFT2及びTFT5をオンするのに十分な電圧レベルであれば、電源電圧Vddよりも低くてもよい。これにより、TFT1及びTFT6、さらにはTFT2及びTFT5にかかる電圧ストレスを、上記の各タイミングチャートに従ってシフトレジスタを動作させた場合よりも小さくすることができる。
【0165】
[他の実施の形態]
本発明は、上記第1、第2の実施の形態に限られるものではなく、様々な変形、応用を行うことができる。以下、本発明を適用した他の実施の形態について説明する。
【0166】
上記の第2の実施の形態では、ゲートドライバ52として適用されたシフトレジスタを順方向でシフト動作させるか逆方向でシフト動作させるかは、角度センサ40が検出したレンズユニット部02のカメラ本体部01に対する角度に応じて、自動的に設定されるものとしていた。しかしながら、順方向動作させるか逆方向動作させるかは、ユーザがキー入力部12のキーを操作することにより選択するようにしてもよい。
【0167】
上記の第1、第2の実施の形態では、図4、図6、図8、図11、図13、図20及び図23に示したシフトレジスタを液晶表示装置のゲートドライバ52として適用した場合を例として説明した。しかしながら、液晶表示装置以外の表示装置、例えば、プラズマディスプレイ、フィールドエミッションディスプレイ、有機EL表示装置などのラインを選択するためのドライバとしても用いることができる。さらには、これらのシフトレジスタは、撮像画素が縦横に所定の配列(例えば、マトリクス状の配列)で配置された撮像素子を駆動するドライバとしても用いることができる。
【0168】
図26は、ダブルゲートトランジスタをフォトセンサとして適用して撮像素子を有する撮像装置の構成を示すブロック図である。この撮像装置は、例えば指紋センサとして使用されるもので、図示するように、コントローラ70、撮像素子71、トップゲートドライバ72、ボトムゲートドライバ73及びドレインドライバ74から構成されている。
【0169】
撮像素子71は、マトリクス状に配置された複数のダブルゲートトランジスタ81で構成される。ダブルゲートトランジスタ81のトップゲート電極91はトップゲートラインTGLに、ボトムゲート電極92はボトムゲートラインBGLに、ドレイン電極93はドレインラインDLに、ソース電極94は接地されたグラウンドラインGrLにそれぞれ接続されている。撮像素子71の下方には、ダブルゲートトランジスタ81の半導体層を励起する波長域の光を発光するバックライトが載置されている。
【0170】
撮像素子71を構成するダブルゲートトランジスタ81は、トップゲート電極91に印加されている電圧が+25(V)で、ボトムゲート電極92に印加されている電圧が0(V)であると、トップゲート電極91と半導体層との間に配置される窒化シリコンからなるゲート絶縁膜と半導体層とに蓄積されている正孔が吐出され、リセットされる。ダブルゲートトランジスタ81は、ソース電極94とドレイン電極93間が0(V)で、トップゲート電極91に印加されている電圧が−15(V)で、ボトムゲート電極92に印加されている電圧が0(V)となり、半導体層への光の入射によって発生した正孔−電子対のうちの正孔が上記半導体層及び上記ゲート絶縁膜に蓄積されるフォトセンス状態となる。この所定期間に蓄積される正孔の量は光量に依存している。
【0171】
フォトセンス状態において、バックライトがダブルゲートトランジスタ81に向け光を照射するが、このままではダブルゲートトランジスタ81の半導体層の下方に位置するボトムゲート電極92が遮光するので半導体層には十分なキャリアが生成されない。このとき、ダブルゲートトランジスタ81上方の絶縁膜上に指を載置すると、指の凹部(指紋形状を決める溝にあたる)の直下にあたるダブルゲートトランジスタ81の半導体層には、絶縁膜等で反射された光があまり入射されない。
【0172】
このように光の入射量が少なくて十分な量の正孔が半導体層内に蓄積されずに、トップゲート電極91に印加されている電圧が−15(V)で、ボトムゲート電極92に印加されている電圧が+10(V)となると、半導体層内に空乏層が広がり、nチャネルがピンチオフされ、半導体層が高抵抗となる。一方、フォトセンス状態において指の凸部(指の溝と溝の間の山)の直下にあたるダブルゲートトランジスタ81の半導体層には、絶縁膜等で反射された光が入射され十分な量の正孔が半導体層内に蓄積された状態で、このような電圧が印加された場合は、蓄積されている正孔がトップゲート電極91に引き寄せられて保持されることにより、半導体層のボトムゲート電極92側にnチャネルが形成され、半導体層が低抵抗となる。これらの読み出し状態における半導体層の抵抗値の違いが、ドレインラインDLの電位の変化となって現れる。
【0173】
トップゲートドライバ72は、撮像素子71のトップゲートラインTGLに接続され、コントローラ70からの制御信号群Tcntに従って、各トップゲートラインTGLに+25(V)または−15(V)の信号を選択的に出力する。トップゲートドライバ72は、出力信号のレベルの相違、これに応じた入力信号のレベルの相違、並びに出力信号及び入力信号の位相の違いを除き、上記したゲートドライバ52を構成するシフトレジスタと実質的に同一の構成を有している。
【0174】
ボトムゲートドライバ73は、撮像素子71のボトムゲートラインBGLに接続され、コントローラ70からの制御信号群Bcntに従って、各ボトムゲートラインBGLに+10(V)または0(V)の信号を出力する。ボトムゲートドライバ73は、出力信号のレベルの相違、これに応じた入力信号のレベルの相違、並びに出力信号及び入力信号の位相の違いを除き、上記したゲートドライバ52を構成するシフトレジスタと実質的に同一の構成を有している。
【0175】
ドレインドライバ74は、撮像素子71のドレインラインDLに接続され、コントローラ70からの制御信号群Dcntに従って、後述する所定の期間において全てのドレインラインDLに定電圧(+10(V))を出力し、電荷をプリチャージさせる。ドレインドライバ74は、プリチャージの後の所定の期間においてダブルゲートトランジスタ81の半導体層に光の入射、非入射に応じてチャネルが形成されているか否かによって変化する各ドレインラインDLの電位を読み出し、画像データDATAとしてコントローラ70に供給する。
【0176】
コントローラ70は、制御信号群Tcnt、Bcntによってそれぞれトップゲートドライバ72、ボトムゲートドライバ73を制御して、両ドライバ72、73からライン毎に所定のタイミングで所定レベルの信号を出力させる。これにより、撮像素子71の各ラインを順次リセット状態、フォトセンス状態、読み出し状態とさせる。コントローラ70は、また、制御信号群Dcntによりドレインドライバ74にドレインラインDLの電位変化を読み出させ、画像データDATAとして順次取り込んでいく。
【0177】
また、図4、図6、図8、図11、図13、図20及び図23に示したシフトレジスタは、撮像素子または表示素子を駆動するためのドライバとしての用途以外にも適用することができる。例えば、これらのシフトレジスタは、データ処理装置などにおいて直列のデータを並列のデータに変換する場合などの用途にも適用することができる。
【0178】
上記の第1、第2の実施の形態では、図4、図6、図8、図11、図13、図20及び図23に示したシフトレジスタを構成するTFT1〜6は、全てnチャネル型のものであった。これに対して、pチャネル型のものを用いることもできる。例えば、全てpチャネル型のものを用いた場合には、各信号のハイ、ローレベルがnチャネル型のものに比べて反転されるようにすればよい。
【0179】
上記の第1、第2の実施の形態では、本発明を静止画像を撮影するデジタルスチルカメラに適用した場合を例として説明したが、動画像を撮影し、撮影している画像を視認するためのファインダに液晶表示装置などを用いたビデオカメラにも適用することができる。ビデオカメラにおいて液晶表示装置の向きを撮像レンズに対して回動できる構成とした場合に、第2の実施の形態で示したシフトレジスタを液晶表示装置のゲートドライバとして用い、鏡面画像を表示させることができる。
【図面の簡単な説明】
【0180】
【図1】本発明の第1の実施の形態にかかるデジタルスチルカメラの外観構成を示す図である。
【図2】図1のデジタルスチルカメラの回路構成を示すブロック図である。
【図3】図2の表示部の回路構成を示すブロック図である。
【図4】図3のゲートドライバとして用いられるシフトレジスタの回路構成を示す図である。
【図5】図4のシフトレジスタの動作を示すタイミングチャートである。
【図6】図3のゲートドライバとして用いられるシフトレジスタの他の回路構成を示す図である。
【図7】図6のシフトレジスタの動作を示すタイミングチャートである。
【図8】図3のゲートドライバとして用いられるシフトレジスタの他の回路構成を示す図である。
【図9】図8のシフトレジスタの動作を示すタイミングチャートである。
【図10】図8のシフトレジスタの動作を示す他のタイミングチャートである。
【図11】図3のゲートドライバとして用いられるシフトレジスタの他の回路構成を示す図である。
【図12】図11のシフトレジスタの動作を示すタイミングチャートである。
【図13】本発明の第2の実施の形態において、図3のゲートドライバとして用いられるシフトレジスタの回路構成を示す図である。
【図14】図13のシフトレジスタの順方向動作を示すタイミングチャートである。
【図15】図13のシフトレジスタの逆方向動作を示すタイミングチャートである。
【図16】本発明の第2の実施の形態において、図1に示すデジタルスチルカメラの順方向での使用状態を示す図であり、(a)は撮像状態を、(b)は表示部の表示状態を示す。
【図17】本発明の第2の実施の形態において、図1に示すデジタルスチルカメラの逆方向での使用状態を示す図であり、(a)は撮像状態を、(b)は表示部の表示状態を示す。
【図18】図13のシフトレジスタの順方向動作を示す他のタイミングチャートである。
【図19】図13のシフトレジスタの逆方向動作を示す他のタイミングチャートである。
【図20】本発明の第2の実施の形態において、図3のゲートドライバとして用いられるシフトレジスタの他の回路構成を示す図である。
【図21】図20のシフトレジスタの順方向動作を示すタイミングチャートである。
【図22】図20のシフトレジスタの逆方向動作を示すタイミングチャートである。
【図23】本発明の第2の実施の形態において、図3のゲートドライバとして用いられるシフトレジスタの他の回路構成を示す図である。
【図24】図20のシフトレジスタの順方向動作を示すタイミングチャートである。
【図25】図20のシフトレジスタの逆方向動作を示すタイミングチャートである。
【図26】本発明の他の実施の形態にかかる撮像装置の構成を示すブロック図である。
【図27】従来例のシフトレジスタの回路構成を示す図である。
【図28】従来例のシフトレジスタの動作を示すタイミングチャートである。
【符号の説明】
【0181】
1〜6…TFT
01…カメラ本体部
02…レンズユニット部
02a…撮像レンズ
10…表示部
11…電源キー
12…キー入力部
12a…モード設定キー
12b…シャッターキー
12c…「+」キー
12d…「−」キー
13…シリアル入出力端子
20…CCD撮像装置
21…A/D変換器
22…CPU
23…ROM
24…RAM
25…圧縮/伸張回路
26…画像メモリ
30…バス
40…角度センサ
50…液晶コントローラ
51…液晶表示素子
52…ゲートドライバ
53…ドレインドライバ
61…TFT
62…画素容量
70…コントローラ
71…撮像素子
72…トップゲートドライバ
73…ボトムゲートドライバ
74…ドレインドライバ
81…ダブルゲートトランジスタ
91…トップゲート電極
92…ボトムゲート電極
93…ドレイン電極
94…ソース電極
RS(1)〜RS(n)…段
GL…ゲートライン
DL…ドレインライン
TGL…トップゲートライン
BGL…ボトムゲートライン
GrL…グラウンドライン




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013