米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> ブラザー工業株式会社

発明の名称 データ処理装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−13710(P2007−13710A)
公開日 平成19年1月18日(2007.1.18)
出願番号 特願2005−192950(P2005−192950)
出願日 平成17年6月30日(2005.6.30)
代理人 【識別番号】100117101
【弁理士】
【氏名又は名称】西木 信夫
発明者 横地 敦 / 杉本 典子
要約 課題
内部メモリ及び外部メモリを用いて、複数のデータ転送要求を同時に処理するデータ処理部を有するデータ処理装置において、内部メモリと外部メモリとを有効利用して、小容量の内部メモリで高速なデータ処理を実現できる手段を提供する。

解決手段
データ処理装置30は、複数のデータ転送要求を同時に処理する画像読取処理回路31及び画像処理回路32と、画像読取処理回路31等の回路内部に設けられた内部メモリ33と、内部メモリ33に対するアクセス制御を行う内部メモリ制御部34と、画像読取処理回路31等と外部バス36を介してデータを送受信可能に設けられた外部メモリ37と、外部メモリ37に対するアクセス制御を行う外部メモリ制御部38と、画像読取処理回路31又は画像処理回路32からのデータ転送要求に対して、内部メモリ33又は外部メモリ37のいずれか一方又は双方への割り当てを行うインタフェース回路39とを具備する。
特許請求の範囲
【請求項1】
複数のデータ転送要求を同時に行うデータ処理部と、
上記データ処理部を構成する回路内部に設けられた内部メモリと、
上記内部メモリに対するアクセス制御を行う内部メモリ制御部と、
上記データ処理部と外部バスを介してデータを送受信可能に設けられた外部メモリと、
上記外部メモリに対するアクセス制御を行う外部メモリ制御部と、
上記データ処理部からのデータ転送要求に対して、上記内部メモリ又は上記外部メモリのいずれか一方又は双方への割り当てを行うメモリ選択部と、を具備するものであるデータ処理装置。
【請求項2】
上記データ処理部は、複数且つ一連のデータ処理を行うものであり、
上記メモリ選択部は、外部バスに対して定められたバス帯域が最大限利用されるように、データ転送要求における単位メモリ容量当たりのデータ転送量である転送量効率が低い上記データ処理部からのデータ転送要求に対して外部メモリを割り当て、未割り当ての上記データ処理部からのデータ転送要求に対して内部メモリを割り当てるものである請求項1に記載のデータ処理装置。
【請求項3】
上記外部メモリ制御部は、上記データ処理部の外部メモリへのデータ転送要求が、中央処理装置から外部メモリへのアクセス要求より高い優先順位に設定されたものである請求項1又は2に記載のデータ処理装置。
【請求項4】
上記メモリ選択部は、外部バスに対して定められたバス帯域が最大限利用されるように転送量効率が低い上記データ処理部からのデータ転送要求を各データ転送要求毎に外部メモリを順次割り当て、未割り当てのデータ転送要求のうち転送量効率が低いデータ転送要求に対して未利用の残存バス帯域分だけ外部メモリを割り当てるとともに残りを内部メモリに割り当て、その他の上記データ処理部からのデータ転送要求に対して内部メモリを割り当てるものである請求項2又は3に記載のデータ処理装置。
【請求項5】
上記外部バスのデータ転送能力は、上記データ処理部が要求するデータ転送要求が上記外部メモリにすべて割り当てられた場合に、複数且つ一連のデータ処理において上記データ処理部が要求するデータ転送に要する時間が、所望の時間を超える能力であり、
上記内部メモリは、上記データ処理部のデータ転送に要する時間が所望の時間内になるように、転送量効率が高いデータ転送要求を割り当て可能なメモリ容量を有するものである請求項1から4のいずれかに記載のデータ処理装置。
【請求項6】
上記メモリ選択部は、上記内部メモリ及び上記外部メモリに対して一連のメモリアドレスを有し、メモリへの読み書きが要求される各データ処理毎のデータ要求に対してオフセットアドレスを有するものである請求項1から5のいずれかに記載のデータ処理装置。
【請求項7】
上記メモリ選択部は、上記内部メモリと上記外部内部メモリとを併用するデータ処理に対して内部メモリの上限アドレスを有し、内部メモリへアクセスされるメモリアドレスが上限アドレスを超えた場合に、外部メモリへアクセスを切り替えるものである請求項4から6のいずれかに記載のデータ処理装置。
【請求項8】
上記メモリ選択部は、外部メモリと内部メモリとが所定の割合で割り当てられた上記データ処理部からのデータ転送要求に対して、外部メモリへのアクセスと内部メモリへのアクセスとを所定の割合で交互に行うものである請求項4から7のいずれかに記載のデータ処理装置。
【請求項9】
上記データ処理部は、被読取媒体の画像をライン毎に読み取るラインイメージセンサが出力する画像信号を処理するものである請求項1から8のいずれかに記載のデータ処理装置。
【請求項10】
上記データ処理部は、上記ラインイメージセンサから出力される画像信号を1ライン毎に処理するものである請求項1から9のいずれかに記載のデータ処理装置。
発明の詳細な説明
【技術分野】
【0001】
本発明は、内部メモリ及び外部メモリを用いて、複数のデータ転送要求を同時に処理するデータ処理部を有するデータ処理装置に関する。
【背景技術】
【0002】
従来より、データの読み書きを行うためのDRAM等のメモリを、データ処理回路と同一のチップ上に設けたデータ処理装置が知られている。このような回路上に設けられたメモリは、内部メモリ又は内蔵メモリ(以下、これらは「内部メモリ」と称される。)と呼ばれる。内部メモリは、データ処理部とデータの送受信を行うためのバスを、短く且つビット幅を広く形成することができるので、高速にデータ転送が可能となり、データ処理装置の高速化を実現できる。
【0003】
データ処理回路とは別途に、外部バスを介してデータを送受信可能に設けられたDRAM等のメモリは、外部メモリと呼ばれる。外部メモリは、CPUやデータ処理回路等からアクセスされる。したがって、外部バスは、CPUやデータ処理回路等が外部メモリにアクセスする際に用いられる。一般に、データ処理回路が外部バスを介して外部メモリにデータ転送を行う速度は、内部メモリに比べて遅い。一方、外部メモリは、メモリの増設に容易に対応できるという利点がある。
【0004】
例えば、画像読取装置の読取画像のデータ処理を行うデータ処理装置として、内部メモリを有するデータ処理装置を用いれば、読取画像のデータ処理が高速化され、高速コピー等が実現される。
【0005】
画像読取装置は、例えば複合機等に搭載されてスキャナ機能やコピー機能、ファクシミリ機能等に用いられ、近年、高解像度の画像読取りやカラーコピー等の複合機の高性能化に伴い、画像読取装置も高性能化されている。画像読取装置の高性能化により、データ処理装置により行われるデータ処理は、その種類が多くなり、また、処理すべき画像データの容量も大きくなっている。
【0006】
大容量の画像データを高速に処理できるデータ処理装置を実現する手段の一つとして、大容量の内部メモリを設けることが考えられる。しかし、内部メモリの大容量化は、コストの上昇が大きいという問題がある。また、データ処理装置の回路設計段階で定められた内部メモリの容量に対して、その後の製品仕様の変更等により拡張又は縮小を要求されることが多いが、内部メモリの容量の変更は困難である。一方、外部メモリは、製品仕様の変更に伴う増設が容易である。また、内部メモリに比べて、メモリ増設によるコスト上昇が小さい。したがって、内部メモリと外部メモリとを併用するデータ処理装置が提案されている(特許文献1参照)。
【0007】
【特許文献1】特開平11−3324号公報
【発明の開示】
【発明が解決しようとする課題】
【0008】
データ処理装置が、複合機に適用された場合には、データ処理装置は、画像読取りのためのデータ処理の他、プリンタ機能やファクシミリ機能等を動作させるための各種処理を行う。その場合に、画像読取りにおけるデータ処理のために、外部メモリにアクセスするための外部バスを占有させることはできない。
【0009】
一方、画像読取装置のイメージセンサとして、CIS(Contact Image Sensor)やCCD(Charge Coupled Device)のようなラインイメージセンサを用いた場合には、メモリへ出力するまでの1ライン分のデータ処理は、中断することなく完了することが要求される。したがって、画像読取りにおけるデータ処理のための外部メモリへのアクセスが、CPU等からの外部メモリへのアクセスよりも優先させることが望ましい。しかし、画像読取りにおけるデータ処理のための外部メモリへのアクセスが連続する場合には、CPU等からの外部メモリへのアクセスが待たされ、システム全体の応答速度が遅くなるという問題が生じる。
【0010】
また、画像読取りにおけるデータ処理が行われた後の画像データは、外部メモリをラインバッファとして一時保存され、フィルタ処理や色変換処理、誤差拡散処理等の画像処理が行われる。前述したように、画像読取りにおけるデータ処理のための外部メモリへのアクセスが優先されると、その後の画像処理が待たされる。例えば、複合機によりコピーを行っている場合には、画像読取りが高速化されても、その後の画像処理等が待たされると、コピー処理全体としての高速化が図れないという問題がある。
【0011】
本発明は、かかる問題に鑑みてなされたものであり、内部メモリ及び外部メモリを用いて、複数のデータ転送要求を同時に処理するデータ処理部を有するデータ処理装置において、内部メモリと外部メモリとを有効利用して、小容量の内部メモリで高速なデータ処理を実現できる手段を提供すること目的とする。
【0012】
また、本発明の他の目的は、上記データ処理装置において、内部メモリと外部メモリとの双方を割り当て可能にする手段を提供することにある。
【0013】
また、本発明のさらに他の目的は、上記データ処理装置において、外部バスを占有することなく、高速なデータ処理を行う手段を提供することを目的とする。
【課題を解決するための手段】
【0014】
(1)本発明に係るデータ処理装置は、複数のデータ転送要求を同時に行うデータ処理部と、上記データ処理部を構成する回路内部に設けられた内部メモリと、上記内部メモリに対するアクセス制御を行う内部メモリ制御部と、上記データ処理部と外部バスを介してデータを送受信可能に設けられた外部メモリと、上記外部メモリに対するアクセス制御を行う外部メモリ制御部と、上記データ処理部からのデータ転送要求に対して、上記内部メモリ又は上記外部メモリのいずれか一方又は双方への割り当てを行うメモリ選択部と、を具備するものである。
【0015】
データ処理部は、複数のデータ処理において、処理前後のデータの格納や、処理に要するデータの読み出しのために外部メモリ又は内部メモリへのデータ転送要求を行う。外部メモリ及び内部メモリには、それぞれの外部メモリ制御部又は内部メモリ制御部によりアクセス制御がなされる。メモリ選択部は、データ処理部が各データ処理について要求するデータ転送要求に対して、内部メモリ又は外部メモリのいずれか一方又は双方への割り当てを行う。これにより、各データ転送要求に対して使用される内部メモリ及び外部メモリの双方が割り当て可能になる。
【0016】
(2)また、上記データ処理部は、複数且つ一連のデータ処理を行うものであり、上記メモリ選択部は、外部バスに対して定められたバス帯域が最大限利用されるように、データ転送要求における単位メモリ容量当たりのデータ転送量である転送量効率が低い上記データ処理部からのデータ転送要求に対して外部メモリを割り当て、未割り当ての上記データ処理部からのデータ転送要求に対して内部メモリを割り当てるものであってもよい。
【0017】
複数且つ一連のデータ処理とは、例えば、ラインイメージセンサにより読み取られた画像データの1ライン分のデータに対して、黒補正やシェーディング補正等の各種補正処理のように複数のデータ処理が一連して行われ、ラインバッファに格納されるまでの処理をいう。
【0018】
転送量効率とは、データ転送要求における単位メモリ容量当たりのデータ転送量であり、単位メモリ容量に対してデータ転送量が少ないほど、転送量効率が低いものとなる。
【0019】
外部メモリに対して転送量効率の低いデータ転送要求が割り当てられることにより、内部メモリに割り当てられるその他のデータ転送要求は転送量効率が高いものとなる。また、外部メモリには、外部バスに対して定められたバス帯域が最大限利用されるように各データ転送要求が割り当てられるので、内部メモリへのデータ転送要求の割り当てが可能な限り小さくなる。これにより、内部メモリのメモリ容量を小さくすることができ、内部メモリのコストダウンが実現される。また、外部メモリには、外部バスに対して定められたバス帯域でデータ転送要求が割り当てられるので、データ処理部の外部メモリへのアクセスにより外部バスが占有されることがなく、システムの破綻が防止される。
【0020】
(3)また、上記外部メモリ制御部は、上記データ処理部の外部メモリへのデータ転送要求に対して、中央処理装置から外部メモリへのアクセス要求より優先順位が高く設定されたものであってもよい。
【0021】
これにより、データ処理部は、外部メモリへのデータ転送要求において、中央処理装置からの外部メモリへのアクセス要求のために待たされることがない。したがって、データ処理部により、複数且つ一連のデータ処理が、中央処理装置からの外部メモリへのアクセスによって中断されることなく行われる。
【0022】
(4)また、上記メモリ選択部は、外部バスに対して定められたバス帯域が最大限利用されるように転送量効率が低い上記データ処理部からのデータ転送要求を各データ転送要求毎に外部メモリを順次割り当て、未割り当てのデータ転送要求のうち転送量効率が低いデータ転送要求に対して未利用の残存バス帯域分だけ外部メモリを割り当てるとともに残りを内部メモリに割り当て、その他の上記データ処理部からのデータ転送要求に対して内部メモリを割り当てるものであってもよい。
【0023】
メモリ選択部は、外部バスに対して定められたバス帯域が最大限利用されるように転送量効率が低いデータ転送要求を各データ転送要求毎に外部メモリに順次割り当てる。外部メモリに各データ転送要求を割り当てると、一つのデータ転送要求を割り当てるには不十分な残存バス帯域が生じる。この未利用の残存バス帯域に対して、未割り当てのデータ転送要求のうち転送量効率が低いデータ転送要求の一部が割り当てられる。当該データ転送要求の残りは内部メモリに割り当てられる。その他のデータ転送要求に対しては内部メモリが割り当てられる。これにより、メモリ選択部において、一つのデータ転送要求に対して内部メモリ及び外部メモリの双方を割り当てることが可能である。
【0024】
(5)また、上記外部バスのデータ転送能力は、上記データ処理部が要求するデータ転送要求が上記外部メモリにすべて割り当てられた場合に、複数且つ一連のデータ処理において上記データ処理部が要求するデータ転送に要する時間が、所望の時間を超える能力であり、上記内部メモリは、上記データ処理部のデータ転送に要する時間が所望の時間内になるように、転送量効率が高いデータ転送要求を割り当て可能なメモリ容量を有するものであってもよい。
【0025】
外部バスは所定のデータ転送能力を有する。データ処理部には、複数のデータ処理が所定時間内に終了される要求がある。この要求は、例えば、コピー処理であれば、A4サイズの原稿1枚分のカラーコピーの画像処理を行うための時間として求められる製品仕様である。外部バスのデータ転送能力は、データ処理部が行う複数のデータ処理におけるデータ転送をすべて外部メモリを用いて行う場合に、前述した要求を満たすことができないものである。
【0026】
内部メモリは、転送量効率が高いデータ転送要求を割り当て可能な容量を有する。このデータ転送要求を内部メモリに割り当てることにより、前述した要求が満たされる。
【0027】
(6)また、上記メモリ選択部は、上記内部メモリ及び上記外部メモリに対して一連のメモリアドレスを有し、メモリへの読み書きが要求される各データ処理毎のデータ要求に対してオフセットアドレスを有するものであってもよい。
【0028】
このように、内部メモリと外部メモリとを一連のメモリアドレスで管理することにより、内部メモリの同一領域に重複してデータ処理の割り当てが行われることが防止される。
【0029】
(7)また、上記メモリ選択部は、上記内部メモリと上記外部内部メモリとを併用するデータ処理に対して内部メモリの上限アドレスを有し、内部メモリへアクセスされるメモリアドレスが上限アドレスを超えた場合に、外部メモリへアクセスを切り替えるものであってもよい。
【0030】
これにより、内部メモリから外部メモリへの切り替えを容易に行うことができる。
【0031】
(8)また、上記メモリ選択部は、外部メモリと内部メモリとが所定の割合で割り当てられた上記データ処理部からのデータ転送要求に対して、外部メモリへのアクセスと内部メモリへのアクセスとを所定の割合で交互に行うものであってもよい。
【0032】
外部メモリへのアクセス速度は内部メモリへのアクセス速度に対して低速である。外部メモリへのアクセスと内部メモリへのアクセスとを交互に行って、外部メモリへのアクセスを分散させることにより、低速な外部メモリのアクセスが一連のデータ処理の律速になることが防止される。
【0033】
(9)また、上記データ処理部は、被読取媒体の画像をライン毎に読み取るラインイメージセンサが出力する画像信号を処理するものが好適である。
【0034】
(10)また、上記データ処理部は、上記ラインイメージセンサから出力される画像信号を1ライン毎に処理するものが好適である。
【発明の効果】
【0035】
このように、本発明に係るデータ処理装置によれば、メモリ選択部が、データ処理部が各データ処理におけるデータ転送要求に対して、内部メモリ又は外部メモリのいずれか一方又は双方への割り当てを行うことが可能になる。また、各データ転送要求に対して内部メモリの重なった領域が割り当てられることがない。また、1つのデータ転送要求に対して内部メモリと外部メモリとを併用することができる。また、内部メモリと外部メモリとを有効利用して、小容量の内部メモリで高速なデータ処理を実現される。また、データ処理部により外部バスが占有されることなく、高速なデータ処理を実現することができる。
【発明を実施するための最良の形態】
【0036】
以下、適宜図面を参照して本発明の実施形態を説明する。なお、本実施の形態で示すデータ処理装置30は、本発明の一実施態様にすぎない。したがって、本発明が実施形態に記載のものに限定されず、発明の要旨を変更しない範囲で構成を変更できることはいうまでもない。
【0037】
図1は、本発明の実施の形態に係る画像読取装置1の外観構成を示すものである。本画像読取装置1は、例えば、プリンタ機能とスキャナ機能とを一体的に備えた多機能装置(MFD:Multi Function Device)のスキャナ部として用いられたり、複写機の画像読取部として用いられる。
【0038】
図に示すように、画像読取装置1は、FBSとして機能する読取載置台2に対して、オート・ドキュメント・フィーダ(ADF:Auto Document Feeder)3を備えた原稿カバー4が開閉自在に取り付けられてなる。読取載置台2は、略直方体の筐体20の天面にプラテンガラス21が配設され、該筐体20内に画像読取ユニット5が内蔵されてなるものである。プラテンガラス21上に載置された原稿が、原稿カバー4が閉じられることにより固定される。その原稿に対して、画像読取ユニット5が走査されて画像読取りが行われる。
【0039】
また、読取載置台2の正面側には、操作パネル22が設けられている。操作パネル22は各種操作ボタンや液晶表示部から構成されており、画像読取装置1は、該操作パネル22からの指示によって動作するようになっている。なお、本画像読取装置1をMFDとして実現する場合には、操作パネル22による指示のほか、コンピュータに接続されて該コンピュータからスキャナドライバ等を介して送信される指示によっても動作する。
【0040】
原稿カバー4には、原稿トレイから排紙トレイへ原稿を連続搬送するADF3が備えられている。ADF3による搬送過程において原稿がプラテン23を通過し、該プラテン23の下方において画像読取ユニット5が該原稿の画像を読み取るようになっているが、本発明においてADF3は任意の構成である。
【0041】
画像読取ユニット5は、イメージセンサ24(ラインイメージセンサ)がキャリッジに搭載され、該キャリッジがベルト駆動機構等の走査機構によりプラテンガラス21に平行して往復動可能に構成されている。イメージセンサ24は所謂密着型のイメージセンサであり、一般にCISと称される。
【0042】
図2に示すように、イメージセンサ24は、その上面25が平面視で細長矩形の直方体形状である。上面25には、イメージセンサ24に内蔵されたLEDの光を導くライトガイド26が長手方向に配設されている。このライトガイド26により、LEDの光がイメージセンサ24の上面25側へ出射される。また、上面25には、複数の集光レンズ27がライトガイド26と平行するように長手方向に一列に配設されている。さらに、イメージセンサ24の内部には、集光レンズ27の直下に複数の光電変換素子が集光レンズ27と同方向に列設されている。LEDから出射された光は被読取媒体に照射され、その反射光が集光レンズ27により光電変換素子に集光される。光電変換素子は反射光の強度に応じた画像信号を出力する。このようにして、イメージセンサ24は、被読取媒体の画像を1ライン毎の画像信号として出力する。
【0043】
イメージセンサ24の長手方向、すなわち主走査方向に配列された光電変換素子は任意の素子群からなるチャネルに分割されている。本実施の形態では、イメージセンサ24の光電変換素子が3分割されたものについて説明する。図3に示すように、イメージセンサ24の主走査方向に配列された光電変換素子は5120個である。これら各光電変換素子が1ラインにおける1画素に相当する。換言すれば、イメージセンサ24の1ラインは5120画素からなる。この1ラインの5120画素が中央及び両端の3つの領域に分割されている。これら各領域を主走査方向の上流側からチャネル1(ch1)、チャネル2(ch2)、チャネル3(ch3)と呼ぶ。イメージセンサ24の主走査方向の上流側とは、イメージセンサ24が5120画素の画像信号を順次出力する方向の上流側であり、図3における左側である。
【0044】
各チャネルに含まれる画素数は任意に設定し得る。本実施の形態では、チャネル1が1600画素、チャネル2が1792画素、チャネル3が1728画素を有するように、1ライン分の5120画素が3分割されている。各チャネル1,2,3には、各チャネルが有する光電変換素子から画像信号を出力するための出力線がそれぞれ設けられている。イメージセンサ24には、制御信号としてトリガー信号TGが与えられた後、クロック信号CLKが与えられ、このクロック信号CLKに同期して、各チャネル1,2,3から、各チャネルが有する光電変換素子からの画像信号が出力される。換言すれば、イメージセンサ24は、クロック信号CLKに同期して各チャネル1,2,3から画像信号を並列に出力する。
【0045】
各チャネル1,2,3からの画像信号は、各チャネル1,2,3に対応して設けられた3本の出力線からそれぞれ出力される。各チャネルにおいては、主走査方向の上流側の光電変換素子から順次スイッチングされて各光電変換素子の画像信号が出力される。詳細には、チャネル1からは、1画素目から1600画素目までの画像信号がシリアルに出力される。チャネル2からは、1601画素目から3392画素目までの画像信号がシリアルに出力される。チャネル3からは、3393画素目から5120画素目までの画像信号がシリアルに出力される。
【0046】
イメージセンサ24の各出力線は、画像読取装置1の制御部と電気的に接続されている。画像読取装置1の制御部は、例えば、各種演算を行うためのCPU、各種制御プログラムが格納されたROM、データを一時格納するためのRAM、駆動回路や各種インタフェース等を駆動するためのASIC(Application Specific Integrated Circuit)等からなる。この制御部の一部として、本発明に係るデータ処理装置が実現されている。
【0047】
図4は、データ処理装置30の主要な構成を示す。なお、図4においては、データ処理装置30の主要構成を説明する便宜上、CPUやROM等から他の回路へのアクセス経路が一部省略されている。
データ処理装置30は、イメージセンサ24から出力された画像信号を処理する画像読取処理回路31(データ処理部)及び画像処理回路32(データ処理部)と、これらの回路内に設けられた内部メモリ33と、内部メモリ33に対するアクセス制御を行う内部メモリ制御部34と、CPU35(中央処理装置)等と外部バス36を介してデータを送受信可能に設けられた外部メモリ37と、外部メモリ37に対するアクセス制御を行う外部メモリ制御部38と、画像読取処理回路31又は画像処理回路32からのデータ転送要求に対してメモリ割り当てを行うインタフェース回路39(メモリ選択部)とを備える。
【0048】
画像読取処理回路31及び画像処理回路32は、それぞれ複数のデータ転送処理を同時に行うとともに、複数のデータ転送要求を行うものである。図に示すように、画像読取処理回路31は、イメージセンサ24から出力される画像信号を、並び替え処理、黒補正処理、シェーディング補正処理、ガンマ補正、及びラインバッファ書き込み処理を一連の処理として行う。これら処理は、イメージセンサ24から出力される1ライン毎の画像信号を一連のものとして行われる。
【0049】
画像処理回路32は、画像読取処理回路31が処理した画像データに対して、ラインバッファ読み出し処理、フィルタ処理、色変換処理、記録ガンマ補正処理、2値化処理(誤差拡散処理)、及び画像処理データ出力処理を行う。
【0050】
詳細に説明するに、イメージセンサ24のLEDから被読取媒体に光が照射され、被読取媒体の反射光が集光レンズ27により主走査方向に列設された各光電変換素子に集光されると、各光電変換素子は、受光した光強度に応じて電荷を蓄積する。イメージセンサ24には、制御信号として、1ラインの開始を示すトリガー信号TGが与えられた後、クロック信号CLKが付与される。このクロック信号CLKに基づいて、各チャネル1,2,3が同時にスイッチングされ、各チャネル1,2,3の3つの光電変換素子から、受光した光強度に応じた画像信号が並列して外部に出力される。
【0051】
イメージセンサ24から並列に出力されたアナログの各画像信号は、アナログフロントエンド回路40により、サンプルホールドされた後、デジタル変換され且つシリアル化される。デジタル変換とは、イメージセンサ24から出力されたアナログの画像信号を所定ビット数のデジタルコードからなるデジタル信号に変換することである。デジタル変換は、アナログ/デジタル変換器により行われる。シリアル化とは、イメージセンサ24から並列に出力された3つの画像信号を、所定の順序で直列に出力することにより行われる。並列に出力された画像信号のシリアル化は、アナログスイッチがイメージセンサ24からの出力線のいずれか1つを順次スイッチングすることにより行われる。このデジタル変換とシリアル化の順序は、いずれが先であってもよい。
【0052】
アナログフロントエンド回路40によりシリアル化された各チャネル1,2,3の画像信号は、サンプリング回路41によりサンプリングされる。サンプリング回路41は、各チャネル1,2,3から出力される画像信号のレベルが安定する所定時点の画像信号をサンプリングする。また、サンプリング回路41は、各画像信号が属するチャネルをチャネル情報としてサンプリングした各画像信号毎に付加して出力する。
【0053】
サンプリング回路41から出力された画像信号は、画像読取処理回路31により並び替え処理される。すなわち、イメージセンサ24の主走査方向の先頭から各画像信号が並ぶように並び替えられる。画像読取処理回路31は、各画像信号の並び替えのために、サンプリング回路41から出力された画像信号をメモリの所定アドレスに書き込むために、インタフェース回路39にデータ転送要求を行う。また、メモリに書き込まれた画像信号を所定の順序で読み出すために、インタフェース回路39にデータ転送要求を行う。並び替え処理において用いられるメモリは、インタフェース回路39により内部メモリ33又は外部メモリ37のいずれか一方又は双方が選択され得る。
【0054】
並び替え処理によりイメージセンサ24の主走査方向の順序に並び替えられた画像信号は、黒補正処理が行われる。黒補正処理とは、黒補正データに基づいて光電変換素子間のばらつきを補正することをいう。黒補正データは、イメージセンサ24が被読取媒体の画像読取りを開始する際に、基準部材等に対して予め取得されて、メモリに格納されている。黒補正処理においては、画像読取処理回路31は、黒補正データを使用するためにインタフェース回路39にデータ転送要求を行う。黒補正処理において用いられるメモリは、インタフェース回路39により内部メモリ33又は外部メモリ37のいずれか一方又は双方が選択され得る。
【0055】
黒補正処理が行われた画像信号は、シェーディング補正処理が行われる。シェーディング補正処理とは、シェーディング補正データに基づいて光電変換素子間及び光源のばらつきを補正することをいう。シェーディング補正データは、イメージセンサ24が被読取媒体の画像読取りを開始する際に、基準部材等に対して予め取得されて、メモリに格納されている。シェーディング補正処理においては、画像読取処理回路31は、シェーディング補正データを使用するためにインタフェース回路39にデータ転送要求を行う。シェーディング処理において用いられるメモリは、インタフェース回路39により内部メモリ33又は外部メモリ37のいずれか一方又は双方が選択され得る。
【0056】
シェーディング補正処理が行われた画像信号は、ガンマ補正が行われる。ガンマ補正とは、読取信号に対して、記録濃度を線形に近づけるために階調補正を行うことをいう。ガンマ補正は、予めメモリに格納されたガンマテーブルに基づいて行われる。
【0057】
ガンマ補正処理が行われた画像信号は、ラインバッファに書き込まれる。画像読取処理回路31は、画像信号をメモリへ出力するためにインタフェース回路39にデータ転送要求を行う。画像信号を出力先となるメモリは、インタフェース回路39により、内部メモリ33又は外部メモリ37のいずれか一方又は双方が選択され得る。ラインバッファへの書き込みは、イメージセンサ24の主走査方向の光電素子が出力した画像信号を1単位として、つまり1ライン単位で行われる。ラインバッファは、例えば、4ライン以上のラインデータを格納可能に構成される。
【0058】
ラインバッファに書き込まれた画像信号は、画像処理回路32により読み込まれる。読み込まれた画像信号は、フィルタ処理、色変換処理、及び記録ガンマ補正処理が行われる。フィルタ処理とは、例えば画像の鮮鋭化や中間調の滑らかな再生のための処理等であり、エッジ強調やスムージング、モアレ除去等である。色変換処理とは、イメージセンサ24によりRGBに色分解されて読み取られた画像信号を、例えばCMYKの色空間で定義される分光特性に補正して変換することをいう。記録ガンマ補正処理とは、色変換された画像信号を、記録濃度を線形に近づけるための階調補正をいう。これら各処理に用いられるフィルタデータやガンマテーブル等のようにランダムにアクセスされるものについては、内部メモリ33に割り当てられない。
【0059】
記録ガンマ補正処理が行われた画像信号は、2値化処理として誤差拡散処理が行われる。2値化処理とは、インクジェット記録や熱転写記録等において、ドットのオン/オフにより濃淡を表現する記録装置に対して、オン/オフの情報を提供するために、8ビットなどの多値データを1ビットデータに量子化する処理をいう。その2値化処理である誤差拡散処理とは、2値化時の誤差を周辺画素に分配することで、濃度階調を表現する擬似階調処理である。誤差拡散処理においては、画像読取処理回路31は、誤差拡散データの入出力のためにインタフェース回路39にデータ転送要求を行う。誤差拡散処理において用いられるメモリは、インタフェース回路39により、内部メモリ33又は外部メモリ37のいずれか一方又は双方が選択され得る。誤差拡散処理が行われた画像信号は、画像処理データとして外部メモリ37に書き込まれる。
【0060】
内部メモリ33は、画像読取処理回路31、画像処理回路32、内部メモリ制御部34、インタフェース回路39と同一の回路内に設けられている。画像読取処理回路31、画像処理回路32、内部メモリ制御部34、及びインタフェース回路39は、例えばASICにより実現され、内部メモリ33もASICのチップ上に形成される。このように、画像読取処理回路31や画像処理回路32等と同一回路内に形成された内部メモリ33は、画像読取処理回路31や画像処理回路32から高速アクセスが可能である。一方、内部メモリ33の容量は、回路設計の際に定められる必要があり、回路を生成した後に内部メモリ33を増設することは困難である。
【0061】
外部メモリ37は、所謂RAMであり、CPU35等のその他のデバイスが外部バス36を介してアクセス可能なものである。外部メモリ37は、アクセス速度は中速であるが、カラーコピーやモノクロコピーのように、装置に求められる仕様に応じて容量を変更することが可能であり、回路設計後の容量の変更にも容易に対応可能である。
【0062】
外部バス36は、外部メモリ37と外部メモリ制御部38とを送受信可能に接続するものであり、所定のビット幅で形成されており、所定の転送能力を有する。外部バス36の転送能力を大きくすることは技術的に可能であるが、データ処理装置30を可能な限り低コストで実現するという要求に反する。ここでは、外部バス36は、画像読取処理回路31及び画像処理回路32が各データ処理をする際に要求するデータ転送要求が、インタフェース回路39により、外部バス36を介して外部メモリ37にすべて割り当てられた場合に、画像読取処理回路31及び画像処理回路32が複数且つ一連のデータ処理におけるデータ転送に要する時間が要求される所定時間を超えるデータ転送能力であるとする。
【0063】
ここで、外部バス36のビット幅を16ビットとする。また、外部メモリ37へのアクセスは、60MHzを1クロックとして行わる。また、外部メモリ37へ1ビットのデータ転送するために5クロック必要とする。
【0064】
画像読取処理回路31及び画像処理回路32が複数且つ一連のデータ処理におけるデータ転送に要する時間として、被読取媒体がA4サイズ(8.5インチ×12インチ)の原稿に対して、解像度を主走査600dpi、副走査600dpiとしてカラーコピーを行う場合を想定する。なお、説明の便宜上、1画素を1バイトデータとする。この条件の下に、A4サイズの原稿を読み取った場合の1ページ当たりのデータ量を計算すれば、(600dpi×8.5インチ×600dpi×12インチ)×3色(RGB)=110MBとなる。
【0065】
A4サイズの原稿をカラーコピーする際に、画像読取処理回路31及び画像処理回路32において発生するメモリアクセス量を表1に示す。
【0066】
【表1】


【0067】
表1に示される合計1191MBのメモリアクセス量を、インタフェース回路39がすべて外部メモリ37に割り当てたとすれば、外部メモリ37へのアクセス時間は、{(1191M×8ビット)/16ビット/60M}×5=49.6秒となる。
【0068】
次に、画像読取処理回路31及び画像処理回路32のデータ転送に要求される所定時間として、A4サイズの原稿1ページのカラーコピー速度が25秒であると想定する。この所定時間は、いわば画像読取装置1に求められる製品仕様である。前述したように、A4サイズの原稿のカラーコピーに要するメモリアクセスを、すべて外部メモリ37に割り当てるとすれば、要求される所定時間、すなわち製品仕様を満たすことができない。したがって、画像読取処理回路31及び画像処理回路32の各データ処理に際して、各々のデータ転送要求を内部メモリ33へも割り当てることになる。
【0069】
ここで、画像読取処理回路31及び画像処理回路32のすべてのデータ処理におけるデータ転送要求を内部メモリ33へ割り当てると、当然データ処理の高速化が実現されるが、内部メモリ33の容量が大きくなるので妥当でない。したがって、画像読取処理回路31及び画像処理回路32の各データ処理におけるデータ転送要求を、効率的に内部メモリ33及び外部メモリ37に割り当てることが要求される。
【0070】
また、画像読取処理回路31及び画像処理回路32の各データ処理におけるデータ転送要求のために、外部バス36が占有されることは望ましくない。外部メモリ37は、CPU35等からもアクセス可能であり、このようなメモリアクセスは、画像読取処理回路31及び画像処理回路32の各データ処理以外のデータ処理を行うために必要である。したがって、CPU35等からのメモリアクセスのために、外部メモリ37の一部のバス帯域を空けておく必要がある。換言すれば、画像読取処理回路31及び画像処理回路32からのデータ転送要求に対して、外部バス36を占有してよいバス帯域の上限が定められている。ここでは、そのバス帯域の上限を外部バス36の単位時間(秒)当たりのデータ転送量の70%とする。したがって、画像読取処理回路31及び画像処理回路32が使用できるバス帯域における外部バス36の単位時間(秒)当たりの最大データ転送量は、60MHz×16ビット×5クロック×0.7=16.8MBである。
【0071】
画像読取処理回路31における各データ処理では、データバッファが数画素単位しかない。したがって、データ処理装置30によるシステムが破綻することなくデータ処理が行われるには、ラインバッファ書き込み処理までの複数且つ一連のデータ処理、すなわち1ライン分の各データ処理は、ウェイトされることなく行われる必要がある。したがって、外部メモリ制御部38において、画像読取処理回路31の外部メモリ37へのデータ転送要求に対して、CPU35から外部メモリ37へのアクセス要求より優先順位が高く設定されている。
【0072】
外部メモリ37へのアクセス優先順位を表2に示す。表2に示すように、画像読取処理回路31が行う上流側のデータ処理から順に優先順位が高く設定されている。そして、CPU35のアクセスは、画像読取処理回路31より低く設定されている。これにより、画像読取処理回路31は、外部メモリ37へのデータ転送要求において、CPU35等からの外部メモリ37へのアクセス要求のために待たされることがない。したがって、画像読取処理回路31により行われるイメージセンサ24の1ライン分のデータ処理が、CPU35等からの外部メモリ37へのアクセスによって中断されることなく行われる。
【0073】
【表2】


【0074】
また、画像読取処理回路31の各データ処理におけるメモリアクセスがボトルネックとなってウェイトが生じないために、イメージセンサ24から出力される1ライン分の画像信号に対して、各データ処理におけるデータ転送要求に必要なメモリバス帯域が足りていることが必要である。
【0075】
ここで、イメージセンサ24からの1ライン分の画像信号の入力時間を700μ秒として、1ライン分の画素数が5120画素、1画素に必要なメモリアクセス数を5バイトとする。なお、5バイトの内訳は、並び替え処理におけるデータの読み書き、黒補正データの読み出し、シェーディング補正データの読み出し、ラインバッファへの書き込みである。この条件の下に、必要なメモリバス帯域を求めると、5120画素×5バイト/700μ秒=36.6MB/秒になる。前述したように、画像読取処理回路31が使用できる外部バス36の最大転送能力は、16.8MB/秒なので、外部メモリ37のみでは、19.8MB/秒の転送能力が不足している。
【0076】
インタフェース回路39は、画像読取処理回路31及び画像処理回路32からのデータ転送要求に対して、内部メモリ33又は外部メモリ37のいずれか一方又は双方への割り当てを行うものである。これにより、画像読取処理回路31及び画像処理回路32からの各データ転送要求において使用される内部メモリ33及び外部メモリ37が、インタフェース回路39により一括して割り当てられる。
【0077】
インタフェース回路39は、画像読取処理回路31及び画像処理回路32とデータの送受信可能に設けられている。また、内部メモリ制御部34ともデータの送受信可能に設けられており、画像読取処理回路31及び画像処理回路32は、インタフェース回路29及び内部メモリ制御部34を介して内部メモリ33にデータの読み書きが可能である。さらに、外部バス36を介して外部メモリ制御部38ともデータの送受信可能に設けられており、画像読取処理回路31及び画像処理回路32は、インタフェース回路39及び外部メモリ制御部38を介して外部メモリ37にデータの読み書きが可能である。
【0078】
また、CPU35は、システムバスから内部メモリ制御部34又は外部メモリ制御部38を介して、内部メモリ33及び外部メモリ37にアクセス可能に設けられている。したがって、図5に示すように、内部メモリ33も、CPU35からみた外部メモリ37やROM、ASIC等と同じメモリマップ上に割り付けられている。
【0079】
さらに、CPU35のバス幅が16ビットで構成されており、内部メモリ33のバス幅が補正データ用に10ビット単位で構成されている場合には、CPU35からのメモリアクセスは2モード設けることができる。具体的には、図6に示すように、CPU35の16ビットバスを、内部メモリの10ビットに接続することができる。また、図7に示すように、CPU35の16ビットバスを、内部メモリ33の下位8ビット2つと接続することができる。換言すれば、内部メモリ33を、8ビットメモリとして扱うアクセスと10ビットメモリとして扱うアクセスである。これにより、内部メモリ33のバス幅を8ビットでなく10ビットとして補正データ等の演算精度を高めるとともに、内部メモリ33へのアクセスが容易になる。
【0080】
以下、画像読取処理回路31又は画像処理回路32からの各データ転送要求に対する内部メモリ33及び外部メモリ37への割り当てについて説明する。
まず、前述したように、外部バス36に対して定められたバス帯域を超えないようにメモリの割り当てを行う必要がある。画像読取処理回路31から外部メモリ37へのアクセスは、CPU35等より優先されているので、画像読取処理回路31からの転送要求により外部バス36が占有されること防止するためである。したがって、外部メモリ37への割り当ては、外部バス36に対して許容された最大データ転送能力16.8MB/秒以下とする必要がある。
【0081】
さらに、前述したように、画像読取処理回路31及び画像処理回路32のデータ転送に要求される所定時間を満たす必要がある。したがって、A4サイズの原稿1ページのカラーコピー速度を25秒とする製品仕様を満足させる必要がある。外部バス36の最大転送能力は24MB/秒なので、25秒間に転送可能なデータ量は、600MBである。したがって、外部メモリ37への割り当ては、600MB以下とする必要がある。
【0082】
さらに、内部メモリ33の容量を可能な限り小さくする必要がある。前述したように、イメージセンサ24からの1ライン分の画像信号を処理するために必要なメモリバス帯域は36.6MB/秒である。また、外部バス36に対して許容された最大転送能力16.8MB/秒である。したがって、内部メモリ33には、不足している19.8MB/秒分のデータ転送が割り当てられることになる。そして、内部メモリ33の容量を可能な限り小さくするために、転送量効率が高いデータ転送要求を割り当てる。したがって、内部メモリ33は、割り当てられた転送量効率の高いデータ転送要求を満足させるメモリ容量を有するものとなる。
【0083】
外部メモリ37には、外部バス36に対して許容されたバス帯域が最大限利用されるように、画像読取処理回路31又は画像処理回路32からの転送量効率が低いデータ転送要求が割り当てられる。内部メモリ33には、画像読取処理回路31又は画像処理回路32からのデータ転送要求のうち、外部メモリ37に割り当てることができない残りのデータ転送要求が割り当てられる。
【0084】
外部メモリ37に対して転送量効率の低いデータ転送要求が優先的に割り当てられることにより、内部メモリ33に割り当てられる残りのデータ転送要求は転送量効率が高いものとなる。また、外部メモリ37には、外部バス36に対して許容されたバス帯域が最大限利用されるように各データ転送要求が割り当てられるので、内部メモリ33へのデータ転送要求の割り当てが可能な限り小さくなる。これにより、内部メモリ33のメモリ容量を小さくすることができ、内部メモリ33のコストダウンが実現される。また、外部メモリ37には、外部バス36に対して定められたバス帯域でデータ転送要求が割り当てられるので、画像読取処理回路31からの外部メモリ37へのアクセスにより外部バス36が占有されることがなく、データ処理装置30全体のシステムの破綻が防止される。
【0085】
表1に基づいて具体的に説明するに、表1に示すように、データ転送量効率が最も低いデータ処理は、シェーディング補正処理及びラインバッファ書き込み処理である。この2つのデータ処理は外部メモリ37に割り当てられる。ここで、外部バス37に対して許容されたバス帯域16.8MB/秒を満たす範囲で、1画素に発生するメモリアクセス数を求めると、(16.8MB/秒)/(5120画素/700μ秒)=2.29バイト/画素となる。シェーディング補正処理及びラインバッファ書き込み処理を外部メモリ37に割り当てることにより、このうち2バイト/画素が用いられるので、残りは、0.29バイト/画素である。したがって、画像読取処理回路31が行う複数のデータ処理のデータ転送要求のすべてを外部メモリ37に割り当てることができない。
【0086】
この場合、未割り当てのデータ転送要求のうち転送量効率が低いデータ転送要求に対して未利用の残存バス帯域分だけ外部メモリ37が割り当てられ、残りを内部メモリ33に割り当てられる。つまり、一つのデータ処理が、外部メモリ37と内部メモリ33に分けて割り当てられる。そして、画像読取処理回路31が行う複数のデータ処理のうち、未割り当ての残りのデータ転送要求が内部メモリ33に割り当てられる。
【0087】
具体的に説明するに、未割り当てのデータ処理は、並び替え処理、黒補正処理、誤差拡散処理であり、これらのデータ処理の際のデータ転送要求のうち、最もデータ転送量効率が低いものは誤差拡散処理である。したがって、誤差拡散処理におけるデータ転送要求が、0.29:0.71の割合で外部メモリ37と内部メモリ33とに割り当てられる。これにより、外部バス36に対して許容された最大転送能力16.8MB/秒を最大限利用することになる。
【0088】
これまでの条件で、画像読取処理回路31の各データ処理のうち、内部メモリ33には、並び替え処理、黒補正処理、及び誤差拡散処理の一部が割り当てられ、外部メモリ37には、シェーディング補正処理、ラインバッファ書き込み処理、誤差拡散処理の一部が割り当てられる。これにより、画像読取処理回路31が行うイメージセンサ24の1ライン分の処理が中断されることなく行われ、また、データ処理装置30においてシステム破綻が生じることがない。
【0089】
さらに、画像処理回路32の各データ処理のうち、ラインバッファ読み出し処理、及び画像データ出力処理におけるデータ転送要求を、内部メモリ33又は外部メモリ37のいずれか一方又は双方に割り当てることが必要になる。これらのデータ処理は、CPU等からの外部メモリ37へのアクセスより優先順位が低い。したがって、外部メモリ37にすべて割り当てられたとしても、データ処理装置30においてシステム破綻の要因となることがない。しかし、画像処理回路32のデータ処理が、他のメモリアクセスによりウェイトされて中断されると、画像読取処理回路31及び画像処理回路32のデータ転送に要求される所定時間を満たすことができない。
【0090】
具体的に説明するに、A4サイズの原稿1ページのカラーコピー速度が25秒とする製品仕様を満足させるには、外部メモリ37に割り当て可能なデータ転送量は、600MBである。前述した条件で、外部メモリ37には、画像読取処理回路31の各データ処理のうち、シェーディング補正処理、ラインバッファ書き込み処理、誤差拡散処理の一部の各データ転送要求が割り当てられている。さらに、画像処理回路32の各データ処理のうち、ラインバッファ読み出し処理、及び画像データ出力処理の各データ転送要求が外部メモリ37に割り当てられるとすると、外部メモリ37へのデータ転送量は、110MB(シェーディング補正処理)+110MB(ラインバッファ書き込み処理)+293×0.29(誤差拡散処理の一部)+330MB(ラインバッファ読み出し処理)+18MB(画像データ出力処理)=652.97MBとなる。したがって、600MBを超える約52.97MB分を内部メモリ33に割り当てることにより、求められる製品仕様を満たすことになる。
【0091】
前述したように外部メモリ37に割り当てた各データ処理のうち、転送効率が最も高い誤差拡散処理の一部、具体的には、さらに0.19程度を内部メモリ33に割り当てると、外部メモリ37へのデータ転送量は、110MB(シェーディング補正処理)+110MB(ラインバッファ書き込み処理)+330MB(ラインバッファ読み出し処理)+293MB×(0.29−0.19)+18MB(画像データ出力処理)=597.3MBとなる。これにより、求められる製品仕様が満たされる。そして、内部メモリ33の総容量は、5120B(並び替え処理)+5120B(黒補正処理)+5120B×4×0.9(誤差拡散処理の一部)=28672Bになる。
【0092】
このようにして、インタフェース回路39は、画像読取処理回路31及び画像処理回路32の各データ処理の際のデータ転送要求に対して、内部メモリ33及び外部メモリ37への割り当てが設定されている。したがって、インタフェース回路39は、内部メモリ33及び外部メモリ37の双方にデータ転送要求を割り当てることが可能である。
【0093】
一つのデータ転送要求に対して、内部メモリ33及び外部メモリ37の双方を割り当てるために、図8に示すように、インタフェース回路39は、内部メモリ33及び外部メモリ37に対して一連のメモリアドレスを有する。具体的には、誤差拡散処理におけるデータ転送要求のように内部メモリ33と外部メモリ37とを併用するデータ処理に対して、内部メモリ33の上限アドレスを有し、内部メモリ33へアクセスされるメモリアドレスが上限アドレスを超えた場合に、外部メモリ37へアクセスが切り替えられる。
【0094】
これにより、内部メモリ33から外部メモリ37への切り替えが容易に行われる。また、内部メモリ33と外部メモリ37とを一連のメモリアドレスで管理することにより、内部メモリ33の同一領域に重複してデータ処理の割り当てが行われることが防止される。なお、内部メモリ33及び外部メモリ37に対して読み書きが要求されるデータ処理に対してオフセットアドレスを有することとしても同様の効果が得られる。
【0095】
また、インタフェース回路39は、画像処理回路32の誤差拡散処理のデータ転送要求のうち、内部メモリ33と外部メモリ37とを併用する場合に、内部メモリ33へのアクセスと外部メモリ37へのアクセスとを所定の割合で交互に行うものとしてもよい。
【0096】
外部メモリ37へのアクセス速度は内部メモリ33へのアクセス速度に対して低速であるので、外部メモリ37へのアクセスと内部メモリ33へのアクセスとを交互に行って、外部メモリ37へのアクセスを分散させることにより、低速な外部メモリ37のアクセスが一連のデータ処理の律速になることが防止される。
【0097】
このように、本データ処理装置30によれば、インタフェース回路39が、画像読取処理回路31及び画像処理回路32の各データ処理におけるデータ転送要求に対して、内部メモリ33又は外部メモリ37のいずれか一方又は双方への割り当てを行うことができる。また、各データ転送要求に対して内部メモリ33の重なった領域が割り当てられることがない。また、1つのデータ転送要求に対して内部メモリ33と外部メモリ37とを併用することが容易になる。したがって、CPU35等からのメモリアクセスより優先順位が高いデータ転送要求を任意に割り振れることができ、システム破綻を回避することができる。また、内部メモリ33及び外部メモリ37へのデータ転送要求が、転送量効率に基づいて割り振られることにより、内部メモリ33の容量を可能な限り小さくして、データ処理の高速化を図ることができる。
【図面の簡単な説明】
【0098】
【図1】図1は、本発明の実施の形態に係る画像読取装置1の外観構成を示す斜視図である。
【図2】図2は、イメージセンサ24の外観構成を示す平面図である。
【図3】図3は、イメージセンサ24の光電変換素子の分割を示す模式図である。
【図4】図4は、データ処理装置30の主要構成を示す概略図である。
【図5】図5は、CPU35からみた内部メモリ33及び外部メモリ37を含むメモリマップである。
【図6】図6は、CPU35から内部メモリ33へのアクセス方法を示す図である。
【図7】図7は、CPU35から内部メモリ33へのアクセス方法を示す図である。
【図8】図8は、内部メモリ33及び外部メモリ37の各データ処理に割り付けられたアドレスを示す図である。
【符号の説明】
【0099】
24・・・イメージセンサ(ラインイメージセンサ)
30・・・データ処理装置
31・・・画像読取処理回路(データ処理部)
32・・・画像処理回路
33・・・内部メモリ
34・・・内部メモリ制御部
35・・・CPU(中央処理装置)
36・・・外部バス
37・・・外部メモリ
38・・・外部メモリ制御部
39・・・インタフェース回路(メモリ選択部)




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013