米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> 富士ゼロックス株式会社

発明の名称 演算処理装置及びその省電力モード切り換え方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−18288(P2007−18288A)
公開日 平成19年1月25日(2007.1.25)
出願番号 特願2005−199424(P2005−199424)
出願日 平成17年7月7日(2005.7.7)
代理人 【識別番号】100079049
【弁理士】
【氏名又は名称】中島 淳
発明者 鈴木 信明 / 土屋 徳明 / 山本 博朗
要約 課題
省電力モードから通常モードに復帰する際の立ち上げ時間を短縮する。

解決手段
省電力モードから通常モードに復帰する際には、CPU1には、電源がオンされてから必要な期間、省電力制御部19からリセット信号が供給される。そして、CPU1は、このリセット信号が解除された後、省電力制御部19の内部バッファメモリに省電力フラグがあるか否かを判定する。CPU1は、省電力フラグがある場合にはプログラムがすでにメインメモリ3上に展開されているので、メインメモリ3に展開されているプログラムに基づいて所定の処理を行う。したがって、CPU1は、省電力フラグがある場合には、プログラムメモリ2から圧縮されたプログラムを読み出してメインメモリ3に展開するのを省略できる。
特許請求の範囲
【請求項1】
圧縮プログラムを記憶するプログラム記憶手段と、
データを記憶する第1の記憶手段と、
前記プログラム記憶手段から前記圧縮プログラムを読み出し、前記第1の記憶手段で前記圧縮プログラムを伸長した後、伸長されたプログラムに基づいて所定の制御を行う演算処理手段と、
通常モードから省電力モードへ移行する際に省電力モードになったことを示す省電力フラグを生成するフラグ生成手段と、
前記フラグ生成手段により生成された前記省電力フラグを記憶するフラグ記憶手段と、
通常モードでは、前記プログラム記憶手段、前記第1の記憶手段、前記演算処理手段、前記フラグ記憶手段にそれぞれ電源を供給し、省電力モードでは、前記第1の記憶手段及び前記フラグ記憶手段に電源を供給すると共に前記プログラム記憶手段及び前記演算処理手段への電源供給を停止する電源供給手段と、
を備えた演算処理装置。
【請求項2】
外部からネットワークを介して送信されたデータを受信するデータ受信手段と、
前記データ受信手段により受信されたデータを記憶する第2の記憶手段と、を更に備え、
前記電源供給手段は、前記データ受信手段及び前記第2の記憶手段に常時電源を供給する
請求項1に記載の演算処理装置。
【請求項3】
前記省電力モードから前記通常モードに復帰する際に前記フラグ記憶手段に前記省電力フラグが記憶されているか否かを判定するフラグ判定手段を更に備え、
前記演算処理手段は、前記フラグ判定手段により前記省電力フラグがあると判定されたときは、前記第1の記憶手段に記憶されているプログラムに基づいて所定の制御を行い、前記判定手段により前記省電力フラグがないと判定されたときは、前記プログラム記憶手段から前記圧縮プログラムを読み出し、前記第1の記憶手段で前記圧縮プログラムを伸長した後、伸長されたプログラムに基づいて所定の制御を行う
請求項1または請求項2に記載の演算処理装置。
【請求項4】
前記演算処理手段は、前記省電力モードから前記通常モードに復帰した後に、前記第2の記憶手段に記憶されているデータを用いて所定の制御を行う
請求項2または請求項3に記載の演算処理装置。
【請求項5】
前記省電力モードから前記通常モードに復帰する際に、前記演算処理手段に対して必要な期間リセット信号を出力する
請求項2または請求項3に記載の演算処理装置。
【請求項6】
圧縮プログラムを記憶するプログラム記憶手段と、データを記憶する第1の記憶手段と、前記プログラム記憶手段から前記圧縮プログラムを読み出し、前記第1の記憶手段で前記圧縮プログラムを伸長した後、伸長されたプログラムに基づいて所定の制御を行う演算処理手段と、を備えた演算処理装置の省電力モード切り換え方法であって、
通常モードでは、前記プログラム記憶手段、前記第1の記憶手段、前記演算処理手段、前記フラグ記憶手段にそれぞれ電源を供給し、
通常モードから省電力モードへ移行する際に、省電力モードになったことを示す省電力フラグを生成して記憶すると共に、前記プログラム記憶手段及び前記演算処理手段への電源供給を停止する
演算処理装置の省電力モード切り換え方法。
【請求項7】
前記演算処理装置は、外部からネットワークを介して送信されたデータを受信するデータ受信手段と、前記データ受信手段により受信されたデータを記憶する第2の記憶手段と、を更に備え、
前記データ受信手段及び前記第2の記憶手段に常時電源を供給する
請求項6に記載の演算処理装置の省電力モード切り換え方法。
【請求項8】
前記省電力モードから前記通常モードに復帰する際に前記フラグ記憶手段に前記省電力フラグが記憶されているか否かを判定し、
前記演算処理手段は、前記フラグ判定手段により前記省電力フラグがあると判定されたときは、前記第1の記憶手段に記憶されているプログラムに基づいて所定の制御を行い、前記判定手段により前記省電力フラグがないと判定されたときは、前記プログラム記憶手段から前記圧縮プログラムを読み出し、前記第1の記憶手段で前記圧縮プログラムを伸長した後、伸長されたプログラムに基づいて所定の制御を行う
請求項6または請求項7に記載の演算処理装置の省電力モード切り換え方法。
【請求項9】
前記演算処理手段は、前記省電力モードから前記通常モードに復帰した後に、前記第2の記憶手段に記憶されているデータを用いて所定の制御を行う
請求項7または請求項8に記載の演算処理装置の省電力モード切り換え方法。
【請求項10】
前記省電力モードから前記通常モードに復帰する際に、前記演算処理手段に対して必要な期間リセット信号を出力する
請求項7または請求項8に記載の演算処理装置の省電力モード切り換え方法。
発明の詳細な説明
【技術分野】
【0001】
本発明は、演算処理装置及びその省電力モード切り換え方法に係り、特に、省電力モードから通常モードに復帰する際の立ち上げ時間を短縮する演算処理装置及びその省電力モード切り換え方法に関する。
【背景技術】
【0002】
これまで、画像形成装置は、CPUの省電力モードを活用して省電力モードを実現してきたが、更に低電力化を実現するため、CPUの電源を遮断する必要がある。しかし、プリントジョブを受信して省電力モードから通常モードに復帰する際に、電源ONと同じ処理をしていたのでは、システムが立ち上がるまでに時間がかかり、データの取りこぼしが発生する問題がある。
【0003】
そこで、省電力モードに移行しない画像形成装置をネットワーク上に用意して、データの取りこぼしを防止したり、データの出力までの時間短縮を図かったりする技術が開示されている(特許文献1及び2を参照。)。
【特許文献1】特開2000−187579号公報
【特許文献2】特開2000−235470号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
しかし、特許文献1及び2に記載された技術では、省電力モードに移行できない画像形成装置が必ず存在してしまい、すべての画像形成装置が省電力化を図ることができない問題があった。
【0005】
本発明は、上述した課題を解決するために提案されたものであり、省電力モードから通常モードに復帰する際の立ち上げ時間を短縮する演算処理装置及びその省電力モード切り換え方法を提供することを目的とする。
【課題を解決するための手段】
【0006】
本発明に係る演算処理装置は、圧縮プログラムを記憶するプログラム記憶手段と、データを記憶する第1の記憶手段と、前記プログラム記憶手段から前記圧縮プログラムを読み出し、前記第1の記憶手段で前記圧縮プログラムを伸長した後、伸長されたプログラムに基づいて所定の制御を行う演算処理手段と、通常モードから省電力モードへ移行する際に省電力モードになったことを示す省電力フラグを生成するフラグ生成手段と、前記フラグ生成手段により生成された前記省電力フラグを記憶するフラグ記憶手段と、通常モードでは、前記プログラム記憶手段、前記第1の記憶手段、前記演算処理手段、前記フラグ記憶手段にそれぞれ電源を供給し、省電力モードでは、前記第1の記憶手段及び前記フラグ記憶手段に電源を供給すると共に前記プログラム記憶手段及び前記演算処理手段への電源供給を停止する電源供給手段と、を備えている。
【0007】
本発明に係る演算処理装置の省電力モード切り換え方法は、圧縮プログラムを記憶するプログラム記憶手段と、データを記憶する第1の記憶手段と、前記プログラム記憶手段から前記圧縮プログラムを読み出し、前記第1の記憶手段で前記圧縮プログラムを伸長した後、伸長されたプログラムに基づいて所定の制御を行う演算処理手段と、を備えた演算処理装置の省電力モード切り換え方法であって、通常モードでは、前記プログラム記憶手段、前記第1の記憶手段、前記演算処理手段、前記フラグ記憶手段にそれぞれ電源を供給し、通常モードから省電力モードへ移行する際に、省電力モードになったことを示す省電力フラグを生成して記憶すると共に、前記プログラム記憶手段及び前記演算処理手段への電源供給を停止する。
【0008】
プログラム記憶手段には、演算処理手段が使用するプログラムを圧縮した圧縮プログラムが記憶されている。演算処理手段は、電源が供給されると、プログラム記憶手段から圧縮プログラムを読み出し、第1の記憶手段で前記圧縮プログラムを伸長した後、伸長されたプログラムに基づいて所定の制御を行う。よって、演算処理手段は、省電力モードで電源供給が停止され、通常モードに復帰して電源が供給された場合、完全に立ち上がって所定の制御が可能になるまで時間がかかる。
【0009】
そこで、フラグ生成手段は、通常モードから省電力モードへ移行する際に省電力モードになったことを示す省電力フラグを生成する。この省電力フラグは、フラグ記憶手段に記憶される。
【0010】
ここで、通常モードでは、プログラム記憶手段、第1の記憶手段、演算処理手段、フラグ記憶手段にそれぞれ電源が供給され、省電力モードでは、第1の記憶手段及びフラグ記憶手段に電源が供給されるが、プログラム記憶手段及び演算処理手段への電源供給は停止される。よって、省電力モードであっても、省電力フラグは、フラグ記憶手段から消去されない。
【0011】
したがって、前記各発明は、通常モードから省電力モードへ移行する際に、省電力モードになったことを示す省電力フラグを生成して記憶すると共に、プログラム記憶手段及び演算処理手段への電源供給を停止することにより、省電力モードであってもフラグ記憶手段に記憶された省電力フラグは消去されないので、省電力モードから復帰したのかを判定することができ、迅速に立ち上がることができる。
【0012】
また、前記演算処理装置は、前記省電力モードから前記通常モードに復帰する際に前記フラグ記憶手段に前記省電力フラグが記憶されているか否かを判定するフラグ判定手段を更に備えてもよい。このとき、前記演算処理手段は、前記フラグ判定手段により前記省電力フラグがあると判定されたときは、前記第1の記憶手段に記憶されているプログラムに基づいて所定の制御を行い、前記判定手段により前記省電力フラグがないと判定されたときは、前記プログラム記憶手段から前記圧縮プログラムを読み出し、前記第1の記憶手段で前記圧縮プログラムを伸長した後、伸長されたプログラムに基づいて所定の制御を行うとよい。
【0013】
前記演算処理装置の省電力モード切り換え方法では、前記省電力モードから前記通常モードに復帰する際に前記フラグ記憶手段に前記省電力フラグが記憶されているか否かを判定してもよい。このとき、前記演算処理手段は、前記フラグ判定手段により前記省電力フラグがあると判定されたときは、前記第1の記憶手段に記憶されているプログラムに基づいて所定の制御を行い、前記判定手段により前記省電力フラグがないと判定されたときは、前記プログラム記憶手段から前記圧縮プログラムを読み出し、前記第1の記憶手段で前記圧縮プログラムを伸長した後、伸長されたプログラムに基づいて所定の制御を行うとよい。
【0014】
これにより、前記各発明は、省電力モードから通常モードに復帰する際に省電力フラグが記憶されているか否かを判定し、省電力フラグがあると判定されたときは、第1の記憶手段に記憶されているプログラムに基づいて所定の制御を行うことによって、再びプログラム記憶手段から圧縮プログラムを読み出して伸長する処理を省くことができ、短時間で立ち上がることができる。
【発明の効果】
【0015】
本発明に係る演算処理装置及びその省電力モード切り換え方法は、省電力モードから通常モードに復帰する際に短時間で立ち上がることができる。
【発明を実施するための最良の形態】
【0016】
以下、本発明の好ましい実施の形態について図面を参照しながら詳細に説明する。
【0017】
[第1の実施形態]
図1は、本発明の第1の実施形態に係る画像形成装置の構成を示すブロック図である。画像形成装置は、本装置全体を制御するCPU(Central Processing Unit)1と、圧縮されたプログラムが格納されているプログラムメモリ2と、メインメモリ3と、各回路への電源供給を制御する電源制御回路4と、画像を出力する画像出力部(以下「IOT(Image Output Terminal)」という。)5と、画像データを一時格納する画像メモリ6と、所定のクロックを発生する外部発振器7、8、9と、ネットワークやバスを介して入出力されるデータを制御する入出力デバイス(以下「I/Oデバイス」という。)と、を備えている。
【0018】
CPU1は、電源が供給されたときに、プログラムメモリ2から圧縮されたプログラムを読み出して、メインメモリ3でプログラムを展開(伸長)した後、メインメモリ3のプログラムに従って所定の制御を行う。
【0019】
電源制御回路4は、電源ラインL1、L2を介して、画像形成装置内の各回路に電源を供給する。例えば、電源制御回路4は、電源ラインL1を介してメインメモリ3、画像メモリ6、外部発振器9、I/Oデバイス10に電源を供給し、電源ライン2を介してCPU1、プログラムメモリ2、IOT5、外部発振器7、8に電源を供給する。なお、電源制御回路4は、電源ラインL1には常時電源を供給するが、電源ラインL2には電源制御信号に応じて電源を供給したり、供給を停止したりする。
【0020】
IOT5は、イーサネット(登録商標)、I/Oデバイス10を介して供給された画像データに基づく画像を出力する。画像メモリ6は、例えばDRAMであり、画像データ専用のメモリである。画像メモリ6では、画像データの回転・縮小等の画像処理も行われる。
【0021】
外部発振器7、8は、I/Oデバイス10内の後述するPLL回路に供給すべきクロックを発生する。外部発振器9は、画像形成装置内の図示しない回路に供給すべきクロックを発生する。
【0022】
I/Oデバイス10は、USBバスに接続されたUSBコントローラ11と、イーサネット(登録商標)に接続されたイーサネット(登録商標)コントローラ12と、図示しないハードディスクに接続されたハードディスクドライブインタフェース(以下「HDD_I/F」という。)13と、CPU1に接続されたCPU_I/F14と、IOT5に接続されたプリント出力制御部15と、画像メモリ6に接続されたメモリ制御部16と、内部クロックを発生するPLL回路17、18と、本デバイスを制御する省電力制御部19と、を備えている。
【0023】
USBコントローラ11は、USBバスを介して図示しない外部装置に接続され、その外部装置との間でデータの送受信を行う。イーサネット(登録商標)コントローラ12は、イーサネット(登録商標)を介して図示しない外部コンピュータに接続され、その外部コンピュータとの間でデータの送受信を行う。
【0024】
(省電力モードへの移行)
図2は、画像形成装置が通常モードから省電力モードに移行する移行ルーチンを示すフローチャートである。画像形成装置は、例えばデータを受信しない時間が一定時間を超えると、次のように通常モードから省電力モードに移行して、消費電力を抑制する。
【0025】
ステップS1では、I/Oデバイス10の省電力制御部19は、メインメモリ3及び画像メモリ6を省電力モード、例えばセルフリフレッシュモードに設定する。セルフリフレッシュモードでは、クロックを非活性にしてメインメモリ3及び画像メモリ6の消費電力が低く抑えられ、内部のリフレッシュカウンタを用いて自動的にリフレッシュ動作が実行される。
【0026】
ステップS2では、省電力制御部19は、画像メモリ6のコンフィグレーション情報(本実施形態では、省電力モードから通常モードに復帰するまでの時間)を、図示しない内部バッファメモリに記憶する。
【0027】
ステップS3では、省電力制御部19は、I/Oデバイス10内の不要なクロックを停止すると共に、HDD_I/F13、プリント出力制御部15、メモリ制御部16、PLL回路17、18を停止させる。
【0028】
ステップS4では、省電力制御部19は、電源オフの対象となるCPU1、IOT5、図示しないHDDの各端子と、省電力モードの画像メモリ6の端子と、の各々間をハイインピーダンスに設定する。これにより、省電力モードにおいて、CPU1と画像メモリ6の間、IOT5と画像メモリ6の間、HDDと画像メモリ6の間が遮断される。
【0029】
ステップS5では、省電力制御部19は、省電力モードを表す省電力フラグを生成して上記内部バッファメモリに記憶して、省電力モードをスタートする。なお、省電力フラグは、主電源がオフになった時、通常モードになった時に消去されるが、それ以外は保持される。省電力モードになると、省電力制御部19は、電源制御回路4にハイレベルの電源制御信号を出力する。
【0030】
電源制御回路4は、ハイレベルの電源制御信号を受信すると、電源ラインL2による電力供給を停止して、CPU1、外部発振器8、9、図示しない外部デバイス(例えば、HDD)、IOT5の電源をオフにする。この結果、電源ラインL1によって電源が供給されているI/Oデバイス10、メインメモリ3及び画像メモリ6のみが通電されている状態となる。後述するが、電源制御回路4は、ローレベルが電源制御信号を受信したときは、電源ラインL2による電源供給を行う。
【0031】
これにより、画像形成装置は省電力モード中にイーサネット(登録商標)を介してデータを受信すると、そのデータは、I/Oデバイス10内のイーサネット(登録商標)コントローラ12、メモリ制御部16を介して、画像メモリ6に記憶される。すなわち、省電力モード中にイーサネット(登録商標)から受信されたデータは、すべて画像メモリ6に記憶される。このため、省電力モードに外部から送信されたデータの取りこぼしを防止することができる。なお、省電力モードであっても、メインメモリ3は通電状態にあるので、メインメモリ3はプログラムメモリ2から読み出されたプログラムを記憶し続けている。
【0032】
また、メインメモリ3は画像メモリ6に比べて記憶容量が大きいので、省電力モード中は、メインメモリ3の一部を画像メモリ6として使用してもよい。
【0033】
(省電力モードから通常モードへの復帰)
図3は、画像形成装置が省電力モードから通常モードに復帰する復帰ルーチンを示すフローチャートである。
【0034】
ステップS11では、省電力制御部19は、USBコントローラ11又はイーサネット(登録商標)コントローラ12でデータが受信されるまで、又は、I/Oデバイス10に省電力解除信号が入力されるまで省電力モードを維持する。なお、省電力解除信号は、画像形成装置に設けられた図示しない節電解除ボタンがユーザによって押されたときに発生する信号である。そして、省電力制御部19は、それらのいずれかが受信または入力されたことを検出すると、ローレベルの電源制御信号を電源制御回路4に供給する。
【0035】
電源制御回路4は、ローレベルの電源制御信号を受信すると、電源ラインL2を介して、CPU1、プログラムメモリ2、IOT5、外部発振器7、8、HDDなどの図示しない外部デバイスに電源供給を開始する。
【0036】
ステップS12では、省電力制御部19は、CPU1に対して必要な期間リセット信号を出力する。リセット信号は、一般に、CPUが電源立ち上がり後に一定期間のリセット入力の制限を持っているために必要となる。なお、リセット信号出力の一例としては、省電力制御部19が、予め何クロック周期でリセット信号が必要かを設定しておき、その設定に応じてリセット信号を出力すればよい。
【0037】
同時に、省電力制御部19は、外部発振器7、8から出力されるクロックが安定するまで待機する。なお、外部発振器7、8のスペック(仕様)に応じて待機時間は設定可能である。
【0038】
ステップS13では、省電力制御部19は、外部発振器7、8のクロックが安定するまでの時間が経過した後、PLL回路17、18に供給していた停止信号を解除する。これにより、PLL回路17、18はクロックの出力を開始する。そして、省電力制御部19は、PLL回路17、18から出力されるクロックがロックされるまで待機する。なお、PLL回路17、18のスペックに応じて待機時間は設定可能である。
【0039】
ステップS14では、省電力制御部19は、CPU1、IOT5、図示しないHDDの各端子と、画像メモリ6の端子と、の間のハイインピーダンスを解除する。これにより、CPU1と画像メモリ6の間、IOT5と画像メモリ6の間、HDDと画像メモリ6の間で、データの送受信が可能となる。
【0040】
ステップS15では、省電力制御部19は、画像メモリ6の省電力モードを解除する。具体的には、省電力制御部19は、セルフリフレッシュ終了コマンドを発行し、画像メモリ6のスペックに応じたリカバリ時間だけ待機する。
【0041】
ここで、省電力制御部19は、イーサネット(登録商標)コントローラ12でデータの受信があったことを検知した場合、その受信データを、メモリ制御部16を介して画像メモリ6に格納し、受信データが画像メモリ6上にあることを示す割り込みフラグをセットする。
【0042】
ステップS16では、CPU1が起動開始する。ここで、CPU1の動作について説明する。CPU1には、電源がオンされてから必要な期間、省電力制御部19からリセット信号が供給される。そして、CPU1は、このリセット信号が解除された後、省電力制御部19の内部バッファメモリに省電力フラグがあるか否かを判定する。
【0043】
CPU1は、省電力フラグがある場合にはプログラムがすでにメインメモリ3上に展開されているので、メインメモリ3に展開されているプログラムに基づいて所定の処理を行う。したがって、CPU1は、省電力フラグがある場合には、プログラムメモリ2から圧縮されたプログラムを読み出してメインメモリ3に展開するのを省略するので、システムの立ち上がりを早くすることができる。
【0044】
一方、CPU1は、省電力フラグがない場合には、プログラムはメインメモリ3上に展開されていないので、プログラムメモリ2からプログラムをロードして、メインメモリ3に展開する。
【0045】
次に、CPU1は、システムが立ち上がった後は、省電力制御部19から割り込み信号があるかを判定することによって、画像メモリ6中に受信データがあるか否かを判定し、割り込み信号がある場合は、画像メモリ6中に受信データがあるので、このデータの処理を行う。
【0046】
以上のように、第1の実施形態に係る画像形成装置は、通常モードから省電力モードに移行するときは、省電力フラグをセットして、CPU1の電源をオフにして、常時通電状態になっているメインメモリ3にCPU1のプログラムを記憶させ続けている。
【0047】
そして、画像形成装置は、省電力モードから通常モードに復帰するときは、CPU1に電源を供給し、省電力フラグの有無を判定し、省電力フラグがあるときは、CPU1がメインメモリ3に記憶されているプログラムを用いて制御を実行する。これにより、CPU1がプログラムメモリ2から圧縮プログラムを読み出して、メインメモリ3に展開する処理を省略することができるので、立ち上がり時間を大幅に短縮することができる。
【0048】
また、上記画像形成装置は、省電力モードにおいても、通電されている画像メモリ6がイーサネット(登録商標)からのデータを受信することによって、省電力モードにおける外部からのデータの取りこぼしを防止することができる。
【0049】
[第2の実施形態]
つぎに、本発明の第2の実施形態について説明する。なお、第1の実施形態と同一の部位には同一の符号を付し、その詳細な説明は省略する。第2の実施形態に係る画像形成装置は、第1の実施形態とほぼ同様に構成されているが、画像メモリ6の電源が電源ラインL2から供給される点が異なる。このような構成の画像形成装置は、次のように通常モードから省電力モードに移行する。
【0050】
(省電力モードへの移行)
図4は、第2の実施形態に係る画像形成装置が通常モードから省電力モードに移行する移行ルーチンを示すフローチャートである。
【0051】
ステップS21では、I/Oデバイス10の省電力制御部19は、メインメモリ3のみを省電力モード、例えばセルフリフレッシュモードに設定する。
【0052】
ステップS22では、省電力制御部19は、画像メモリ6のコンフィグレーション情報(本実施形態では、電源オンからアクセス可能になるまでの時間、DDRのモード)を記憶する。
【0053】
ステップS23では、省電力制御部19は、I/Oデバイス10内の不要なクロックを停止すると共に、HDD_I/F13、プリント出力制御部15、メモリ制御部16、PLL回路17、18を停止させる。
【0054】
ステップS24では、省電力制御部19は、電源オフの対象となるCPU1、IOT5、図示しないHDDの各端子と、画像メモリ6の端子と、の各々間をハイインピーダンスに設定する。これにより、CPU1と画像メモリ6の間、IOT5と画像メモリ6の間、HDDと画像メモリ6の間が遮断される。
【0055】
ステップS25では、省電力制御部19は、省電力モードを表す省電力フラグをセットして、省電力モードをスタートする。省電力モードになると、電源制御回路4は、電源ラインL2による電力供給を停止して、CPU1、外部発振器8、9、図示しない外部デバイス(例えば、HDD)、IOT5、及び画像メモリ6の電源をオフにする。この結果、電源ラインL1によって電源が供給されているI/Oデバイス10、メインメモリ3のみが通電されている状態となる。
【0056】
これにより、省電力モードであっても、メインメモリ3は通電状態にあるので、メインメモリ3はプログラムメモリ2から読み出されたプログラムを記憶し続けている。
【0057】
(省電力モードから通常モードへの復帰)
図5は、画像形成装置が省電力モードから通常モードに復帰する復帰ルーチンを示すフローチャートである。なお、ステップS31〜S34、S36は、図3に示すステップS21〜24、S26と同じ処理であるので、その記載を省略する。
【0058】
ステップS35では、画像メモリ6を初期化する。具体的には、コンフィグレーション情報に基づいて、電源オンからアクセス可能になるまでの時間待機し、クロックを出力し、全バンクをプリチャージし、拡張モード・レジスタ設定コマンドでDLLリセットし、一定期間待機し、全バンクプリチャージし、オートリフレッシュを2回行い、モードレジスタ設定を実行する。なお、これらの処理は、画像メモリ6を構成するDRAMのスペックによって決定される。その後、ステップS36の処理が実行される。
【0059】
以上のように、第2の実施形態に係る画像形成装置は、通常モードから省電力モードに移行するときは、省電力フラグをセットして、CPU1の電源をオフにして、常時通電状態になっているメインメモリ3にCPU1のプログラムを記憶させ続けている。
【0060】
そして、画像形成装置は、省電力モードから通常モードに復帰するときは、CPU1に電源を供給し、省電力フラグの有無を判定し、省電力フラグがあるときは、CPU1がメインメモリ3に記憶されているプログラムを用いて制御を実行する。これにより、CPU1がプログラムメモリ2から圧縮プログラムを読み出して、メインメモリ3に展開する処理を省略することができるので、立ち上がり時間を大幅に短縮することができる。
【0061】
なお、第2の実施形態では、メインメモリ3が、省電力モードのときに外部から受信されたデータを記憶するようにしてもよい。
【0062】
本発明は、上述した実施の形態に限定されるものではなく、特許請求の範囲に記載された範囲内で設計上の変更をされたものにも適用可能であるのは勿論である。
【0063】
上述した実施形態では、画像形成装置の動作モードの切り替えを例に挙げて説明したが、本発明はこれに限定されるものではない。本発明は、例えば、ネットワークに常時接続され、CPUを有するコンピュータにも適用可能である。
【図面の簡単な説明】
【0064】
【図1】本発明の実施形態に係る画像形成装置の構成を示すブロック図である。
【図2】第1の実施形態に係る画像形成装置が通常モードから省電力モードに移行する移行ルーチンを示すフローチャートである。
【図3】画像形成装置が省電力モードから通常モードに復帰する復帰ルーチンを示すフローチャートである。
【図4】第2の実施形態に係る画像形成装置が通常モードから省電力モードに移行する移行ルーチンを示すフローチャートである。
【図5】画像形成装置が省電力モードから通常モードに復帰する復帰ルーチンを示すフローチャートである。
【符号の説明】
【0065】
1 CPU
2 プログラムメモリ
3 メインメモリ
4 電源制御回路
5 IOT
6 画像メモリ
7,8,9 外部発振器
10 I/Oデバイス
11 USBコントローラ
12 イーサネット(登録商標)コントローラ
13 HDD_I/F
16 メモリ制御部
17,18 PLL回路
19 省電力制御部




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013