米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> 株式会社東芝

発明の名称 ダミーセル挿入装置およびダミーセル挿入方法
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−11729(P2007−11729A)
公開日 平成19年1月18日(2007.1.18)
出願番号 特願2005−192309(P2005−192309)
出願日 平成17年6月30日(2005.6.30)
代理人 【識別番号】100075812
【弁理士】
【氏名又は名称】吉武 賢次
発明者 秋 山 寿 博
要約 課題
簡易かつ迅速にダミーメタルを挿入でき、レイアウト変更が生じてもダミーメタルの挿入箇所を簡易かつ迅速に変更できる。

解決手段
ダミーメタル挿入装置は、データベース部1と、レイアウト部2と、微小領域分割部3と、ダミーメタル挿入部4と、メタル占有率判定部5と、ダミーメタルマージ部6とを備えている。ダイを仮想的に複数の微小領域21に分割し、レイアウトパターン20が配置されていない微小領域21の少なくとも一部にダミーメタルパターン24を挿入した後に、これらダミーメタルパターン24を接合するため、必要な量のダミーメタルを簡易かつ迅速に挿入できる。
特許請求の範囲
【請求項1】
半導体基板上に配置されるレイアウトパターンを生成するレイアウト手段と、
半導体基板を仮想的に複数の微小領域に分割する仮想分割手段と、
前記複数の微小領域のうち、レイアウトパターンを含む微小領域と、該微小領域に近接したダミーメタルを挿入不可能な微小領域とを除く、少なくとも一部の微小領域にダミーメタルパターンを挿入するダミーメタル挿入手段と、
前記半導体基板上のパターン形成可能な全領域に対するメタル面積の割合、あるいは予め定義された所定領域に対する割合を表すメタル占有率が予め定めた所定値を超えるか否かを判定し、前記メタル占有率が前記所定値を超えるまで前記ダミーメタル挿入手段に対してダミーメタルパターンの挿入を指示するメタル占有率判定手段と、
前記ダミーメタル挿入手段にて挿入したダミーメタルパターン同士を接合するダミーメタルマージ手段と、を備えることを特徴とするダミーメタル挿入装置。
【請求項2】
前記微小領域のサイズは、レイアウトを行うレイヤの種別と、メタルパターンの幅および長さと、メタルパターンを流れる信号属性との少なくとも一つに基づいて決定されることを特徴とする請求項1に記載のダミーメタル挿入装置。
【請求項3】
前記ダミーメタルを挿入不可能な微小領域は、レイアウトパターンの位置を基点として、デザインルールにより規定されるメタル間隔内に位置する微小領域であることを特徴とする請求項1または2に記載のダミーメタル挿入装置。
【請求項4】
配置済みのレイアウトパターンの追加、変更および削除の少なくとも一つを部分的に行って新たなレイアウトパターンを生成する再レイアウト手段と、
前記ダミーメタルマージ手段にて接合したダミーメタルパターンを接合前のダミーメタルパターンに戻すダミーメタル復元手段と、
前記ダミーメタルパターンが挿入された微小領域が、前記再レイアウト手段で生成されたレイアウトパターンを含む微小領域と、該微小領域に近接したダミーメタルを挿入不可能な微小領域とのいずれかに重複する場合には、重複する微小領域内の前記ダミーメタルパターンを削除するダミーメタル削除手段と、を備え、
前記メタル占有率判定手段は、前記メタル占有率が前記所定値を超えるまで前記ダミーメタル挿入手段に対してダミーメタルの挿入を指示することを特徴とする請求項1乃至3のいずれかに記載のダミーメタル挿入装置。
【請求項5】
半導体基板上に配置されるレイアウトパターンを生成するステップと、
半導体基板を仮想的に複数の微小領域に分割するステップとと、
前記複数の微小領域のうち、レイアウトパターンを含む微小領域と、該微小領域に近接したダミーメタルを挿入不可能な微小領域とを除く、少なくとも一部の微小領域にダミーメタルパターンを挿入するステップと、
前記半導体基板上のパターン形成可能な全領域に対するメタル面積の割合、あるいは予め定義された所定領域に対する割合を表すメタル占有率が予め定めた所定値を超えるか否かを判定し、前記メタル占有率が前記所定値を超えるまでダミーメタルパターンの挿入を繰り返し行うステップとと、
前記挿入したダミーメタルパターン同士を接合するステップと、を備えることを特徴とするダミーメタル挿入方法。
発明の詳細な説明
【技術分野】
【0001】
本発明は、レイアウトパターンが配置されていない領域にダミーメタルパターンを挿入するダミーメタル挿入装置およびダミーメタル挿入方法に関する。
【背景技術】
【0002】
半導体チップのレイアウトを行う場合、半導体チップのダイ上のメタル占有率(メタル面積/ダイ面積)を上げるために、レイアウトパターンの配置後に、隙間に細かいダミーメタルを挿入していた(特許文献1参照)。このため、レイアウトのデータ量が増大し、ディスク容量を圧迫することから、設計可能なサイズが制限されるとともに、レイアウトの設計時間が長くなるという問題があった。
【0003】
また、従来は、レイアウトパターンの配置後に隙間にダミーメタルを挿入した状態で、信号の伝搬遅延を検証するのが一般的であった。ところが、ダミーメタルを挿入すると、基板上の信号との間に静電容量が発生し、回路やレイアウトの変更が必要になる場合がある。この場合、いったんダミーメタルを削除し、レイアウトパターンやセルを修正し、その後に再度ダミーセルを配置し、さらに信号伝搬遅延の検証を行う必要がある。このような処理は、上記検証が終了するまで繰り返し行わなければならず、レイアウト処理が終了までにかなりの時間がかかってしまう。
【特許文献1】特開2003-282569号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
本発明は、簡易かつ迅速にダミーメタルを挿入でき、レイアウト変更が生じてもダミーメタルの挿入箇所を簡易かつ迅速に変更可能なダミーメタル挿入装置およびダミーメタル挿入方法を提供するものである。
【課題を解決するための手段】
【0005】
本発明の一態様によれば、半導体基板上に配置されるレイアウトパターンを生成するレイアウト手段と、半導体基板を仮想的に複数の微小領域に分割する仮想分割手段と、前記複数の微小領域のうち、レイアウトパターンを含む微小領域と、該微小領域に近接したダミーメタルを挿入不可能な微小領域とを除く、少なくとも一部の微小領域にダミーメタルパターンを挿入するダミーメタル挿入手段と、前記半導体基板上のパターン形成可能な全領域に対するメタル面積の割合、あるいは予め定義された所定領域に対する割合を表すメタル占有率が予め定めた所定値を超えるか否かを判定し、前記メタル占有率が前記所定値を超えるまで前記ダミーメタル挿入手段に対してダミーメタルパターンの挿入を指示するメタル占有率判定手段と、前記ダミーメタル挿入手段にて挿入したダミーメタルパターン同士を接合するダミーメタルマージ手段と、を備えることを特徴とするダミーメタル挿入装置を提供するものである。
【発明の効果】
【0006】
本発明によれば、簡易かつ迅速にダミーメタルを挿入でき、レイアウト変更が生じてもダミーメタルの挿入箇所を簡易かつ迅速に変更することができる。
【発明を実施するための最良の形態】
【0007】
以下、図面を参照しながら、本発明の一実施形態について説明する。
【0008】
(第1の実施形態)
図1は本発明の第1の実施形態によるダミーメタル挿入装置の概略構成を示すブロック図である。図1のダミーメタル挿入装置は例えば、パーソナルコンピュータやワークステーション等のコンピュータ機器を用いて構成される。コンピュータ機器は一台でもよいし、ネットワーク等を介して相互に接続された複数台のコンピュータ機器を用いてダミーメタル挿入装置を構成してもよい。
【0009】
図1のダミーメタル挿入装置は、データベース部1と、レイアウト部2と、微小領域分割部3と、ダミーメタル挿入部4と、メタル占有率判定部5と、ダミーメタルマージ部6とを備えている。これら各部はソフトウェアで実現してもハードウェアで実現してもよい。
【0010】
データベース部1は、レイアウト対象の半導体回路のネットリストと、半導体回路に含まれる各セルの構造に関するライブラリデータとを格納する。
【0011】
レイアウト部2は、ネットリストとライブラリデータに基づいて、ダイ上にレイアウトパターンを生成する。微小領域分割部3は、ダイを仮想的に複数の微小領域に分割する。微小領域のサイズ等については後述する。
【0012】
ダミーメタル挿入部4は、複数の微小領域のうち、ダミーメタルパターンを挿入不可能な微小領域以外の少なくとも一部に微小領域にダミーメタルパターンを挿入する。
【0013】
メタル占有率判定部5は、ダイの全領域に対するメタルの占める割合、あるいは予め定義された所定領域に対する割合(メタル占有率)が予め定めた所定値を超えるか否かを判定し、メタル占有率が所定値を超えるまで、ダミーメタル部に対してダミーメタルパターンの挿入を指示する。
【0014】
ダミーメタルマージ部6は、ダミーメタル挿入部4により配置されたダミーメタルパターン同士を接合して、ダミーメタルパターンの数を削減する。
【0015】
図2は図1のダミーメタル挿入装置の処理手順を示すフローチャートである。以下、図2を参照して図1のダミーメタル挿入装置の処理手順を説明する。まず、レイアウト部2は、データベース部1に格納されたネットリストとライブラリデータに基づいて、ダイ上に配置されるレイアウトパターンを生成する(ステップS1)。図3はレイアウトパターンの一例を示す図である。レイアウトパターン20は、回路素子に対応するセル配置と、電源の配線パターンと、一般の信号線パターンとを含んでいる。
【0016】
次に、コンピュータ機器のキーボード等の入力装置を介して、ダミーメタルを挿入するための各種条件を設定する(ステップS2)。ダミーメタルを挿入するための条件は、半導体プロセス等により異なる。例えば、CMOSプロセスの場合、メタル占有率は最低で20%以上であり、平均的には30〜40%である。このステップS2で設定される条件と、ステップS1で生成されたレイアウトパターン20により、ダミーメタルパターンを挿入する量が決定される。
【0017】
次に、微小領域分割部3は、ダイを仮想的に複数の微小領域に分割する(ステップS3)。ダイ上に形成されるパターンの向きに優先度がある場合には、その優先度に合わせて微小領域の形状が決められる。例えば、縦方向に優先度がある場合には、ダイは縦長の矩形状の微小領域に分割される。
【0018】
微小領域のサイズは、ダミーメタルパターンの最小サイズに、採用するデザインルールに依存するメタル間隔を加えたサイズである。メタル間隔を加える理由は、微小領域内にダミーメタルを挿入したとき、ダミーメタル間、あるいはダミーメタルと他のメタルとの間でデザインルールの違反を起こさないようにするためである。
【0019】
レイアウトパターン20を複数のレイヤに形成する場合、各レイヤごとに個別に微小領域のサイズが設定される。その理由は、上側のレイヤほど配線幅が太いためであり、上側のレイヤほど微小領域のサイズを大きくする。図4はダイを複数の微小領域21に分割した例を示す図である。
【0020】
次に、ダミーメタル挿入部4は、複数の微小領域21の中で、ダミーメタルパターンを挿入できない微小領域21を除外するためのマーキング処理を行う(ステップS4)。ここで、除外される微小領域21は、レイアウトパターン20を含む微小領域21だけでなく、その微小領域21に近接する微小領域21(デザインルールのメタル間隔内に位置する微小領域21)も含まれる。このメタル間隔とは、レイヤの種類、メタルパターンの幅や長さ、メタルパターンを流れる信号属性等により決定される。
【0021】
図5はステップS4の処理結果を示す図であり、レイアウトパターン20の周囲のメタル間隔22を点線で示し、マーキングされた微小領域21を斜線23で図示している。斜線23で示すマーキングされた微小領域21には、ダミーメタルパターンの挿入が禁止されることになる。
【0022】
次に、ダミーメタル挿入部4は、マーキングされた微小領域21以外の微小領域21の少なくとも一部にダミーメタルパターン24を挿入する(ステップS5)。図6はダミーメタルパターン24を各微小領域21内に配置した例を示す図である。図示のように、ダミーメタルパターン24は、各微小領域21よりも小さい矩形領域であり、微小領域21の境界をまたがないように配置される。
【0023】
次に、メタル占有率判定部5は、ダミーメタルパターン24の挿入後のメタル占有率が所定値を超えるか否かを判定する(ステップS6)。もし、メタル占有率が所定値より低ければ、メタル占有率が所定値を超えるまで、ステップS5およびS6の処理を繰り返す。
【0024】
図7はマーキングされた微小領域21以外のすべての微小領域21にダミーメタルパターン24を挿入した状態を示している。図7のように、マーキングされていない微小領域21のすべてにダミーメタルパターン24を挿入する必要があるかどうかは、ステップS6の判定結果に依存する。
【0025】
メタル占有率が所定値を超えた場合には、ダミーメタルマージ部6は、ダミーメタルパターン24同士を接合する(ステップS7)。この処理は、一方向にのみ隣接するダミーメタルパターン24同士を接合する方法と、二方向に隣接するダミーメタルパターン24同士を接合する方法とが考えられるが、どちらを採用してもよい。
【0026】
図8は一方向のみ隣接するダミーメタルパターン24同士の接合処理を行った結果を示す図、図9は二方向のみ隣接するダミーメタルパターン24同士の接合処理を行った結果を示す図である。図8および図9を比較すればわかるように、二方向に隣接するダミーメタルパターン24同士を接合すれば、ダミーメタルパターン24の総数を減らすことができ、製造工程が簡略化するとともに、メタル占有率もより向上できる。
【0027】
このように、第1の実施形態では、ダイを仮想的に複数の微小領域21に分割し、レイアウトパターン20が配置されていない微小領域21の少なくとも一部にダミーメタルパターン24を挿入した後に、これらダミーメタルパターン24を接合するため、必要な量のダミーメタルを簡易かつ迅速に挿入できる。また、ダミーメタルパターン24は最終的には接合されるため、ダミーメタルパターン24の総数を減らすことができ、製造工程を簡略化できるとともに、ダミーメタルパターン24の挿入工程での不具合も防止でき、歩留まりの向上も図れる。さらに、レイヤ、半導体回路内の信号特性、半導体回路の規模等により、微小領域21のサイズを任意に調整することにより、ダミーメタルパターン24の挿入処理を効率的に行うことができる。
【0028】
(第2の実施形態)
いったんレイアウトの設計が終わった後に、レイアウトの変更作業(ECO)が生じる場合がある。このようなECOを行う場合、従来は隙間に埋め込んだダミーメタルパターン24をすべて削除してレイアウトパターン20の修正作業を行い、その後に再度ダミーメタルパターン24の再配置を行っていた。これに対して、第2の実施形態では、配置済みのダミーメタルパターン24をできるだけ削除しないようにするものである。
【0029】
図10は本発明の第2の実施形態によるダミーメタル挿入装置を実現するコンピュータ機器の内部構成を示すブロック図である。図10の各部はハードウェアで構成してもソフトウェアで構成してもよい。
【0030】
図10のダミーメタル挿入装置は、図1の構成に加えて、再レイアウト部11と、ダミーメタル復元部12と、ダミーメタル削除部13とを備えている。再レイアウト部11は、配置済みのレイアウトパターン20の修正(追加、変更及び削除)を行って、新たなレイアウトパターン20を生成する。ダミーメタル復元部12は、図1のダミーメタルマージ部6で接合したダミーメタルパターン24を切断して、元のダミーメタルパターン24を復元する。ダミーメタル削除部13は、再レイアウト部11が生成したレイアウトパターン20の一部がダミーメタルパターン24の位置する微小領域21と重なる場合には、この微小領域21内のダミーメタルパターン24を削除する。
【0031】
メタル占有率判定部5は、メタル占有率が所定値を超えるまでダミーメタル挿入部4に対してダミーメタルの挿入を指示する。
【0032】
図11は第2の実施形態によるダミーメタル挿入装置の処理手順を示すフローチャートである。図11の処理は、図2の処理を行った後、レイアウトパターン20の修正を行う際に行われるものであり、図11では図2の処理手順を省略している。
【0033】
まず、再レイアウト部11は、ECOのための再レイアウトを行う(ステップS11)。再レイアウトにより得られるレイアウトパターン20は、回路素子に対応するセル配置と、電源の配線パターンと、一般の信号線パターンとを含んでいる。
【0034】
次に、再レイアウト後のレイアウトパターン20が含まれる微小領域21と、その周辺の微小領域21にダミーメタルパターン24が配置されないようにマーキング処理を行う(ステップS12)。
【0035】
次に、ダミーメタル復元部12は、接合されたダミーメタルパターン24を接合前のダミーメタルパターン24に復元する(ステップS13)。
【0036】
次に、ダミーメタル削除部13は、ダミーメタルパターン24が含まれる微小領域21と、ステップS12でマーキングした微小領域21とが重複するか否かを判定し、重複する場合には、その微小領域21内のダミーメタルパターン24を削除する(ステップS14)。
【0037】
図12は、レイアウトパターン20の一部の形状が変更され、その結果、黒丸31で囲んだ4つの微小領域21でレイアウトパターン20とダミーメタルパターン24との重複が起こった例を示している。上述したステップS14では、これら4つの微小領域21内のダミーメタルパターン24を除去する(図13)。
【0038】
次に、ダミーメタル挿入部4は、ステップS12でマーキングされていない微小領域21に対してダミーメタルパターン24を挿入する(ステップS15)。次に、メタル占有率判定部5は、メタル占有率が所定値を超えたか否かを判定し(ステップS16)、メタル占有率が所定値を超えるまでステップS15およびS16の処理を繰り返す。
【0039】
メタル占有率が所定値を超えた場合には、ダミーメタルマージ部6は各ダミーメタルパターン24を一次元方向あるいは二次元方向に接合する(ステップS17)。図14は最終的に得られた再レイアウト後のレイアウト図である。微小領域21内に新たにダミーメタルパターン24を挿入した後、4つの微小領域21内のダミーメタルパターン24を接合して、最終的なダミーメタルパターン32が得られる。
【0040】
このように、第2の実施形態では、ECOによりレイアウトパターン20の修正を行った場合には、必要最小限のダミーメタルパターン24の挿入のみを変更し、その他のダミーメタルパターン24はそのまま利用するため、再レイアウトに要する時間を大幅に短縮できる。
【0041】
上述した実施形態で説明したダミーセル挿入装置およびダミーセル挿入方法は、ハードウェアで構成してもよいし、ソフトウェアで構成してもよい。ソフトウェアで構成する場合には、ダミーセル挿入装置およびダミーセル挿入方法の少なくとも一部の機能を実現するプログラムをフロッピーディスクやCD-ROM等の記録媒体に収納し、コンピュータに読み込ませて実行させてもよい。記録媒体は、磁気ディスクや光ディスク等の携帯可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でもよい。
【0042】
また、ダミーセル挿入装置およびダミーセル挿入方法の少なくとも一部の機能を実現するプログラムを、インターネット等の通信回線(無線通信も含む)を介して頒布してもよい。さらに、同プログラムを暗号化したり、変調をかけたり、圧縮した状態で、インターネット等の有線回線や無線回線を介して、あるいは記録媒体に収納して頒布してもよい。
【図面の簡単な説明】
【0043】
【図1】本発明の第1の実施形態によるダミーメタル挿入装置の概略構成を示すブロック図。
【図2】図1のダミーメタル挿入装置の処理手順を示すフローチャート。
【図3】レイアウトパターンの一例を示す図。
【図4】ダイを複数の微小領域21に分割した例を示す図。
【図5】ステップS4の処理結果を示す図。
【図6】ダミーメタルパターン24を各微小領域21内に配置した例を示す図。
【図7】マーキングされた微小領域21以外のすべての微小領域21にダミーメタルパターン24を挿入した状態を示す図。
【図8】一方向のみ隣接するダミーメタルパターン24同士の接合処理を行った結果を示す図。
【図9】二方向のみ隣接するダミーメタルパターン24同士の接合処理を行った結果を示す図。
【図10】本発明の第2の実施形態によるダミーメタル挿入装置を実現するコンピュータ機器の内部構成を示すブロック図。
【図11】第2の実施形態によるダミーメタル挿入装置の処理手順を示すフローチャート。
【図12】黒丸31で囲んだ4つの微小領域21でレイアウトパターン20とダミーメタルパターン24との重複が起こった例を示す図。
【図13】重複が起こった微小領域内のダミーメタルパターンを削除した例を示す図。
【図14】最終的に得られた再レイアウト後のレイアウト図。
【符号の説明】
【0044】
1 データベース部
2 レイアウト部
3 微小領域分割部
4 ダミーメタル挿入部
5 メタル占有判定部
6 ダミーメタルマージ部
11 再レイアウト部
12 ダミーメタル復元部
13 ダミーメタル削除部




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013