米国特許情報 | 欧州特許情報 | 国際公開(PCT)情報 | Google の米国特許検索
 
     特許分類
A 農業
B 衣類
C 家具
D 医学
E スポ−ツ;娯楽
F 加工処理操作
G 机上付属具
H 装飾
I 車両
J 包装;運搬
L 化学;冶金
M 繊維;紙;印刷
N 固定構造物
O 機械工学
P 武器
Q 照明
R 測定; 光学
S 写真;映画
T 計算機;電気通信
U 核技術
V 電気素子
W 発電
X 楽器;音響


  ホーム -> 計算機;電気通信 -> 株式会社東芝

発明の名称 アンテナスイッチ回路装置
発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2007−6180(P2007−6180A)
公開日 平成19年1月11日(2007.1.11)
出願番号 特願2005−184550(P2005−184550)
出願日 平成17年6月24日(2005.6.24)
代理人 【識別番号】100108062
【弁理士】
【氏名又は名称】日向寺 雅彦
発明者 瀬下 敏樹 / 寒河江 美友
要約 課題
最大許容入力電力が改善されたアンテナスイッチ回路装置を提供する。

解決手段
アンテナへ接続される第1端子と、
特許請求の範囲
【請求項1】
アンテナへ接続される第1端子と、
前記第1端子と接続される複数個のスルーFETを含む化合物半導体集積回路と、
デコーダ回路と、昇圧回路と、前記デコーダ回路からの信号が入力される複数個のCMOSインバータと、を含むCMOS集積回路と、
を備え、
前記複数個のCMOSインバータのうちの第1のCMOSインバータの電源端子には前記昇圧回路が接続され、前記第1のCMOSインバータからの高レベル制御信号により前記複数個のスルーFETのうちの第1のスルーFETをオンとし、前記複数個のCMOSインバータのうちの前記第1のCMOSインバータとは異なるCMOSインバータから出力された低レベル制御信号により前記複数個のスルーFETのうちの前記第1のスルーFET以外のすべてをオフとすることにより、第1のスルーFETからの信号を前記第1端子へ伝送する第1のモードと、
前記複数個のCMOSインバータのうちの前記第1のCMOSインバータ以外のCMOSインバータからの高レベル制御信号により前記複数個のスルーFETのうちのいずれかをオンとし、他のCMOSインバータからの低レベル制御信号により他のスルーFETをすべてオフとすることにより、前記第1端子からの信号をオンとなったスルーFETを通して伝送する第2のモードと、
を選択的に実行し、
前記第1及び第2のモードの少なくともいずれかにおいて、前記昇圧回路の出力回路は、オフとなったスルーFETのゲート−チャネル間逆方向電流に基づいてクランプされることを特徴とするアンテナスイッチ回路装置。
【請求項2】
2個の前記スルーFETと、2個の前記CMOSインバータと、を含み、
前記2個の前記CMOSインバータのうちのいずれかの電源端子にのみ前記昇圧回路が接続されていることを特徴とする請求項1記載のアンテナスイッチ回路装置。
【請求項3】
2個の前記スルーFETと、2個の前記CMOSインバータと、を含み、
前記2個のCMOSインバータのいずれの電源端子にも前記昇圧回路が接続されていることを特徴とする請求項1記載のアンテナスイッチ回路装置。
【請求項4】
前記スルーFETは、ドレインとソースとが縦列接続された複数のシングルゲートFETか、またはマルチゲートFETにより構成されてなることを特徴とする請求項1〜3のいずれか1つに記載のアンテナスイッチ回路装置。
【請求項5】
前記昇圧回路の出力電圧は、ローパスフィルタを介して供給されることを特徴とする請求項1〜4のいずれか一つに記載のアンテナスイッチ回路装置。

発明の詳細な説明
【技術分野】
【0001】
本発明は、アンテナスイッチ回路装置に関し、特に、FETを用いたアンテナスイッチ回路装置に関する。
【背景技術】
【0002】
携帯電話や無線LANなど、無線通信システム市場の拡大は目覚ましく、これを実現するための技術進展も著しい。無線通信機器の主要構成要素は、アンテナスイッチ回路、制御回路、および送受信器などである。上記用途に用いられる通信機器は、幹線用途とは異なり、小型で、使いやすく、量産性に富むことが必要である。特に、GSM(Global System for Mobile communications),DCS(Digital Cellular System)/PCS(Personal Communications Service)などに対応可能なトリプルバンド携帯電話などには、小型かつ量産性に富むSPDT(Single-Pole Double-Throw)スイッチが求められる。
【0003】
このような要求に対応するアンテナスイッチ回路装置には、電子移動度の大きい、例えば、GaAsのような化合物半導体素子が用いられる。すなわち、GaAs FETなどを高周波伝送線路にスルー及びシャントに配置し、ゲート制御信号により相補的にオンまたはオフとすることにより、アンテナ端子の接続先を、送信器または受信器のいずれかの端子へ切り替えることができる。
【0004】
上記用途に対応する無線機器は小型であることが必要であり、化合物半導体集積回路の技術開示例がある(特許文献1)。しかしながら、GSMなどの新システムにおいて要求される携帯電話の送信出力は、従来の携帯電話より大きい。これを実現するための手段を備えつつ、小型化を図るには従来技術では不十分であった。
【特許文献1】特開2002−368193号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
本発明は、最大許容入力電力が改善されたアンテナスイッチ回路装置を提供する。
【課題を解決するための手段】
【0006】
本発明の一態様によれば、
アンテナへ接続される第1端子と、
前記第1端子と接続される複数個のスルーFETを含む化合物半導体集積回路と、
デコーダ回路と、昇圧回路と、前記デコーダ回路からの信号が入力される複数個のCMOSインバータと、を含むCMOS集積回路と、
を備え、
前記複数個のCMOSインバータのうちの第1のCMOSインバータの電源端子には前記昇圧回路が接続され、前記第1のCMOSインバータからの高レベル制御信号により前記複数個のスルーFETのうちの第1のスルーFETをオンとし、前記複数個のCMOSインバータのうちの前記第1のCMOSインバータとは異なるCMOSインバータから出力された低レベル制御信号により前記複数個のスルーFETのうちの前記第1のスルーFET以外のすべてをオフとすることにより、第1のスルーFETからの信号を前記第1端子へ伝送する第1のモードと、
前記複数個のCMOSインバータのうちの前記第1のCMOSインバータ以外のCMOSインバータからの高レベル制御信号により前記複数個のスルーFETのうちのいずれかをオンとし、他のCMOSインバータからの低レベル制御信号により他のスルーFETをすべてオフとすることにより、前記第1端子からの信号をオンとなったスルーFETを通して伝送する第2のモードと、
を選択的に実行し、
前記第1及び第2のモードの少なくともいずれかにおいて、前記昇圧回路の出力回路は、オフとなったスルーFETのゲート−チャネル間逆方向電流に基づいてクランプされることを特徴とするアンテナスイッチ回路装置が提供される。
【発明の効果】
【0007】
本発明によれば、化合物半導体集積回路およびCMOS集積回路を備え、かつ最大許容入力電力が改善されたアンテナスイッチ回路装置が提供される。
【発明を実施するための最良の形態】
【0008】
以下、図面を参照しつつ、本発明の実施の形態について説明する。
図1は、本発明の第1の具体例にかかるアンテナスイッチ回路装置の等価回路図である。
アンテナへ接続される端子Aには、第1スルーFET12及び第2スルーFET22が接続されている。第1スルーFET12の他の電極は、送信器へ接続される端子Bへ接続されている。第2スルーFET22の他の電極は、受信器へ接続される端子Cへ接続されている。これらFETにより、SPDTスイッチを構成している。
【0009】
第1スルーFET12及び第2スルーFET22のゲートは、それぞれゲート抵抗10及び20を介してデコーダ回路34に接続されている。FETのゲートに、例えば3.5ボルトのようなHighレベル信号が印加されるとFETはオンとなり、0ボルトのようなLowレベル信号が印加されるとFETはオフとなる。第1スルーFET12がオンで、第2スルーFET22がオフのとき、端子A−Bが導通し、送信モードとなる。また、逆のとき、端子A−Cが導通し、受信モードとなる。
【0010】
本具体例においては、送信器に接続される端子Bに接続されている第1スルーFET12のゲートに接続されているCMOSインバータ32の電源端子にのみ、昇圧回路30が接続されており、出力バッファとしてのCMOSインバータからの出力が、それぞれ第1スルーFET12および第2スルーFET22を制御している。第2スルーFET22へ接続されるCMOSインバータ36の電源端子には、昇圧されていない電源電圧Vddが印加されている。端子Cと受信器が接続された受信モードにおいては、アンテナ端子からの高周波電力は小さいので、Highレベルをさらに昇圧する必要性は比較的小さい。昇圧回路30により、第1スルーFETのゲート制御電圧を上げることにより、最大許容入力電力を改善できる理由については、後で詳述する。
【0011】
第1スルーFET12、第2スルーFET22、ゲート抵抗10および20、抵抗14及び24は、例えば、半絶縁性GaAs基板上に配置されて化合物半導体集積回路16を構成している。FETのドレイン−ソース間に並列に接続されている抵抗14及び24は、オフ時にドレイン及びソースを同一電位にするために配置されており、FETのオフ時容量と比べて、充分大きなインピーダンスを有する。もし、ドレイン−ソース間の寄生抵抗が有限値であるならば、これで代用できる。
【0012】
また、昇圧回路30、CMOSインバータ32及び36、デコーダ回路34は、シリコン基板上に配置されてCMOS集積回路38を構成している。CMOS集積回路38からのCMOSインバータ出力端子F,Gは、化合物半導体集積回路16のゲート抵抗へ接続される端子D,Eと、例えばパッケージにもうけられた導電部により、それぞれに接続されている。化合物半導体集積回路16及びCMOS集積回路38は、同一パッケージ内に実装されると、アンテナスイッチ回路装置の小型化が実現できる。
【0013】
図2は、本具体例にかかるアンテナスイッチ回路装置に用いられる昇圧回路30の一例を表す回路図である。
昇圧回路30は、発振回路部56及びチャージポンプ回路部58から構成されており、CMOS集積回路38上に形成されている。発振回路部56は、直列接続されたCMOSインバータ40のループ回路と、これに接続されたCMOSインバータ42及び44から構成されている。CMOSインバータ42からはクロック信号φが発生され、CMOSインバータ44からはクロック信号φが発生される。
【0014】
クロック信号φ、φは、直列接続されたNMOSFET48のゲートに、キャパシタ46を介して入力される。この場合、φとφが交互に入力され、昇圧されて得られた電圧(Vpp)が、端子Hから出力される。なお、直列接続されたNMOSFET48の各接続点は、ダイオード接続されたNMOSFET52及び54を介して、電源端子Tと接続されている。このようにして、チャージポンプ回路部58が構成される。本具体例における昇圧回路30には、電圧制御回路部を含まないので、CMOS集積回路38を小型にできるメリットを有する。
【0015】
次に、この昇圧回路30の作用について説明する。
図3は、昇圧回路30、CMOSインバータ、スルーFETなどにより構成される電流経路を表す等価回路図である。
昇圧回路30の出力電圧(Vpp)により、CMOSインバータ32のPMOSオン抵抗60を経て、昇圧されたHighレベル信号が化合物半導体集積回路16上の端子Dに供給される。このHighレベル信号は、ゲート抵抗10を介して第1スルーFET12のゲートに供給され、ゲート順方向電流を注入する。このとき、第1スルーFET12はオンとなる。なお、CMOSインバータ32の入力はLowレベルである。
【0016】
一方、このときCMOSインバータ36へは、Highレベル信号が入力されるので、出力はLowレベル信号となる。このLowレベル信号は、端子Eからゲート抵抗20を介してゲートに印加されるので、第2スルーFET22はオフとなる。この結果、第2スルーFET22のゲートからは、ゲート逆方向電流が端子Eから流れ出る。
【0017】
この逆方向電流は、CMOS集積回路38の端子Gを経由してCMOSインバータ36のNMOSオン抵抗66を経て、接地に吸収される。なお、第1スルーFET12のゲート−nチャネル間順方向接合をダイオード62で、第2スルーFET22のゲート−nチャネル間逆方向接合をダイオード64で等価的に表した。この逆方向バイアス電流は、逆方向バイアス電圧の絶対値に対して、指数関数的に増加する。また、その値は、順方向バイアス電流より桁違いに小さい。このような特性により、昇圧回路30の出力電圧(Vpp)は、ダイオード64によりクランプされる。ダイオード64の逆方向接合特性に対応して昇圧回路30の電流供給能力を設定することにより、所望の昇圧された電圧(Vpp)を得ることができる。
【0018】
図4は、比較例の昇圧回路を表す回路図である。
この比較例の昇圧回路は、発振回路部56、チャージポンプ回路部58、及び電圧制御回路部70とから構成されている。一般に、チャージポンプ回路は負荷インピーダンスによって出力電圧が変動するために、電圧制御回路が必要である。電圧制御回路部70は、バンドギャップリファレンス回路(BGR)72と、オペアンプ(OP)74と、適正段数のダイオード接続されたNMOSFET78及び79と、電流制御用NMOSFET76とから構成されている。なお、図2と同様な構成要素には同一番号を付して、詳細な説明は省略する。この電圧制御回路部70の面積は大きいために、CMOS集積回路が大きくなり、アンテナスイッチ回路装置の小型化が困難である。
【0019】
一方、本具体例によれば、ゲート−nチャネル間逆方向接合64によって昇圧電圧(Vpp)がクランプできる。この結果、大面積を占める電圧制御回路部は不要となり、アンテナスイッチ回路装置の小型化が可能である。
【0020】
次に、本具体例により、最大許容電圧及びこれに対応する最大許容入力電力が改善できる理由につき詳細に説明する。ここでは、FETの一例として、HEMT(High Electron Mobility Transisitor)を用いる。もちろん、GaAs MESFET、接合型FETなどでもよく、材料もInP,GaNなどであっても良い。
【0021】
HEMTの場合、閾値電圧(Vth)はマイナス1ボルト程度、ゲート制御電位として、Highレベルが3.5ボルト,Lowレベルが0ボルト程度である。図1における送信モードにおいては、端子Dが3.5ボルト,端子Eが0ボルトとする。第1スルーFET12はオンとなり、ゲート−ソース間には順方向電流が流れ込む。第2スルーFET22は、オフとなり、ゲートから、逆方向ゲート電流(すなわち、リーク電流)が、等しい大きさで流出する。端子A及び端子BのDC電位は、端子Dの電位から、順方向ゲートバイアス電圧Vだけ低下した値となる。Vは、ほぼ0.5ボルトであるので、端子A及び端子Bの電位はほぼ3ボルトとなる。
【0022】
オン状態である第1スルーFET12のゲート−ソース間電圧(Vgs)は、ほぼ0.5ボルトであるので、(Vgs−Vth)はほぼ1.5ボルトとなる。一方、オフ状態である第2スルーFET22のゲート−ソース間電圧(Vgs)はほぼマイナス3ボルトであるので、(Vgs−Vth)はほぼマイナス2ボルトとなる。また、オフ状態である第2スルーFET22のドレイン−ソース間には、抵抗24が接続されているので端子Cは端子Aと同一電位となり、ほぼ3ボルトとなる。
【0023】
ここで、オン状態のFETにおいては高周波信号が歪まないと仮定する。一方、オフ状態のFETにおいては、オフ状態を維持できる最大の電圧振幅が存在し、これを最大許容電圧と呼ぶことにする。
【0024】
図5は、スルーFETの一例であるHEMTの模式断面図である。
ゲート(G)−ソース(S)間およびゲート(G)−ドレイン(D)間は同様な構造を有し、容量が同じとして、オフ状態においてはドレイン(D)−ソース(S)間電圧の2分の1がゲート(G)−ソース(S)間に印加されると仮定する。オフ状態のFETの高純度GaAs層208及びn型AlGaAs層210には、高周波信号が印加されている。しかし高抵抗なので、高周波信号は通過できない。
【0025】
高周波振幅が次第に増大して、ピーク電圧Vpが(Vgs−Vth)のDC電位の絶対値である2ボルトを越えると、ピーク付近において、高周波電流が流れ始めて、オフ状態とは言えなくなる。ドレイン(D)−ソース(S)間はこのときピーク電圧Vpが4ボルトである(ピーク−ピークでは8ボルト)。最大許容電圧が4ボルトであると、負荷インピーダンス50Ωに供給された時の電力である最大許容入力電力は約22dBmと考えることができる。
【0026】
この最大許容入力電力22dBmでは、高度のシステム要求を満たすことが困難になってきた。すなわち、GSM800などにおいては、送信器出力は、約35dBm程度が要求される。これは電圧換算ではVpが約18ボルトに相当する。これを改善するには、FETを多段とするまたはマルチゲートFETを用いる第1の方法と、ゲート制御電圧をシステム電源電圧より高くする第2の方法と、これらを併用する第3の方法とがある。第1の具体例は主に第2の方法に関するものであって、昇圧回路によりゲート制御電圧を3.5ボルトより高くすることにより最大許容入力電力を改善できる。また、大面積となる電圧制御回路を含まない昇圧回路を組み込んだCMOS集積回路により、最大許容入力電力の改善された小型アンテナスイッチ回路装置が可能となる。
【0027】
図6は、第2の具体例にかかるアンテナスイッチ回路装置を表す等価回路図である。
本具体例においては、端子Bと接地との間に、第1シャントFET91と、DCカットキャパシタ84との直列回路が並列に配置されている。同様に、端子Cと接地との間に、第2シャントFET90と、DCカットキャパシタ82との直列回路が並列に配置されている。第1シャントFET91のゲートはゲート抵抗89に接続され、さらに端子Eに接続されて第2スルーFET22と同一ゲート信号により制御される。同様に、第2シャントFET90のゲートはゲート抵抗88に接続され、さらに端子Dに接続されて第1スルーFET12と同一ゲート信号により制御される。
【0028】
FET及び抵抗はすべて化合物半導体集積回路16に形成されている。第2の具体例におけるメリットは、例えば、第2シャントFET22がオフのとき生じる高周波信号の漏れを、オンである第2シャントFET90を経由して接地に落とすことができる点である。すなわち、端子A−端子C間のアイソレーションが改善できて、送信器と受信器の分離がより完全となる。また、端子Cからスイッチ回路を見た時のインピーダンスを低下できる。なお、図1と同様な構成要素には、同一番号を付して詳細な説明を省略する。シャントFET,抵抗、DCカットキャパシタを化合物半導体集積回路16に形成することにより、小型化を実現できる。なお、以下の具体例においてシャントFETを図示していない場合においても、シャントFETを配置してよいことはもちろんである。
【0029】
図7は、第3の具体例にかかるアンテナスイッチ回路装置を表す等価回路図である。
本具体例においては、昇圧回路30の出力電圧(Vpp)が、CMOSインバータ32及び36の電源端子に共に接続されており、出力バッファとしてのCMOSインバータからの出力が、それぞれ第1スルーFET12および第2スルーFET22のゲートを制御している。このようにすると、いずれのスルーFETのゲート制御電圧をも昇圧できるので、最大許容入力電力をいずれのFETにおいても改善できる。なお、図1と同様な構成要素には同一番号を付して詳細な説明を省略する。
【0030】
図8は、第4の具体例にかかるアンテナスイッチ回路装置を表す等価回路図である。
本具体例においては、昇圧回路30に存在するリップルを取り除くためのローパスフィルタ31が設けられており、ゲート電圧を高精度に制御できる。なお、図1と同様な構成要素には同一番号を付して詳細な説明を省略する。
【0031】
図9は、第5の具体例にかかるアンテナスイッチ回路装置を表す等価回路図である。
本具体例においては、スルーFETがトリプルゲートFETであり、その各々に、ゲート抵抗101、102、103及び、109、110、111が接続されている。ゲート数は3個と限定されずに、要求に応じて適正に選択すれば良い。さらに、シングルゲートFETの直列接続でも良い。いずれにおいても、等価回路的には、シングルゲートFETの直列接続動作とできるので最大許容入力電力が改善できる。したがって、本具体例においては、昇圧回路30の導入との併用による第3の方法により、最大許容入力電力を一層改善できる。トリプルゲートFETを用い、かつゲート制御電圧を6ボルト程度にまで昇圧することにより、例えば、GSM800に対応した約35dBmの最大許容入力電力が得られる。なお、図8と同様な構成要素には同一番号を付して詳細な説明を省略する。
【0032】
図10は、第6の具体例にかかるアンテナスイッチ回路装置を表す回路図である。
本具体例においては、NMOSFET構造の第1シャントFET122、NMOSFET構造である第2シャントFET130、DCカットキャパシタ120、128がCMOS集積回路38上に形成されている。第1シャントFET122は端子Lと,第2シャントFET130は端子Nと、CMOS集積回路3上においてそれぞれ接続されている。また、端子Bと接続されている端子K、及び端子Cと接続されている端子Mが、化合物半導体集積回路16上に設けられている。CMOS集積回路38上に設けられた端子L、F、G、Hは、化合物半導体集積回路16上に設けられた端子K、D、E、Mと,パッケージに設けられた導電部などを介して接続されている。
【0033】
第2シャントFET130は、第1スルーFET12と、同一ゲート制御信号によりオンまたはオフとされ、第1シャントFET122は、第2スルーFET22と、同一ゲート制御信号により、相補的にオフまたはオンとされる。この結果、端子Aは、端子Bまたは端子Cのいずれかへ接続される。
【0034】
本具体例は、図6に例示された第2の具体例と比較すると、シャントFET及びDCカットキャパシタ120,128がCMOS集積回路38上に形成されている点において異なっている。一般に、化合物半導体集積回路は、ウェーハの大口径化が困難で、かつ製造プロセスの生産性に劣る。従って、大面積チップの量産性において不十分である。一方、CMOS集積回路の製造プロセスは極めて生産性に富む。従って、大面積チップとなっても量産が容易である。この結果、アンテナスイッチ回路装置全体の小型化が実現できると共に、量産性が一層改善され、価格の低減も図れる。なお、図1と同様の構成要素には、同一の番号を付して詳細の説明は省略する。
【0035】
図11は、第7の具体例にかかるSP4Tスイッチ回路装置の等価回路図である。
化合物半導体集積回路16には、4個のスルーFET105、113、140、142が形成されている。4個のスルーFETは、すべてトリプルゲートとした例である。アンテナへ接続される端子Aは、4個のうちのいずれか一つのスルーFETを介して、送信器及び受信器のいずれか一つへと接続される。CMOS集積回路38は、昇圧回路30、第2デコーダ回路144および出力回路部150から構成される。
【0036】
第2デコーダ回路144は、端子P及びQからの信号をOR回路およびCMOSインバータにより、4個の入力信号を発生する。出力回路部150は、CMOSインバータ148及び昇圧回路30などから構成されている。CMOSインバータからの出力は端子R,F、G、Sへそれぞれ接続される。また、FETのゲートは、端子U、D、E、Wへそれぞれ接続される。CMOS集積回路38に設けられた端子R、F、G、Sはパッケージの導電部を介して、化合物半導体集積回路16に設けられた端子U、D、E、Wとそれぞれ接続される。
【0037】
CMOSインバータ148からの出力(端子R,F、G,S)のいずれか一つがHighレベルとされ、4個のスルーFET105、113、140、142のいずれか一つがオンとされる。また、CMOSインバータ148の残りの3個はLowレベルとされ、残りのスルーFETはオフとされる。この結果、SP4Tスイッチが動作する。
【0038】
本具体例においても、トリプルゲートFETを含む化合物半導体集積回路16と、第2デコーダ回路などを含んだCMOS集積回路38とを1パッケージ内に実装することにより、最大許容入力電力が改善され、小型化されたSPnT型アンテナスイッチ回路装置が可能となる。
【0039】
以上、具体例を参照しつつ本発明の形態について説明した。しかし、本発明はこれら具体例に限定されるものではない。例えば、化合物半導体材料としては、GaAsに限定されず、InP系、GaN系をはじめとする各種のIII−V族化合物半導体やII−VI族化合物半導体などを用いたものであっても良い。
【0040】
また、FET、DCカットキャパシタ、抵抗、デコーダ制御回路、昇圧回路、CMOSインバータなどの各要素の形状、サイズ、材質、配置関係などに関して当業者が各種の設計変更を加えたものであっても、本発明の要旨を有する限りにおいて本発明の範囲に包含される。
【図面の簡単な説明】
【0041】
【図1】本発明の実施の第1の具体例にかかるアンテナスイッチ回路装置の等価回路図である。
【図2】第1の具体例における昇圧回路を表す等価回路図である。
【図3】第1の具体例における昇圧回路からの電流経路を表す等価回路図である。
【図4】比較例の昇圧回路を表す等価回路図である。
【図5】本発明の具体例にかかるアンテナスイッチ回路装置を構成するFETの模式断面図である。
【図6】本発明の第2の具体例にかかるアンテナスイッチ回路装置の等価回路図である。
【図7】本発明の第3の具体例にかかるアンテナスイッチ回路装置の等価経路図である。
【図8】本発明の第4の具体例にかかるアンテナスイッチ回路装置の等価回路図である。
【図9】本発明の第5の具体例にかかるアンテナスイッチ回路装置の等価回路図である。
【図10】本発明の第6の具体例にかかるアンテナスイッチ回路装置の等価回路図である。
【図11】本発明の第7の具体例にかかるアンテナスイッチ回路装置の等価回路図である。
【符号の説明】
【0042】
12 第1スルーFET
16 化合物半導体集積回路
22 第2スルーFET
30 昇圧回路
31 ローパスフィルタ
32、36 CMOSインバータ
34 デコーダ回路
38 CMOS集積回路
40,42、44 CMOSインバータ
48、50、52、54 NMOSFET
56 発振回路部
58 チャージポンプ回路部
60 PMOSオン抵抗
62 ゲート−nチャネル間順方向接合
64 ゲート−nチャネル間逆方向接合
66 NMOSオン抵抗
70 電圧制御回路部
72 バンドギャップリファレンス回路
74 オペアンプ
78,79 NMOSFET
90 第2シャントFET
91 第1シャントFET
140 第3スルーFET
142 第4スルーFET
144 第2デコーダ回路
150 出力回路
152、154、156 CMOSインバータ
200 ソース電極
202 ゲート電極
204 ドレイン電極
206 GaAs基板
208 高純度GaAs層
210 n型AlGaAs層




 

 


     NEWS
会社検索順位 特許の出願数の順位が発表

URL変更
平成6年
平成7年
平成8年
平成9年
平成10年
平成11年
平成12年
平成13年


 
   お問い合わせ info@patentjp.com patentjp.com   Copyright 2007-2013